JPS62271025A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概要〕 金融機関等で使用されているインテリジェントターミナ
ルのアダプタエラーに対処する方法であって、アダプタ
エラーを検出する検出手段と、エラー検出信号に基いて
アダプタに再び初期プログラムロードするエラー時動作
制御手段とを備えることにより、システムダウンを防止
しオペレータの操作負荷を著しく軽減することができる
。

〔産業上の利用分野〕

本発明は、アダプタを接続したデータ処理装置に係り、
特にアダプタエラー時のシステムダウンを防止しオペレ
ータの操作負担を軽減することができるデータ処理装置
に関するものである。

近来、コンピュータネットワークシステムの普及に伴な
い、金融機関等の窓口において取引データを処理するデ
ータ処理装置が使用されている。

このデータ処理装置は処理能力を拡張するために接続さ
れたアダプタに、初期プログラムロード（Ｉｎｉｔｉａ
ｌ　Ｐｒｏｇｒａｍ　Ｌｏａｄ：以下ＩＰＬという）を
行って使用されるが、アダプタエラーが発生した時にシ
ステムダウンせずに運用できる方法が望まれている。

〔従来の技術〕

第４図はデータ処理装置の概要を示すブロック図で、デ
ータ処理装置１ａにアダプタ２ａを接続して使用する場
合を示す。

データ処理装置１ａにおいて、１０はメインＣＰＵ。

１１は操作表示部、１２ａは磁気ディスク等で構成され
アダプタ２ａにＩＰＬされる制御、動作プログラムを格
納するＩＰＬメモリ、１３はＲＡＭで構成された入力デ
ータメモリ、１４はＲＯＭで構成された制御、動作プロ
グラムが格納されたプログラムメモリ、１５ａはエラー
検出部を示す。

またアダプタ２ａはデータ処理装置ｌａのメインＣＰＵ
ｌ０の処理能力を拡張するために接続され、２０はＣＰ
Ｕ、２１はＲＡＭで構成されたアダプタメモリを示す。

従ってオペレータが電源ＯＮすると、メインＣＰＵｌ０
はＩＰＬメモリ１２ａに格納された初期プログラムをア
ダプタメモリ２１にＩＰＬする。

ＩＰＬが終了すると操作表示部１１はエントリ画面とな
り、オペレータはデータ入力を行う。入力データは人力
データメモリ１３に記憶され、アダプタメモリ２１．及
びプログラムメモリ１４の制御、動作プログラムによっ
てデータ処理される。

ここにおいて使用中にアダプタ２ａにエラーが発生した
時はエラー検出部１５ａで検出されてシステムダウンさ
せている。

〔発明が解決しようとする問題点〕

上記従来方法によれば、使用中にアダプタ２ａにエラー
が発生した時はシステムダウンさせているので、再度装
置を立上げ直すための操作が必要である。またオペレー
タがデータの入力等の操作中であった場合には、使用開
始時のデータまで遡って入力し直す必要が生じ、オペレ
ータの操作負担が大きく、また業務に円滑を欠き運用に
耐えられないという問題点がある。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。図において、
１はデータ処理装置、２はアダプタ、１２はＩＰＬ記憶
部、 １５はアダプタ２のエラー発生を検出するエラー検出手
段、 １６はエラー検出手段１５の検出に基いて、アダプタ２
に再ＩＰＬするエラー時動作制御手段である。

従ってアダプタ２のエラー発生を検出手段１５が検出し
た時は、エラー時動作制御手段１６によってＩＰＬ記憶
部１２よりアダプタ２に再ＩＰＬするように構成されて
いる。

〔作用〕

アダプタ２にエラーが発生すると、検出手段１５によっ
て検出され、その検出出力に基いてエラー時動作制御手
段１６が起動し、ＩＰＬ記憶部１２から再びアダプタ２
にＩＰＬされることにより、システムダウンを防止し、
継続して運用することができるので、オペレータの操作
負荷を著しく軽減することができる。

〔実施例〕

以下、本発明の一実施例を第２図及び第３図を参照して
説明する。第２図で第１図に対応するものは１点鎖線で
囲んで示している。全図を通じて同一符号は同一対象物
を示す。

第２図において、ＩＰＬメモリ１２ｂは、アダプタ２ａ
にＩＰＬするプログラムの記憶領域と、エリア情報の記
憶領域を備えている。

エラー検出部１５ｂは、エラー情報ファイル１５ｃを備
え、アダプタ２ａのエラー発生を検出して、検出信号、
及びエラー情報を出力する機能を有する。

発生するエラーの種類としてはＣＰＵ暴走、パリティエ
ラー等があり、これらのエラー種類がエラー情報ファイ
ル１５ｃにファイルされている。

エラー時動作制御部１６ａは、アダプタ２ａのエラーが
検出された時に、エラー情報とアダプタメモリ２１の初
期プログラム以外のデータを、ＩＰＬメモ１月２ｂに記
憶するように指示すると共に、エラー表示、及び再ＩＰ
Ｌの七示を行う機能を存する。

このような構成及び機能を有するので、第３図のフロー
チャートによりアダプタエラーが発生した時の作用を説
明すると、 ■まず、操作入力中等にアダプタ２ａにエラーが発生す
ると、エラー検出部１５ｂによってエラーが検出され、
エラー情報フローチャート１５ｃよりエラー情報を読み
出して、検出信号、及びエラー情報が出力される。

■エラー時動作制御部１６ａは検出信号に、より起動し
、エラー情報、及びアダプタメモリ２１のＩＰＬ以外の
データをＩＰＬメモリ１２ｂに記憶させる。

■次いでエラー情報をＩＰＬメモ１月２ｂより読み出し
て操作表示部１１に表示させてオペレータにエラー発生
を知らせる。

■更にＩＰＬメモリ１２ｂよりアダプタメモリ２１に再
ＩＰＬされる。

■そこでオペレータはエラー発生を認識すると共に、ア
ダプタ２ａのエラーに関係な（データ入力等の操作を継
続する。

このようにしてアダプタ２ａの一時的なエラー発生の場
合にシステムダウンを防止し、オペレータの再操作の手
間を著しく軽減することができる。

〔発明の効果〕

以上説明したように本発明によれば、アダプタにエラー
が発生してもシステムの運用を継続することができ、 ■業務を円滑に遂行することができる。

■オペレータの操作負担を著しく軽減することができる
。

という効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例を示すブロック図、第３図は第
２図のフローチャート、 第４図は従来例のデータ処理装置のブロック図である。 図において、 １、ｌａ、ｌｂはデータ処理装置、 １０メインＣＰＵ、　　　　２０はＣＰＵ。 １１は操作表示部、　　　１２はＩＰＬ記憶部、１２ａ
、　１２ｂはＩＰＬメモリ、 １３は入力データメモリ、１４はプログラムメモリ、１
５はエラー検出手段、　１５ａ、１５ｂはエラー検出部
、１５Ｃはエラー情報ファイル、 １６はエラー時動作制御手段、 １６ａはエラー時動作制御部を示す。 茅　２　（２）

Claims (1)

1. 【特許請求の範囲】 初期プログラム記憶部（１２）を有し、アダプタ（２）
   に初期プログラムロードを行って所定のデータ処理を遂
   行するデータ処理装置であって、 前記アダプタ（２）のエラー発生を検出するエラー検出
   手段（１５）と、 該エラー検出手段（１５）の検出出力に基いて、前記ア
   ダプタ（２）に前記初期プログラム記憶部（１２）より
   再び初期プログラムロードするエラー時動作制御手段（
   １６）とを備えることを特徴とするデータ処理装置。