JPS5824811B2 - 情報処理システムにおける端末装置のリセット制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理システム特にマイクロプロセッサシス
テムにおける端末装置のリセット制御方式に関する。

マイクロプロセッサシステムにおけるリセット制御は、
■）電源投入時のリセット制御と、２）リセットボタン
による通常のリセット制御と番ト大別される。

そしてこれらリセット制御のための操作は、次のプロセ
スすなわち■電源投入またはリセットボタン操作、■テ
ーブルエリアパリティチェック、■テーブルエリア・オ
ールクリア、■テーブル受信 ＣＣチェック、■テーブ
ル要求、■テーブル受信、というプロセスのもとに実行
され、次の処理プログラムを実行開始するようになって
いた。

上述のプロセスにおける各用語の意味については後述す
るが、上記プロセス■のテーブル要求ならびに次プロセ
ス■のテーブル受信の操作はマイクロプロセッサシステ
ムの運用上かなり不経済である。

すなわちこれらのプロセス■、■は各種端末装置（Ｉｌ
ｏ）を制御する端末制御部（Ｔ／Ｃ）を通して行なわれ
るものであるが該各種端末装置の数が多数になると、前
記端末制御部（Ｔ／Ｃ）の負担は増大し、マイクロプロ
セッサシステムの処理能力も低下する。

前記テーブルエリアが不揮発性メモリ例えばＣ−ＭＯＳ
からなる場合、その内容は保持されるので本来的に上記
プロセスは不要である。

ところが不揮発性メモリを使用しない場合には、電源投
入時において上記プロセスによるリセット制御は不可欠
である。

然しなから不揮発性メモリを使用しない場合でもリセッ
トボタン操作による通常のリセット時には上記プロセス
は必ずしも必要なものではない。

なぜなら、通常のリセット時にあっては前記テーブルエ
リアはそのまま保持されているからである。

にもかかわらず、従来のマイクロプロセッサシステムで
は、電源投入時にも通常のリセット時にも上記プロセス
を完全に実行し、これにより端末制御部の負担増を招き
且つマイクロプロセッサシステムの処理能力を低下させ
るという不経済を生じさせる欠点を伴っていた。

従って本発明の目的は上記欠点を極めて単純なプログラ
ム操作で排除することのできる情報処理システム特ニマ
イクロプロセッサシステムのリセット制御力式を提案す
ることである。

上記目的に従い本発明は、電源投入時のリセットか通常
のリセットかをプログラム上で判定し、テーブルエリア
のオールクリアならびにテーブルの要求、受信を電源投
入時にのみ実行するようにしたことを特徴とするもので
ある。

以下図面に従って本発明を説明する。

第１図は本発明のリセット制御方式を説明するための流
れ図である。

本図において先ず電源投入手段による電源投入時あるい
はリセットボタン等のリセット手段による通常のリセッ
トがあったも、のきする（図中のＰＯＷｏｎ又はＲｅ５
ｅｔ）。

その時制御テーブルエリアの情報のパリティチェック（
図中のテーブルエリアパリティチェック）を行なう。

ここに、制御テーブルとは物理的なキーと論理的なキー
との変換処理をするための手順を書どき込んだ表であり
、一般にはＲＡＭ等のメモリ手段からなる。

このＲＡＭ中のデータは例えば８ビット１バイトからな
り、パリティピットが各々に付加されている。

次に、このパリティビットをみて検査手段を介しパリテ
ィエラーの検出を行なう４（図中のパリティエラー）。

このパリティエラーの検出により、現在のリセットが電
源投入（ＰＯＷｏｎ）によるものか、通常のリセット（
Ｒｅｓｅｔ）によるものかの判定を行なうことができる
。

なぜなら、揮発性メモリで前記ＲＡＭを構成する場合、
電源投入時には必ずパリティ−が揃っておらずテーブル
エリアをスキャンする際にパリティエラーが発生するか
らであり、これに対し通常のリセット時にはそのＲＡＭ
が揮発性メモリで構成されていてもその内容は破壊され
ずに保持されており、従ってパリティ−は揃っていて、
パリティエラーは生じないからである。

そこで、このパリティエラーが発生していない）時、す
なわち通常のリセット時には、次プロセスの１テーブル
エリア・オールクリア“を飛び越して２テーブルＷＢＣ
Ｃチエツク“のプロセスに入る。

これに対し、そのパリティエラーが発生している時、す
なわち電源投入時にはＷＢＣＣ破壊を行なうと同時に“
テーブルエリア・オールクリア“のプロセスに入り、テ
ーブルエリアの内容を白紙の状態にし、新しいテーブル
データの受信に備える。

このＷＢＣＣとはテーブル内テ′−夕を斜め方向でイク
スクルーシブオアをとったりあるいはアンド若しくはオ
アをとった演算結果の値であり、テーブルエリアの最後
に付加される、別途のチェックエリアである。

電源投入時には、前述の如くこのＷＢＣＣが破壊される
。

前記のゝパリティエラー“のプロセスの後、通常のリセ
ット時ではゝテーブルＷＢＣＣチェック“ノフロセスに
直接入る。

この場合２テーブルエリア・オールクリア“のプロセス
は飛び越して来ているので、テーブルエリアの内容はそ
のままであり、テーブルＷＢ ＣＣチェックは正常であ
る。

つまり、リセット時は次のプロセス９チーフル要求・テ
ーブル受信“を飛び越し、来たるべき処理プログラム（
図中の５アプリケーシヨンへ“）を実行する。

一力、電源投入時の場合は、テーブルエリア・オールク
リアを実行して、ゝテーブル受信 ＣＣチェック“に入
る。

この場合、このＷＢ ＣＣは既に破壊されている。

ＷＢＣＣ破壊とは、通常のテーブルデータの状態では起
り得ないデータを書込んでおくことを言う。

従って、電源投入時には’ＷＢＣＣ“エラーが発生し、
端末制御部に“テーブル要求“を出す。

該端末制御部は、これに内部接続する端末装置（例えば
磁気ディスク（図示せず））より各種のテーブル内容、
例えば銀行端末システムでは「数値の入力桁数チェック
」、［入力すべき項目表示」、「表示文字」、「表示位
置の指示」等の内容を収集し、さらに前記テーブルエリ
アにこれを格納する。

これらの端末制御部によるテーブル要求、テーブル収集
等の操作は端末装置数が多くなればなる程多犬になり、
それだけ銀行端末システムの処理能力は低下する。

然しなから上述の如く、本発明によれば、端末制御部に
よるテーブル要求、テーブル収集等の操作が電源投入時
にのみ選択的に行なわれ、リセット時にはその操作を排
除するので、明らかにマイクロプロセッサシステムの処
理能力は向上する。

第２図は第１図の流れ図に対し本発明に係るハードウェ
アを付加して示す模式図である。

本図において、２０はマイクロプロセッサシステムの一
部を示しその内部の上部ブ爾ツク２１はマイクロプロセ
ッサのソフトウェア処理を下部ブロック３１は端末装置
のハードウェア処理を表わす。

先ず、端末装置３１−１〜３１−ｎに電源投入または通
常のリセットが生じたとすると、ソフトウェア上のアド
レス指定２２によりアドレスフェッチを行う。

すなわちデータテーブルエリアを構成するＲＡＭ２３の
所定のアドレスを指定する。

この指定アドレスに沿ってテーブルのパリティチェック
を、検査手段であるパリティチェック回路２４で行なう
。

ここでエラーが検出されると同時に電源投入時であるこ
とが判明し、ＮＭｌ（ノンマスクインクラブド）なる割
込みを行ない、ソフトウェア上のテーブルクリア２５を
実行してＲＡＭ２３内のテーブルエリアをオールクリア
すると共に、ＷＢ ＣＣ破壊２６を実行し、ＲＡＭ２３
に付加されたＷＢＣＣ２７の内容を書き換える。

次に１テーブルＷＢ ＣＣチェック“プロセスを実行し
、リセット時であればゝＷＢＣＣ“プロセスが正常であ
り、そのまま直接次のプログラム処理（アプリケーショ
ン）へ移行する。

これに対し電源投入時には、前述した’ＷＢＣＣ破壊“
２６により、“ＷＢ ＣＣ“チェックプロセスでエラー
を発生するので゛ゝ子テーブル求“プロセスに入り端末
制御部３０（Ｔ／Ｃ） を駆動する。

この結果端末制御部３０は、これに内部接続する既述の
端末装置（例えば磁気ディスク）よりテーブルエリアを
収集し、これをＲＡＭ２３へ送出し、ＲＡＭ２３はこれ
を受信して内部のテーブルを新たなデータにする。

以上説明したように本発明によれば、簡単なソフトウェ
アおよびハードウェア上の変更により、従来分離して処
理していない電源投入時のリセット制御および通常のリ
セットによるリセット制御を分離して処理可能となり、
しかも通常のリセットによるリセット制御においては通
常のリセット制御プロセスの大半を省略してこれを実行
し得るので、マイクロプロセッサシステムの処理能力は
大幅に向上せしめられる。

【図面の簡単な説明】

第１図は本発明のリセット制御方式を説明するための流
れ図、第２図は第１図の流れ図に対し本発明に係るハー
ドウェアを付加して示す模式図である。 ・図において、２０はマイクロプロセッサシステ
ムの一部、２１はマイクロプロセッサの一部、２３はＲ
ＡＭ、２４はパリティチェック回路、２７はＷＢ ＣＣ
１３０は端末制御部、３１−１〜３１−ｎは端末装置で
ある。

Claims (1)

【特許請求の範囲】
1. １ 複数の端末装置が並列に接続され且つ各該端末装置
   からの要求に応答して各該端末装置の動作を制御するた
   めの制御テーブル情報を該端末装置に送出する端末制御
   部とにより構成され、各前記端末装置は前記制御テーブ
   ル情報を該端末制御部より受信してこれに基づいて動作
   する情報処理システムであって、各前記端末装置は、電
   源投入手段と、該端末装置内のデータ処理手段をリセッ
   トするためのリセット手段と、前記制御テーブル情報を
   記憶するためのメモリ手段と、該メモリ手段に記憶され
   た前記制御テーブル情報を検査することによって前記電
   源投入手段と前記リセット手段のうちのいずれからリセ
   ット入力が行なわれたかを判別する検査手段とを有し、
   前記電源投入手段または前記リセット手段のいずれかが
   動作せしめられたとき、該検査手段を動作させて該検査
   手段の検査結果に応じて、該電源投入手段からのリセッ
   ト入力である場合には前記端末制御部に対して前記制御
   テーブル情報の送出要求を行ない、−力、該リセット手
   段からのリセット入力である場合には該端末制御部に対
   して該制御テーブル情報の送出要求を行なわないように
   することを特徴さする情報処理システムにおける端末装
   置のリセット制御方式。