JPH0716001B2 - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法Info
- Publication number
- JPH0716001B2 JPH0716001B2 JP11777586A JP11777586A JPH0716001B2 JP H0716001 B2 JPH0716001 B2 JP H0716001B2 JP 11777586 A JP11777586 A JP 11777586A JP 11777586 A JP11777586 A JP 11777586A JP H0716001 B2 JPH0716001 B2 JP H0716001B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- effect transistor
- field effect
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、特に超高周波帯用の電界効果トランジスタお
よびその製造方法に関する。
よびその製造方法に関する。
（従来の技術） 近年、トランジスタの高周波動作化、高性能化の要請は
ますます高まっている。InP電界効果トランジスタ（FE
T）特に絶縁ゲートFET（MISFET）は、電子速度が大き
く、かつゲート耐圧が大きく、このような要請に応え得
る新しいFETとして期待されている。その一般的構造は
第３図の斜視図に示すもので、高抵抗基板１上にチャネ
ル層２が設けられ、ゲート絶縁膜３を介してゲート電極
４が形成され、その両側にソース電極５、ドレイン電極
６が形成されている。ゲートは素子動作域から配線８で
引出されボンディングパッド７に接続されている。また
ゲート電極の引出方向の断面構造は第４図のようにな
る。
ますます高まっている。InP電界効果トランジスタ（FE
T）特に絶縁ゲートFET（MISFET）は、電子速度が大き
く、かつゲート耐圧が大きく、このような要請に応え得
る新しいFETとして期待されている。その一般的構造は
第３図の斜視図に示すもので、高抵抗基板１上にチャネ
ル層２が設けられ、ゲート絶縁膜３を介してゲート電極
４が形成され、その両側にソース電極５、ドレイン電極
６が形成されている。ゲートは素子動作域から配線８で
引出されボンディングパッド７に接続されている。また
ゲート電極の引出方向の断面構造は第４図のようにな
る。
（発明が解決しようとする問題点） InPの表面電位は小さく、従って、特にゲート電極に正
電圧を印加した時には、第４図素子断面中にで示すよ
うに、動作域のみならず、ゲート引出部８下およびゲー
トパッド７下にも電子層が誘起される。したがって、大
面積のパッドにより、極めて大きい寄生容量が生じ、高
周波特性を大きく損う欠点がある。
電圧を印加した時には、第４図素子断面中にで示すよ
うに、動作域のみならず、ゲート引出部８下およびゲー
トパッド７下にも電子層が誘起される。したがって、大
面積のパッドにより、極めて大きい寄生容量が生じ、高
周波特性を大きく損う欠点がある。
本発明は以上のような従来技術における大きな寄生容量
を低減し、高周波特性に優れた電界効果トランジスタな
らびにその製造方法を提供するものである。
を低減し、高周波特性に優れた電界効果トランジスタな
らびにその製造方法を提供するものである。
（問題点を解決するための手段） 本発明によれば、半導体チャネル層上あるいはチャネル
上に形成されたゲート絶縁膜上にゲート電極を形成した
ゲート電極の上面から、空間的に浮かされた配線（エア
ーブリッジ）でもって外部引出配線が形成され、前記外
部引出配線は前記ゲート電極金属と異なる金属材料を含
むことを特徴とする電界効果トランジスタが得られる。
上に形成されたゲート絶縁膜上にゲート電極を形成した
ゲート電極の上面から、空間的に浮かされた配線（エア
ーブリッジ）でもって外部引出配線が形成され、前記外
部引出配線は前記ゲート電極金属と異なる金属材料を含
むことを特徴とする電界効果トランジスタが得られる。
また、本発明によれば、半導体チャネル層上あるいはチ
ャネル上に形成されたゲート絶縁膜上にゲート電極を形
成した後、流動性樹脂を塗布、表面を平坦化し、さらに
ガスエッチングで該樹脂層をエッチングしてゲート電極
の上面を露出し、該露出したゲート電極上面に接続して
前記ゲート電極金属と異なる金属材料を含む外部引出配
線部を形成し、前記樹脂層を除去することを特徴とする
電界効果トランジスタの製造方法が得られる。
ャネル上に形成されたゲート絶縁膜上にゲート電極を形
成した後、流動性樹脂を塗布、表面を平坦化し、さらに
ガスエッチングで該樹脂層をエッチングしてゲート電極
の上面を露出し、該露出したゲート電極上面に接続して
前記ゲート電極金属と異なる金属材料を含む外部引出配
線部を形成し、前記樹脂層を除去することを特徴とする
電界効果トランジスタの製造方法が得られる。
（作用） 第１図は本発明による高周波用電界効果トランジスタの
一例を示すトランジスタチップの斜視図である。ゲート
上面から半絶縁性基板１上に絶縁膜３を介して形成され
たゲートパッド７への引出部８がエアーブリッジで形成
されている。図から解けるようにゲート電極４本体、お
よびゲートパッド７以外のゲート配線部はすべて空間的
に浮いているので、従来例のようにチャネルや基板に電
荷を誘起することはほとんどなく、寄生容量は極めて小
さくなる。この効果は、ゲート電極を高く形成する程、
ゲート引出部が基板表面よりはなれるので大きくなり、
また、後述する様に製造上も容易になる。さらに、従来
例ではソース電極を複数にする必要があること通常のエ
アーブリッジや絶縁膜を用いて、ゲート引出部とソース
をクロスオーバーして配線する場合には、ゲート引出部
がチャネル層あるいはソースと近傍した基板上をはうこ
とが避けられない等、電極の配置が複雑になることがあ
るのに対し、本発明では第１図で明らかな様に、ゲート
電極４およびソース電極５共極めて簡単な形状および配
置にすることができる。このことは一層寄生容量および
寄生抵抗（ソース抵抗を低減し得る。さらにゲートの外
部配線を引出す場所に制限がないことは、以上の効果を
より一層大きくする。
一例を示すトランジスタチップの斜視図である。ゲート
上面から半絶縁性基板１上に絶縁膜３を介して形成され
たゲートパッド７への引出部８がエアーブリッジで形成
されている。図から解けるようにゲート電極４本体、お
よびゲートパッド７以外のゲート配線部はすべて空間的
に浮いているので、従来例のようにチャネルや基板に電
荷を誘起することはほとんどなく、寄生容量は極めて小
さくなる。この効果は、ゲート電極を高く形成する程、
ゲート引出部が基板表面よりはなれるので大きくなり、
また、後述する様に製造上も容易になる。さらに、従来
例ではソース電極を複数にする必要があること通常のエ
アーブリッジや絶縁膜を用いて、ゲート引出部とソース
をクロスオーバーして配線する場合には、ゲート引出部
がチャネル層あるいはソースと近傍した基板上をはうこ
とが避けられない等、電極の配置が複雑になることがあ
るのに対し、本発明では第１図で明らかな様に、ゲート
電極４およびソース電極５共極めて簡単な形状および配
置にすることができる。このことは一層寄生容量および
寄生抵抗（ソース抵抗を低減し得る。さらにゲートの外
部配線を引出す場所に制限がないことは、以上の効果を
より一層大きくする。
（実施例） 以下実施例により本発明の電界効果トランジスタの製造
方法について説明する。第２図は本発明の製造方法の実
施例の１例の工程を示す素子断面図で、まず、ｎ−InP
チャネル層２上にCVDSiO2のゲート絶縁膜３を例えば500
Åの厚さに形成し、さらにゲート電極４を形成する（第
２図（ａ））。この場合は、例えばAu/WSiのＴ型ゲート
の場合を示している。続いて、このＴ型ゲートをマスク
にして、セルファラインでソース５およびドレイン６オ
ーム性電極を形成する。なお5Aはゲート電極上についた
オーミック金属である（第２図（ｂ））。次にゲートパ
ッド部を開口する厚いホトレジストパターン11を形成
し、高温でベーキングしてホトレジストを流動化し、表
面を平坦化する（第２図（ｃ））。次いでO2のドライエ
ッチングによりホトレジスト11をエッチングし、ゲート
の上面を露出し、さらに全面にゲート引出配線およびパ
ッドの下層ならびにめっき用配線を兼ねる金属12、例え
ばTiPtを蒸着する（第２図（ｄ））。次いでめっき用と
してゲート引出部およびパッドを開口するホトレジスト
パターン13を形成しAuめっき層14を形成する（第２図
（ｅ）。最後にめっき用ホトレジスト13を除去し、該Au
めっき層をマスクに下地金属層12をエッチングし、さら
に下層ホトレジスト層11を除去すれば素子が完成する
（第２図（ｆ））。ここでゲートが高い程、レジストの
平坦化、ゲートの上面の露出が簡単となる。なお以上で
はゲート引出部とゲートパッド部とを同時に形成した
が、ゲートパッドをあらかじめ形成しておいても良い。
また、ゲートおよび、ソース、ドレイン電極は通常行わ
れる任意の方法が適用でき、本方法に限定されるもので
はない。ゲート引出部の形成方法も同様でめっき法に限
定しなくても良い。以上の説明より解る様に本製法によ
れば、ゲートの上面が高くさえあれば任意のゲート電極
より配線を簡単にエアーブリッジで引出すことができ
る。
方法について説明する。第２図は本発明の製造方法の実
施例の１例の工程を示す素子断面図で、まず、ｎ−InP
チャネル層２上にCVDSiO2のゲート絶縁膜３を例えば500
Åの厚さに形成し、さらにゲート電極４を形成する（第
２図（ａ））。この場合は、例えばAu/WSiのＴ型ゲート
の場合を示している。続いて、このＴ型ゲートをマスク
にして、セルファラインでソース５およびドレイン６オ
ーム性電極を形成する。なお5Aはゲート電極上についた
オーミック金属である（第２図（ｂ））。次にゲートパ
ッド部を開口する厚いホトレジストパターン11を形成
し、高温でベーキングしてホトレジストを流動化し、表
面を平坦化する（第２図（ｃ））。次いでO2のドライエ
ッチングによりホトレジスト11をエッチングし、ゲート
の上面を露出し、さらに全面にゲート引出配線およびパ
ッドの下層ならびにめっき用配線を兼ねる金属12、例え
ばTiPtを蒸着する（第２図（ｄ））。次いでめっき用と
してゲート引出部およびパッドを開口するホトレジスト
パターン13を形成しAuめっき層14を形成する（第２図
（ｅ）。最後にめっき用ホトレジスト13を除去し、該Au
めっき層をマスクに下地金属層12をエッチングし、さら
に下層ホトレジスト層11を除去すれば素子が完成する
（第２図（ｆ））。ここでゲートが高い程、レジストの
平坦化、ゲートの上面の露出が簡単となる。なお以上で
はゲート引出部とゲートパッド部とを同時に形成した
が、ゲートパッドをあらかじめ形成しておいても良い。
また、ゲートおよび、ソース、ドレイン電極は通常行わ
れる任意の方法が適用でき、本方法に限定されるもので
はない。ゲート引出部の形成方法も同様でめっき法に限
定しなくても良い。以上の説明より解る様に本製法によ
れば、ゲートの上面が高くさえあれば任意のゲート電極
より配線を簡単にエアーブリッジで引出すことができ
る。
（発明の効果） 以上本発明によれば、寄生因子の低減された、特に寄生
容量の小さい高性能、超高周波電界効果トランジスタが
実現でき、かつ簡単な方法で量産できる。なお以上では
半導体としてInPの場合について説明したが、GaAs等他
の半導体にも適用できることは明らかである。
容量の小さい高性能、超高周波電界効果トランジスタが
実現でき、かつ簡単な方法で量産できる。なお以上では
半導体としてInPの場合について説明したが、GaAs等他
の半導体にも適用できることは明らかである。
第１図は本発明の電界効果トランジスタの例を示す斜視
図、第２図（ａ）〜（ｆ）は本発明の電界効果トランジ
スタの製造方法を説明する素子断面図、第３図の斜視
図、第４図の断面図は従来の電界効果トランジスタを説
明する図である。ここで 1:高抵抗基板、2:チャネル層、3:絶縁膜、4:ゲート、5:
ソース、6:ドレイン、7:ゲートパッド、8:ゲート引出
部、11および13:ホトレジスト、12:配線下地層、14:Au
めっき層である。
図、第２図（ａ）〜（ｆ）は本発明の電界効果トランジ
スタの製造方法を説明する素子断面図、第３図の斜視
図、第４図の断面図は従来の電界効果トランジスタを説
明する図である。ここで 1:高抵抗基板、2:チャネル層、3:絶縁膜、4:ゲート、5:
ソース、6:ドレイン、7:ゲートパッド、8:ゲート引出
部、11および13:ホトレジスト、12:配線下地層、14:Au
めっき層である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｌ 8826−4Ｍ 21/90 Ｎ
Claims (2)
- 【請求項１】半導体チャネル層上あるいはチャネル上に
形成されたゲート絶縁膜上に形成されたゲート電極の上
面から、空間的に浮かされた配線（エアーブリッジ）で
もって外部引出配線が形成され、前記外部引出配線は前
記ゲート電極金属と異なる金属材料を含むことを特徴と
する電界効果トランジスタ。 - 【請求項２】半導体チャネル層上あるいはチャネル上に
形成されたゲート絶縁膜上にゲート電極を形成した後、
流動性樹脂を塗布、表面を平坦化し、さらにガスエッチ
ングで該樹脂層をエッチングしてゲート電極の上面を露
出し、該露出したゲート電極上面に接続して前記ゲート
電極金属と異なる金属材料を含む外部引出配線部を形成
し、前記樹脂層を除去することを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11777586A JPH0716001B2 (ja) | 1986-05-21 | 1986-05-21 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11777586A JPH0716001B2 (ja) | 1986-05-21 | 1986-05-21 | 電界効果トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62273755A JPS62273755A (ja) | 1987-11-27 |
| JPH0716001B2 true JPH0716001B2 (ja) | 1995-02-22 |
Family
ID=14720014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11777586A Expired - Lifetime JPH0716001B2 (ja) | 1986-05-21 | 1986-05-21 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716001B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159036A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH02159723A (ja) * | 1988-12-14 | 1990-06-19 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH02206171A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | 半導体装置及びその製造方法 |
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JP3822545B2 (ja) * | 2002-04-12 | 2006-09-20 | 士郎 酒井 | 発光装置 |
| ATE500616T1 (de) | 2002-08-29 | 2011-03-15 | Seoul Semiconductor Co Ltd | Lichtemittierendes bauelement mit lichtemittierenden dioden |
-
1986
- 1986-05-21 JP JP11777586A patent/JPH0716001B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62273755A (ja) | 1987-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3456716B2 (ja) | 薄膜ｓｏｉ装置 | |
| JP2003152178A (ja) | 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ | |
| JPH0716001B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09148587A (ja) | 半導体装置 | |
| JP3185441B2 (ja) | 高周波高出力電界効果トランジスタ | |
| US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| JPH11274175A (ja) | 半導体装置及びその製造方法 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device | |
| TWI835444B (zh) | 半導體結構及其製造方法 | |
| EP1788634A1 (en) | Field effect transistor and method for manufactoring the same | |
| JPS5882574A (ja) | 電力用電界効果トランジスタ構造物 | |
| JPH09102585A (ja) | 半導体装置およびその製造方法 | |
| JPH0697439A (ja) | 高耐圧半導体素子 | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPH0714989A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
| JPH0416437Y2 (ja) | ||
| JPS6153756A (ja) | 半導体装置 | |
| TW201123363A (en) | Method for selective deposition of dielectric layers on semiconductor structures | |
| JPH07221190A (ja) | 半導体集積回路装置 | |
| JPH065636A (ja) | マイクロ波半導体装置 | |
| JPS5832508B2 (ja) | ソウゲ−トセツゴウガタデンカイコウカトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |