JPH07153278A - 低電力高速動作用センス増幅器 - Google Patents

低電力高速動作用センス増幅器

Info

Publication number
JPH07153278A
JPH07153278A JP6241326A JP24132694A JPH07153278A JP H07153278 A JPH07153278 A JP H07153278A JP 6241326 A JP6241326 A JP 6241326A JP 24132694 A JP24132694 A JP 24132694A JP H07153278 A JPH07153278 A JP H07153278A
Authority
JP
Japan
Prior art keywords
sense amplifier
voltage
current
speed operation
data bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6241326A
Other languages
English (en)
Other versions
JP2572557B2 (ja
Inventor
Seong J Jang
ソン ジュン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH07153278A publication Critical patent/JPH07153278A/ja
Application granted granted Critical
Publication of JP2572557B2 publication Critical patent/JP2572557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【構成】 本発明は、ＲＡＭのビット線に連結された２
つのデータバス線電圧を入力とし、センス増幅器イネイ
ブル信号の制御を受けてデータバス線の電圧を低め、上
記２つのデータバス線の電圧差をシフトさせる電圧シフ
ターと、センス増幅器イネイブル信号の制御を受けて電
圧シフターの出力をセンシングすることにより電流利得
を大きくして出力する電流センス増幅部と、電圧シフタ
ーの出力信号と電流センス増幅部の出力信号を入力とし
てその電圧差をセンシングする電圧センス増幅部とを具
備し、低い供給電源で高速動作するようにしたことを特
徴とするセンス増幅器に関する。 【効果】 ＡＴＤを用いたイコライズパルスを用いなく
ても動作が可能であるため、電力消費を減らし、小さい
電圧差の入力でも電力の消費を最小化しながら遅延時間
を減らし、ビット線のスイング幅を減らし、ビット線の
遅延時間を減らしてビットイコライズを除去することが
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＳＲＡＭ（Ｓｔａｔｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のセル
からデータを読み出すときに用いられるセンス増幅器に
関し、特に低電力消費により安定した動作および高速動
作を行うセンス増幅器に関する。
【０００２】
【従来の技術】一般的に、ＳＲＡＭのセルからデータを
読み出す場合に用いられるセンス増幅器は、メモリセル
に記憶された情報を読み出すために、メモリセルに連結
されているビット線（ｂｉｔ ｌｉｎｅ）とビットバー
線（／ｂｉｔ ｌｉｎｅ；アクティブ時ロー）の２つの
信号を感知して増幅することにより情報を読み出すよう
にする。
【０００３】図１は従来のセンス増幅器が適用されたＳ
ＲＡＭの回路図であって、図面において、１１はセル、
１２はビット線、１２’はビットバー線、１３はワード
線、１４はプルアップ部、１５は伝達ゲート部、１６お
よび１６’はデータバス線およびデータバスバー線、１
７はイネイブル信号（ＳＡＥ）供給線、１８および１
８’は対で成る電流ミラー型センス増幅部、１９は電圧
センス増幅部をそれぞれ示す。
【０００４】図示の構成を有する従来のセンス増幅器は
ＰＭＯＳトランジスタで構成されているプルアップ部１
４によるビット線１２およびビットバー線１２’の供給
電圧付近における動作時にこの電圧は伝達ゲート部１５
を通じてデータバス線１６およびデータバスバー線１
６’に伝達された後、対で成る電流ミラー型センス増幅
器１８，１８’をそれぞれ構成するＮＭＯＳトランジス
タＮ１１，Ｎ１２，Ｎ１４，Ｎ１５のゲートに伝達され
て１次増幅された後、電圧センス増幅部１９に入力され
て増幅された最終出力Ｓｏｕｔを送り出す。
【０００５】このとき、プルアップ部１４はＰＭＯＳト
ランジスタで構成されているが、これはＮＭＯＳトラン
ジスタを用いる場合の閾値電圧による電圧降下を防止す
るためである。すなわち、ＮＭＯＳトランジスタでＳＲ
ＡＭをプルアップ（ｐｕｌｌｕｐ）させると、ＮＭＯＳ
トランジスタの閾値電圧消耗により電圧の消耗が発生
し、したがって低電力を要するＳＲＡＭでは適合ではな
い。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
ＳＲＡＭセンス増幅器の出力結果は、図２に示す通り、
ＰＭＯＳトランジスタを用いたプルアップは電源が５Ｖ
（Ａライン）から３．３Ｖに低下される場合（Ｂライ
ン）、これによるセンス増幅器の最終出力Ｓｏｕｔの利
得も５Ｖにおける利得（Ｃライン）より少なくなり
（Ｃ’ライン）、遅延時間も長くなって、結局、センス
増幅器の電圧利得特性を不安定にするという問題点が生
じる。これを解決するためには別途にＡＴＤ（アドレス
遷移検出回路）を用いたイコライズ（Ｅｑｕａｌｉｚ
ｅ）パルス（図示せず）を用いなければならないので、
電力消費の増加をもたらすという問題点があった。
【０００７】したがって、本発明はデータバス線および
データバスバー線の電圧を電圧シフターを利用して低
め、これを電流センス増幅器で利得を増加させた後、そ
の出力を電圧センス増幅器に伝達してセンシングするこ
とにより、低い供給電源からＰＭＯＳプルアップを用い
ても安定した動作をし、遅延時間を減らして電力の消費
を減らしながら高速動作をなす低電力高速動作用センス
増幅器を提供することをその目的とする。
【０００８】
【課題を解決するための手段および作用】上記目的を達
成するために案出した本発明のセンス増幅器は、ＲＡＭ
のビット線に連結された２つのデータバス線電圧を入力
とし、センス増幅器イネイブル信号の制御を受けて上記
データバス線の電圧を低め、上記２つのデータバス線の
電圧差をシフトさせる電圧シフターと、上記センス増幅
器イネイブル信号の制御を受けて上記電圧シフターの出
力をセンシングすることにより、電流利得を大きくして
出力する電流センス増幅部と、上記電圧シフターの出力
信号および上記電流センス増幅部の出力信号を入力とし
てその電圧差をセンシングする電圧センス増幅部とを具
備して、低い供給電源で高速動作するようにしたことを
特徴とする。
【０００９】上記電圧シフターは、データバス線の電圧
に制御を受けて、それ自体の電流経路上に流れる電流量
を制御する複数の第１可変抵抗手段と、上記第１可変抵
抗手段と第１電源端との間に直列に連結されて電流ソー
スの役割をする複数の固定抵抗手段と、上記可変抵抗手
段に連結されて一定電圧を維持するダイオード手段と、
上記ダイオード手段と第２電源端との間の電流経路をイ
ネイブル信号によりオン／オフさせる第１スイッチ手段
とを具備してもよい。
【００１０】上記電流センス増幅部は、上記電圧シフタ
ーの第１可変抵抗手段と固定抵抗手段との間の電流経路
に連結され、そのときに発生する電圧に制御を受けてそ
れ自体の電流経路上に流れる電流の量を制御する第２可
変抵抗手段と、上記第２可変抵抗手段と第２電源端との
間の電流経路をイネイブル信号によりオン／オフさせる
第２スイッチ手段とを具備してもよい。
【００１１】上記第１可変抵抗手段は、２つのデータバ
ス線上の電圧をゲートで入力する第１ＮＭＯＳトランジ
スタ対であってもよい。上記固定抵抗手段は、ドレイン
が上記第１ＮＭＯＳトランジスタ対のドレインにそれぞ
れ連結され、ゲートが共通に第２電源端に連結され、ソ
ースが共通に第１電流端に連結される第１ＰＭＯＳトラ
ンジスタ対であってもよい。
【００１２】上記ダイオード手段は、上記第１ＮＭＯＳ
トランジスタ対のソースに共通にドレインとゲートが連
結される第２ＮＭＯＳトランジスタであってもよい。上
記第１スイッチ手段は、上記第２ＮＭＯＳトランジスタ
のソースにドレインが連結され、ゲートにセンス増幅器
イネイブル信号が入力され、ソースが第２電源端に連結
される第３ＮＭＯＳトランジスタであってもよい。
【００１３】上記第２可変抵抗手段は、上記電圧シフタ
ーの第１ＮＭＯＳトランジスタ対と第１ＰＭＯＳトラン
ジスタ対との間の電流をドレインの入力とし、そのとき
に発生される電圧を相対トランジスタのゲートにフィー
ドバックさせる第４ＮＭＯＳトランジスタ対であっても
よい。
【００１４】上記第２スイッチ手段は、ドレインが上記
第４ＮＭＯＳトランジスタ対の共通ソースに連結され、
ソースが第２電源端に連結され、ゲートにセンス増幅器
イネイブル信号が入力される第５ＮＭＯＳトランジスタ
であってもよい。
【００１５】上記第１電流端および第２電流端は、それ
ぞれ供給電圧端および接地電圧端であってもよい。
【００１６】
【実施例】以下、添付した図３〜図７を参照して本発明
に係る一実施例を詳細に考察してみれば次の通りであ
る。
【００１７】まず、図３は本発明に係るセンス増幅器が
適用されたＳＲＡＭの回路図であって、図示の通り、本
発明のセンス増幅器は、ＰＭＯＳトランジスタで構成さ
れているプルアップ部２４による供給電圧付近における
動作時に、伝達ゲート部２５を通じてデータバス線２６
およびデータバスバー線２６’に伝達されたビット線２
２およびビットバー線２２’の電圧をシフトさせる電圧
シフター２８と、電流利得を増加させる電流センス増幅
部２８’および上記電圧シフター２８と電流センス増幅
部２８’の出力電圧差を増幅して最終出力Ｓｏｕｔを送
り出す電圧センス増幅部２９とを具備することを示す。
【００１８】より詳細に、電圧シフター２８は上記デー
タバス線２６およびデータバスバー線２６’に連結され
て、センス増幅器イネイブル信号（ＳＡＥ）２７の制御
を受けて、上記データバス線２６およびデータバスバー
線２６’の電圧を低め、その電圧差をシフトさせ、電圧
差がシフトされた電圧シフター２８の出力はセンス増幅
器イネイブル信号（ＳＡＥ）の制御を受ける電流センス
増幅部２８’に入力されて電流をセンシングしながら電
圧差を大きくする。
【００１９】以上の通り、セルにメモリされた情報を読
み出すために電圧シフター２８と電流センス増幅部２
８’により２つのデータバス線の電圧差を大きくした出
力結果Ｓ１，／Ｓ１は電圧センス増幅部２９によりセン
シングされて増幅された値で出力される。
【００２０】上記の本発明に係るセンス増幅器の細部的
な構成および動作を考察してみれば次の通りである。ま
ず、電圧シフター２８は、データバス線２６およびデー
タバスバー線２６’上の電圧をそれぞれゲートで受けて
可変抵抗のような動作状態でゲート電圧に従ってそれ自
体の電流経路上に流れる電流量を制御するＮＭＯＳトラ
ンジスタ対Ｎ２１，Ｎ２２と、ドレインが上記２つのＮ
ＭＯＳトランジスタＮ２１，Ｎ２２のドレインにそれぞ
れ連結され、ゲートが共通に接地電圧Ｖｓｓに連結さ
れ、ソースが共通に供給電圧Ｖｃｃに連結され、電流ソ
ースとして固定抵抗の役割をするＰＭＯＳトランジスタ
対Ｐ２１，Ｐ２２と、上記ＮＭＯＳトランジスタ対Ｎ２
１，Ｎ２２の共通ソースにドレインとゲートが連結され
てダイオードの役割をするＮＭＯＳトランジスタＮ２３
と、上記ＮＭＯＳトランジスタＮ２３のソースにドレイ
ンが連結され、ゲートにはセンス増幅器イネイブル信号
（ＳＡＥ）が入力され、ソースには接地電圧Ｖｓｓが連
結され、電圧シフター２８全体をオン／オフさせるスイ
ッチの役割をするＮＭＯＳトランジスタＮ２４とを具備
して、データバス線２６およびデータバスバー線２６’
の電圧を低め、その電圧差をシフトさせる。
【００２１】さらに、電流センス増幅部２８’は、上記
電圧シフター２８のＮＭＯＳトランジスタ対とＰＭＯＳ
トランジスタ対との間の電流をドレインの入力とし、そ
のとき発生される電圧を相対トランジスタのゲートにフ
ィードバックさせて流れる電流量を制御する可変抵抗の
役割をするＮＭＯＳトランジスタ対Ｎ２５，Ｎ２６と、
ドレインが上記ＮＭＯＳトランジスタ対Ｎ２５，Ｎ２６
の共通ソースに連結され、ソースが接地電圧Ｖｓｓに連
結され、ゲートにはセンス増幅器イネイブル信号（ＳＡ
Ｅ）が入力されて電流センス増幅部２８’をオン／オフ
させるスイッチの役割をするＮＭＯＳトランジスタＮ２
７とを具備する。
【００２２】そして、電圧センス増幅部２９は、上記電
圧シフター２８の出力信号Ｓ１と電流センス増幅部２
８’の出力信号／Ｓ１とを入力として増幅された最終出
力Ｓｏｕｔを送り出す機能を遂行し、これの構成および
動作は公知であるため、本発明においては詳細な説明を
省くことにする。
【００２３】図４〜図７は、本発明に係るセンス増幅器
の特性グラフを示すもので、まず、図４はＶｃｃ＝５
Ｖ、−１０℃で測定したものであって、ビット線および
ビットバー線の電圧、電圧シフター２８および電流セン
ス増幅器２８’の出力信号Ｓ１，／Ｓ１、および最終の
センス増幅器の出力Ｓｏｕｔの値を示している。さら
に、図５はＶｃｃ＝４．３Ｖ、９０℃で、図６はＶｃｃ
＝３．３Ｖ、２５℃で、図７はＶｃｃ＝２．７Ｖ、９０
℃でのそれぞれの値を示すグラフである。
【００２４】
【発明の効果】上記の通りなる本発明のセンス増幅器は
ＡＴＤを用いたイコライズパルスを用いなくても動作が
可能であるため、電力消費を減らし、小さい電圧差の入
力でも電力の消費を最小化しながら遅延時間を減らし、
ビット線のスイング（ｓｗｉｎｇ；振れ）幅を減らし
て、ビット線の遅延時間を減らしてビットイコライズを
除去することができる。
【図面の簡単な説明】
【図１】従来のセンス増幅器が適用されたＳＲＡＭの回
路図である。
【図２】従来のセンス増幅器の動作特性グラフを示す図
である。
【図３】本発明に係るセンス増幅器が適用されたＳＲＡ
Ｍの回路図である。
【図４】本発明に係るセンス増幅器の動作特性グラフを
示す図である。
【図５】本発明に係るセンス増幅器の動作特性グラフを
示す図である。
【図６】本発明に係るセンス増幅器の動作特性グラフを
示す図である。
【図７】本発明に係るセンス増幅器の動作特性グラフを
示す図である。
【符号の説明】
２１ セル ２２，２２’ ビット線 ２３ ワード線 ２４ プルアップ部 ２５ 伝達ゲート部 ２６，２６’ データバス線 ２７ センス増幅器イネイブル信号 ２８ 電圧シフター ２８’ 電流センス増幅部 ２９ 電圧センス増幅部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ＲＡＭのビット線に連結された２つのデ
    ータバス線電圧を入力とし、センス増幅器イネイブル信
    号の制御を受けて上記データバス線の電圧を低め、上記
    ２つのデータバス線の電圧差をシフトさせる電圧シフタ
    ーと、 上記センス増幅器イネイブル信号の制御を受けて上記電
    圧シフターの出力をセンシングすることにより、電流利
    得を大きくして出力する電流センス増幅部と、 上記電圧シフターの出力信号および上記電流センス増幅
    部の出力信号を入力としてその電圧差をセンシングする
    電圧センス増幅部とを具備し、低い供給電源で高速動作
    するようにしたことを特徴とする低電力高速動作用セン
    ス増幅器。
  2. 【請求項２】 上記電圧シフターは、 データバス線の電圧に制御を受けて、それ自体の電流経
    路上に流れる電流量を制御する複数の第１可変抵抗手段
    と、 上記第１可変抵抗手段と第１電源端との間に直列に連結
    されて電流ソースの役割をする複数の固定抵抗手段と、 上記可変抵抗手段に連結されて一定電圧を維持するダイ
    オード手段と、 前記ダイオード手段と第２電源端との間の電流経路をイ
    ネイブル信号によりオン／オフさせる第１スイッチ手段
    とを具備することを特徴とする請求項１記載の低電力高
    速動作用センス増幅器。
  3. 【請求項３】 前記電流センス増幅部は、 上記電圧シフターの第１可変抵抗手段と固定抵抗手段と
    の間の電流経路に連結され、そのときに発生する電圧に
    制御を受けてそれ自体の電流経路上に流れる電流の量を
    制御する第２可変抵抗手段と、 上記第２可変抵抗手段と第２電源端との間の電流経路を
    イネイブル信号によりオン／オフさせる第２スイッチ手
    段とを具備することを特徴とする請求項２記載の低電力
    高速動作用センス増幅器。
  4. 【請求項４】 上記第１可変抵抗手段は、２つのデータ
    バス線上の電圧をゲートで入力する第１ＮＭＯＳトラン
    ジスタ対であることを特徴とする請求項３記載の低電力
    高速動作用センス増幅器。
  5. 【請求項５】 上記固定抵抗手段は、ドレインが上記第
    １ＮＭＯＳトランジスタ対のドレインにそれぞれ連結さ
    れ、ゲートが共通に第２電源端に連結され、ソースが共
    通に第１電流端に連結される第１ＰＭＯＳトランジスタ
    対であることを特徴とする請求項４記載の低電力高速動
    作用センス増幅器。
  6. 【請求項６】 上記ダイオード手段は、上記第１ＮＭＯ
    Ｓトランジスタ対のソースに共通にドレインとゲートが
    連結される第２ＮＭＯＳトランジスタであることを特徴
    とする請求項５記載の低電力高速動作用センス増幅器。
  7. 【請求項７】 上記第１スイッチ手段は、上記第２ＮＭ
    ＯＳトランジスタのソースにドレインが連結され、ゲー
    トにセンス増幅器イネイブル信号が入力され、ソースが
    第２電源端に連結される第３ＮＭＯＳトランジスタであ
    ることを特徴とする請求項６記載の低電力高速動作用セ
    ンス増幅器。
  8. 【請求項８】 上記第２可変抵抗手段は、上記電圧シフ
    ターの第１ＮＭＯＳトランジスタ対と第１ＰＭＯＳトラ
    ンジスタ対との間の電流をドレインの入力とし、そのと
    きに発生される電圧を相対トランジスタのゲートにフィ
    ードバックさせる第４ＮＭＯＳトランジスタ対であるこ
    とを特徴とする請求項７記載の低電力高速動作用センス
    増幅器。
  9. 【請求項９】 上記第２スイッチ手段は、ドレインが上
    記第４ＮＭＯＳトランジスタ対の共通ソースに連結さ
    れ、ソースが第２電源端に連結され、ゲートにセンス増
    幅器イネイブル信号が入力される第５ＮＭＯＳトランジ
    スタであることを特徴とする請求項８記載の低電力高速
    動作用センス増幅器。
  10. 【請求項１０】 上記第１電流端および第２電流端は、
    それぞれ供給電圧端および接地電圧端であることを特徴
    とする請求項９記載の低電力高速動作用センス増幅器。
JP6241326A 1993-10-06 1994-10-05 低電力高速動作用センス増幅器 Expired - Fee Related JP2572557B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93P20668 1993-10-06
KR93020668A KR960008456B1 (en) 1993-10-06 1993-10-06 Sense amplifier of semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH07153278A true JPH07153278A (ja) 1995-06-16
JP2572557B2 JP2572557B2 (ja) 1997-01-16

Family

ID=19365351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6241326A Expired - Fee Related JP2572557B2 (ja) 1993-10-06 1994-10-05 低電力高速動作用センス増幅器

Country Status (4)

Country Link
US (1) US5436866A (ja)
JP (1) JP2572557B2 (ja)
KR (1) KR960008456B1 (ja)
DE (1) DE4435760C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528855B1 (ko) * 2002-04-23 2005-11-16 미쓰비시덴키 가부시키가이샤 데이터 판독시에 있어서 데이터선의 충전시간을 단축하는박막자성체 기억장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383000B1 (ko) * 1996-10-31 2003-07-22 주식회사 하이닉스반도체 반도체 메모리소자의 저전압 고속 센싱회로
US5754488A (en) * 1996-11-06 1998-05-19 Hyundai Electronics Industries Co., Ltd. Apparatus and method for controlling a bit line sense amplifier having offset compensation
KR100329737B1 (ko) * 1999-06-30 2002-03-21 박종섭 저전력 및 고속의 래치 타입 전류 감지 증폭기
US6275178B1 (en) 2000-01-27 2001-08-14 Motorola, Inc. Variable capacitance voltage shifter and amplifier and a method for amplifying and shifting voltage
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636664A (en) * 1983-01-10 1987-01-13 Ncr Corporation Current sinking responsive MOS sense amplifier
US4618785A (en) * 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter
KR950002293B1 (ko) * 1986-03-28 1995-03-16 가부시키가이샤 도시바 다이나믹형 반도체기억장치
US4954992A (en) * 1987-12-24 1990-09-04 Mitsubishi Denki Kabushiki Kaisha Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor
KR0141494B1 (ko) * 1988-01-28 1998-07-15 미다 가쓰시게 레벨시프트회로를 사용한 고속센스 방식의 반도체장치
JP2601903B2 (ja) * 1989-04-25 1997-04-23 株式会社東芝 半導体記憶装置
JPH05347098A (ja) * 1992-03-16 1993-12-27 Oki Electric Ind Co Ltd 半導体記憶装置
US5377143A (en) * 1993-03-31 1994-12-27 Sgs-Thomson Microelectronics, Inc. Multiplexing sense amplifier having level shifter circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528855B1 (ko) * 2002-04-23 2005-11-16 미쓰비시덴키 가부시키가이샤 데이터 판독시에 있어서 데이터선의 충전시간을 단축하는박막자성체 기억장치

Also Published As

Publication number Publication date
JP2572557B2 (ja) 1997-01-16
KR960008456B1 (en) 1996-06-26
KR950012467A (ko) 1995-05-16
DE4435760A1 (de) 1995-04-13
US5436866A (en) 1995-07-25
DE4435760C2 (de) 2003-04-10

Similar Documents

Publication Publication Date Title
KR100265574B1 (ko) 반도체 메모리장치의 감지증폭기
US9013942B2 (en) Sense amplifier having loop gain control
US6617885B2 (en) Sense amplifiers having gain control circuits therein that inhibit signal oscillations
US6771550B2 (en) Semiconductor memory device with stable precharge voltage level of data lines
US6396310B2 (en) Current sense amplifiers enabling amplification of bit line voltages provided by bit line sense amplifiers
US5537066A (en) Flip-flop type amplifier circuit
EP0748042B1 (en) Improved current sensing differential amplifier for low voltage operation
JP3172436B2 (ja) 半導体メモリ装置の電流センスアンプ回路
US5789948A (en) Sense amplifier
US6466501B2 (en) Semiconductor memory device having sense amplifier and method for driving sense amplifier
JP4379641B2 (ja) データ読み出し回路
JP2572557B2 (ja) 低電力高速動作用センス増幅器
US5384736A (en) Data output circuit of a semiconductor memory device
US4658160A (en) Common gate MOS differential sense amplifier
US6721218B2 (en) Semiconductor memory device and data read method thereof
US6205072B1 (en) High-speed sense amplifier of a semi-conductor memory device
US6114881A (en) Current mirror type sense amplifier
US6331959B1 (en) Semiconductor memory device and control method thereof
KR100670727B1 (ko) 전류미러형 감지증폭기
KR100484260B1 (ko) 반도체메모리소자의센스증폭기
KR0179853B1 (ko) 반도체 기억소자의 센스앰프 전원 공급회로
KR20030046127A (ko) 안정적인 입출력라인 센싱제어 스킴을 갖는 반도체메모리장치 및 이의 센싱제어 방법
KR100403346B1 (ko) 반도체 메모리 장치의 감지증폭기
KR920000408B1 (ko) 메모리 소자의 데이타 라인 등화회로
JPH0729370A (ja) スタティックｒａｍのデータライン等化回路およびその等化方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees