JPH07135429A - カレントミラー回路 - Google Patents

Abstract

(57)【要約】 【構成】 第１と第２のＰＮＰトランジスタＱ１，Ｑ２
のエミッタを、それぞれ抵抗Ｒ１，Ｒ２を介して電源電
圧に接続し、それぞれのベースを接続してＱ１のコレク
タに接続し、第５と第６のＮＰＮトランジスタＱ５，Ｑ
６のそれぞれのエミッタを接続し、それぞれのベースを
接続してＱ５のコレクタに接続し、Ｑ５のコレクタはＱ
２のコレクタに接続し、Ｑ６のコレクタは電源電圧に接
続し、第３と第４のＮＰＮトランジスタＱ３，Ｑ４のエ
ミッタを、それぞれ抵抗Ｒ３，Ｒ４を介して接地し、そ
れぞれのベースを接続してこれをＱ３のコレクタに接続
し、Ｑ３のコレクタをＱ５、Ｑ６のエミッタに接続し、
Ｑ１のコレクタから電流Ｉｒを入力し、Ｑ６のコレクタ
から出力電流Ｉを取り出すようにした。 【効果】 大きな電流ゲインを持ち、発振しにくく、面
積が小さく、消費電流の少ないカレントミラー回路を得
られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電流ゲインを持つカ
レントミラー回路に関し、特に大きな電流ゲインを持
ち、発振しにくく、消費電流が少なく、面積の小さいカ
レントミラー回路に関するものである。

【０００２】

【従来の技術】図２は、従来のカレントミラー回路の一
例を示す図である。図に示されるように、第１，第２の
ＰＮＰトランジスタＱ１、Ｑ２が設けられており、該Ｐ
ＮＰトランジスタＱ１、Ｑ２のそれぞれのエミッタは抵
抗Ｒ１、Ｒ２を介して電源電圧端子１に接続される。Ｐ
ＮＰトランジスタＱ１、Ｑ２のそれぞれのベースは接続
されてそのうちのＰＮＰトランジスタＱ１のコレクタに
接続される。また、第３，第４のＮＰＮトランジスタＱ
３、Ｑ４が設けられており、該ＮＰＮトランジスタＱ３
とＱ４のベースは接続されてそのうちのＮＰＮトランジ
スタＱ３のコレクタに接続され、またそれは上記ＰＮＰ
トランジスタＱ２のコレクタに接続される。上記ＮＰＮ
トランジスタＱ３、Ｑ４のエミッタは、それぞれ抵抗Ｒ
３、Ｒ４を介して接地される。上記ＰＮＰトランジスタ
Ｑ１のコレクタから電流Ｉｒが入力され、上記ＮＰＮト
ランジスタＱ４のコレクタから電流Ｉが出力される。

【０００３】今、この従来のカレントミラー回路におい
て、一例として２０倍の電流ゲインを得る場合について
考える。一般に、ＰＮＰトランジスタはＮＰＮトランジ
スタに比べて大きな面積を必要とするため、ＰＮＰトラ
ンジスタの面積比を大きくして電流ゲインを大きくしよ
うとすると、該カレントミラー回路は大きな面積となっ
てしまう。これを小さな面積で実現するためには、ＰＮ
Ｐトランジスタによるカレントミラーでの電流ゲインを
小さくし、ＮＰＮトランジスタによるカレントミラーで
の電流ゲインをできるだけ大きくした方が良い。しか
し、ゲインを上げすぎると今度は発振しやすくなってし
まうという問題がある。

【０００４】以上の点を考慮し、電流ゲイン２０倍を得
るときの、トランジスタサイズ、抵抗値の一例を示す
と、以下のようになる。 ＰＮＰトランジスタＱ１：ＰＮＰトランジスタＱ２＝１
Ｓ：２Ｓ 抵抗Ｒ１：抵抗Ｒ２＝３００Ω：１５０Ω ＮＰＮトランジスタＱ３：ＮＰＮトランジスタＱ４＝１
Ｓ：１０Ｓ 抵抗Ｒ３：抵抗Ｒ４＝１ＫΩ：１００Ω 今、ＰＮＰトランジスタＱ１のコレクタに電流Ｉｒを入
力したとすると、ＰＮＰトランジスタＱ１とＱ２の面積
比は１：２であるから、ＰＮＰトランジスタＱ２のコレ
クタ電流は、２×Ｉｒとなる。各トランジスタの電流増
幅率ｈｆｅが十分大きく、ベース電流を無視できるもの
とすると、ＰＮＰトランジスタＱ１とＱ２のエミッタ電
流はそれぞれＩｒ、２×Ｉｒとなり、抵抗Ｒ１、Ｒ２で
の電圧降下を考えると、抵抗Ｒ１では３００Ω×Ｉｒ、
抵抗Ｒ２では１５０Ω×２×Ｉｒと、どちらも同じとな
っており、ＰＮＰトランジスタＱ１、Ｑ２のベース・エ
ミッタ間電圧が同じとなり、ばらつきの影響を受けにく
くなっている。

【０００５】ＰＮＰトランジスタＱ２のコレクタ電流が
２×Ｉｒとなることから、ＮＰＮトランジスタＱ３のコ
レクタ電流は２×Ｉｒである。ＮＰＮトランジスタＱ３
とＱ４の面積比は１：１０であることから、ＮＰＮトラ
ンジスタＱ４のコレクタ電流は、１０×２×Ｉｒ＝２０
×Ｉｒとなる。抵抗Ｒ３、Ｒ４の働きは、先に述べた抵
抗Ｒ１、Ｒ２と同じく、ばらつきの影響を受けにくくし
ているものである。

【０００６】以上のように、ＰＮＰトランジスタの面積
はＰＮＰトランジスタＱ１の１Ｓと、ＰＮＰトランジス
タＱ２の２Ｓとの和で、３Ｓとなり、大きな面積を占め
ることとなってしまうという問題があった。

【０００７】ところで、本回路の消費電流は、入力の電
流Ｉｒと、出力の電流２０×Ｉｒとを除くと、ＰＮＰト
ランジスタＱ１のエミッタ電流Ｉｒと、ＰＮＰトランジ
スタＱ２のエミッタ電流２×Ｉｒとの和の、３×Ｉｒで
ある。

【０００８】ここで、ＰＮＰトランジスタの占める面積
を小さくするためには、ＰＮＰトランジスタのカレント
ミラー回路での電流ゲインを小さくし、ＮＰＮトランジ
スタの電流ゲインを大きくすれば良いが、それでは発振
してしまう可能性がある。そのため、ＰＮＰトランジス
タでのゲインを下げ、単純にもう一段カレントミラー回
路を追加する方法が考えられる。図３にその一例の回路
図を示す。これは、従来の図２の回路に、第５、第６の
ＮＰＮトランジスタＱ５、Ｑ６、抵抗Ｒ５、Ｒ６からな
るカレントミラー回路を追加したものである。

【０００９】第５、第６のＮＰＮトランジスタＱ５、Ｑ
６のエミッタは、それぞれ抵抗Ｒ５、Ｒ６を介して接地
され、ＮＰＮトランジスタＱ６のコレクタはＰＮＰトラ
ンジスタＱ１のコレクタに接続され、ＮＰＮトランジス
タＱ５のコレクタはＰチャネルトランジスタＱ５、Ｑ６
のベースに接続される。

【００１０】上記と同様に、２０倍の電流ゲインを得る
場合のトランジスタサイズ、抵抗値の一例を以下に示
す。 ＰＮＰトランジスタＱ１：ＰＮＰトランジスタＱ２＝１
Ｓ：０．５Ｓ 抵抗Ｒ１：抵抗Ｒ２＝３００Ω：６００Ω ＮＰＮトランジスタＱ３：ＮＰＮトランジスタＱ４＝１
Ｓ：１０Ｓ 抵抗Ｒ３：抵抗Ｒ４＝１ＫΩ：１００Ω ＮＰＮトランジスタＱ５：ＮＰＮトランジスタＱ６＝１
Ｓ：４Ｓ 抵抗Ｒ５：抵抗Ｒ６＝１ＫΩ：２５０Ω ここで、ＮＰＮトランジスタＱ５のコレクタに電流Ｉｒ
が入力された場合を考えると、ＮＰＮトランジスタＱ５
とＮＰＮトランジスタＱ６の面積比は１：４であること
から、ＮＰＮトランジスタＱ６のコレクタ電流は４×Ｉ
ｒとなる。ＰＮＰトランジスタＱ１のコレクタ電流は、
ＮＰＮトランジスタＱ６のコレクタ電流と同じで、４×
Ｉｒとなり、またＰＮＰトランジスタＱ１とＱ２の面積
比は１：０．５であることから、ＰＮＰトランジスタＱ
２のコレクタ電流、すなわちＮＰＮトランジスタＱ３の
コレクタ電流は、４×０．５×Ｉｒ＝２×Ｉｒとなる。
ＮＰＮトランジスタＱ３とＱ４の面積比は、１：１０で
あることから、ＮＰＮトランジスタＱ４のコレクタ電流
は、２×１０×Ｉｒ＝２０×Ｉｒとなる。

【００１１】抵抗Ｒ１からＲ６は、先に述べた通り、各
トランジスタ対のベース・エミッタ間電圧が同じになる
ようにし、ばらつきの影響を小さくする働きをしている
ものである。

【００１２】以上のように構成することにより、ＮＰＮ
トランジスタＱ５、Ｑ６、及び抵抗Ｒ５、Ｒ６は増加す
るが、ＰＮＰトランジスタの面積は、１Ｓと０．５Ｓと
の和である１．５Ｓとなり、従来の３Ｓに対して半分の
面積でカレントミラー回路を実現することができること
となる。

【００１３】しかし、消費電流について見ると、入力の
Ｉｒと出力の２０×Ｉｒを除くと、ＰＮＰトランジスタ
Ｑ１のエミッタ電流４×Ｉｒと、ＰＮＰトランジスタＱ
２のエミッタ電流２×Ｉｒとの和の、６×Ｉｒとなり、
従来の３×Ｉｒの２倍の消費電流となってしまうという
問題がある。

【００１４】さらに、電流Ｉｒを大きく設定した場合に
は、トランジスタの電流密度を考慮してトランジスタサ
イズを大きくしなければならない。このとき、トランジ
スタの電流と面積の関係は、ＰＮＰトランジスタＱ１に
ついては、図２では面積１Ｓに対し電流はＩｒであるの
に対し、図３では面積１Ｓに対し電流は４×Ｉｒであ
り、またＰＮＰトランジスタＱ２については、図２では
面積２Ｓに対し電流は２×Ｉｒであるのに対し、図３で
は面積０．５Ｓに対し電流は２×Ｉｒであり、どちらも
４倍の電流が面積１Ｓに対して流れているものである。

【００１５】例えばトランジスタの面積１Ｓあたりに流
せる電流がＩｒまでとなった場合は、ＰＮＰトランジス
タＱ１のエミッタ電流は４×Ｉｒであるからその面積は
４Ｓ、ＰＮＰトランジスタＱ２のエミッタ電流は２×Ｉ
ｒであるからその面積は２Ｓ、としなければならず、計
６Ｓとなり、従来の３Ｓに比し２倍の面積となってしま
うこととなった。

【００１６】

【発明が解決しようとする課題】以上のように、従来の
カレントミラー回路では、発振しにくく，かつ大きな電
流ゲインを持つカレントミラー回路を得ようとすると、
その回路は、大面積，かつ大消費電力のものとなってし
まうという問題点があった。

【００１７】この発明は上記のような従来の問題点に鑑
みてなされたもので、大きな電流ゲインを持ち、発振し
にくく、面積が小さく、かつ消費電流の少ないカレント
ミラー回路を提供することを目的としている。

【００１８】

【課題を解決するための手段】この発明にかかるカレン
トミラー回路は、第１と第２のＰＮＰトランジスタのエ
ミッタを、それぞれ抵抗を介して電源電圧端子に接続
し、それぞれのベースを接続してこれを上記第１のＰＮ
Ｐトランジスタのコレクタに接続し、第５と第６のＮＰ
Ｎトランジスタのそれぞれのエミッタを接続し、それぞ
れのベースを接続してこれを上記第５のＮＰＮトランジ
スタのコレクタに接続し、上記第５のＮＰＮトランジス
タのコレクタは上記第２のＰＮＰトランジスタのコレク
タに接続し、上記第６のＮＰＮトランジスタのコレクタ
は電源電圧端子に接続し、第３と第４のＮＰＮトランジ
スタのエミッタを、それぞれ抵抗を介して接地し、それ
ぞれのベースを接続してこれを上記第３のＮＰＮトラン
ジスタのコレクタに接続し、該第３のＮＰＮトランジス
タのコレクタを上記第５、第６のＮＰＮトランジスタの
エミッタに接続し、上記第１のＰＮＰトランジスタのコ
レクタから電流を入力し、上記第４のＮＰＮトランジス
タのコレクタから出力電流を取り出すようにしたもので
ある。

【００１９】

【作用】この発明においては、上記のように構成して、
１段目のＰＮＰトランジスタによるカレントミラー回路
と、２段目のＮＰＮトランジスタによるカレントミラー
回路との間に、ＮＰＮトランジスタによるカレントミラ
ー回路を挿入するように構成したため、大きな電流ゲイ
ンを持ち、発振しにくく、面積が小さく、かつ消費電流
の少ないカレントミラー回路を得ることができる。

【００２０】

【実施例】

実施例１．以下、この発明の一実施例によるカレントミ
ラー回路を図１について説明する。図１において、第
１、第２のＰＮＰトランジスタＱ１、Ｑ２、第３、第４
のＮＰＮトランジスタＱ３、Ｑ４、抵抗Ｒ１ないしＲ４
は、図２の従来例におけるのと同様に構成されている。
そして、本実施例においては、第５、第６のＮＰＮトラ
ンジスタＱ５、Ｑ６が設けられており、それぞれのエミ
ッタは接続されてこれはさらにＮＰＮトランジスタＱ３
のコレクタに接続される。第５、第６のＮＰＮトランジ
スタＱ５、Ｑ６のベースは接続されてこれはさらに第５
のＮＰＮトランジスタＱ５のコレクタに接続され、また
さらに第２のＰＮＰトランジスタＱ２のコレクタに接続
される。第６のＮＰＮトランジスタＱ６のコレクタは電
源電圧端子１に接続される。

【００２１】本実施例のカレントミラー回路において、
従来例と同様に、２０倍の電流ゲインを得る場合の各数
値の一例を示すと、以下のとおりとなる。 ＰＮＰトランジスタＱ１：ＰＮＰトランジスタＱ２＝１
Ｓ：０．５Ｓ 抵抗Ｒ１：抵抗Ｒ２＝３００Ω：６００Ω ＮＰＮトランジスタＱ３：ＮＰＮトランジスタＱ４＝１
Ｓ：１０Ｓ 抵抗Ｒ３：抵抗Ｒ４＝１ＫΩ：１００Ω ＮＰＮトランジスタＱ５：ＮＰＮトランジスタＱ６＝１
Ｓ：３Ｓ 今、第１のＰＮＰトランジスタＱ１のコレクタに電流Ｉ
ｒが入力された場合、第１、第２のＰＮＰトランジスタ
Ｑ１とＱ２の面積比が１：０．５であることから、第２
のＰＮＰトランジスタＱ２のコレクタ電流、すなわち第
５のＮＰＮトランジスタＱ５のコレクタ電流は、０．５
×Ｉｒとなる。

【００２２】また、第５、第６のＮＰＮトランジスタＱ
５とＱ６の面積比が１：３であることから、第６のＮＰ
ＮトランジスタＱ６のコレクタ電流は、３×０．５×Ｉ
ｒ＝１．５×Ｉｒとなる。各トランジスタの電流増幅率
ｈｆｅが十分大きく、ベース電流を無視できるとする
と、第５、第６のＮＰＮトランジスタＱ５、Ｑ６のエミ
ッタ電流はコレクタ電流と同じになり、それぞれ０．５
×Ｉｒ、１．５×Ｉｒとなる。以上から、第３のＮＰＮ
トランジスタＱ３のコレクタ電流は、０．５×Ｉｒ＋
１．５×Ｉｒ＝２×Ｉｒとなる。

【００２３】上記第３、第４のＮＰＮトランジスタＱ３
とＱ４の面積比は１：１０であることから、第４のＮＰ
ＮトランジスタＱ４のコレクタ電流は、１０×２×Ｉｒ
＝２０×Ｉｒとなる。

【００２４】ここで、抵抗Ｒ１ないしＲ４は、先に述べ
たのと同様に、各トランジスタ対のベース・エミッタ間
電圧を同じとし、ばらつきの影響を受けにくくする働き
があるものである。

【００２５】本実施例のカレントミラー回路の面積につ
いて見ると、図２に示した従来例と比較して、第５、第
６のＮＰＮトランジスタＱ５、Ｑ６の分は面積が増えて
いるが、ＰＮＰトランジスタのサイズは、第１のＰＮＰ
トランジスタＱ１の面積１Ｓと、第２のＰＮＰトランジ
スタＱ２の面積０．５Ｓとの和の１．５Ｓとなり、半分
にすることができる。

【００２６】また、消費電流について見ると、入力のＩ
ｒと、出力の２０×Ｉｒとを除くと、第１のＰＮＰトラ
ンジスタＱ１のエミッタ電流Ｉｒと、第２のＰＮＰトラ
ンジスタＱ２のエミッタ電流０．５×Ｉｒと、第６のＮ
ＰＮトランジスタＱ６のコレクタ電流１．５×Ｉｒとの
和の、３×Ｉｒとなり、図２の従来例の消費電流と同
じ、また、図３の従来例のそれの半分にすることができ
る。

【００２７】このような本実施例のカレントミラー回路
では、１段目のＰＮＰトランジスタＱ１、Ｑ２によるカ
レントミラー回路と、２段目のＮＰＮトランジスタＱ
３、Ｑ４によるカレントミラー回路との間に、ＮＰＮト
ランジスタＱ５、Ｑ６によるカレントミラー回路を挿入
するように構成したため、大きな電流ゲインを持ち、発
振しにくく、面積が小さく、かつ消費電流の少ないカレ
ントミラー回路を得ることができるものである。

【００２８】

【発明の効果】以上のようにこの発明にかかるカレント
ミラー回路によれば、第１と第２のＰＮＰトランジスタ
のエミッタを、それぞれ抵抗を介して電源電圧端子に接
続し、それぞれのベースを接続してこれを上記第１のＰ
ＮＰトランジスタのコレクタに接続し、第５と第６のＮ
ＰＮトランジスタのそれぞれのエミッタを接続し、それ
ぞれのベースを接続してこれを上記第５のＮＰＮトラン
ジスタのコレクタに接続し、上記第５のＮＰＮトランジ
スタのコレクタは上記第２のＰＮＰトランジスタのコレ
クタに接続し、上記第６のＮＰＮトランジスタのコレク
タは電源電圧端子に接続し、第３と第４のＮＰＮトラン
ジスタのエミッタを、それぞれ抵抗を介して接地し、そ
れぞれのベースを接続してこれを上記第３のＮＰＮトラ
ンジスタのコレクタに接続し、該第３のＮＰＮトランジ
スタのコレクタを上記第５、第６のＮＰＮトランジスタ
のエミッタに接続し、上記第１のＰＮＰトランジスタの
コレクタから電流を入力し、上記第４のＮＰＮトランジ
スタのコレクタから出力電流を取り出すようにし、これ
を要するに、１段目のＰＮＰトランジスタによるカレン
トミラー回路と、２段目のＮＰＮトランジスタによるカ
レントミラー回路との間に、ＮＰＮトランジスタによる
カレントミラー回路を挿入するように構成したので、大
きな電流ゲインを持ち、発振しにくく、面積が小さく、
かつ消費電流の少ないカレントミラー回路を得ることが
できる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるカレントミラー回路
を示す回路図である。

【図２】従来のカレントミラー回路の一例を示す回路図
である。

【図３】従来のカレントミラー回路の他の例を示す回路
図である。

【符号の説明】

Ｑ１，Ｑ２ 第１、第２のＰＮＰトランジスタ Ｒ１，Ｒ２ 抵抗 １ 電源電圧端子 Ｑ３，Ｑ４ 第３、第４のＮＰＮトランジスタ Ｒ３，Ｒ４ 抵抗 Ｑ５，Ｑ６ 第５、第６のＮＰＮトランジスタ Ｒ５，Ｒ６ 抵抗

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１と第２のＰＮＰトランジスタのエミ
   ッタを、それぞれ抵抗を介して電源電圧端子に接続し、
   それぞれのベースを接続してこれを上記第１のＰＮＰト
   ランジスタのコレクタに接続し、 第５と第６のＮＰＮトランジスタのそれぞれのエミッタ
   を接続し、それぞれのベースを接続してこれを上記第５
   のＮＰＮトランジスタのコレクタに接続し、上記第５の
   ＮＰＮトランジスタのコレクタは上記第２のＰＮＰトラ
   ンジスタのコレクタに接続し、上記第６のＮＰＮトラン
   ジスタのコレクタは電源電圧端子に接続し、 第３と第４のＮＰＮトランジスタのエミッタを、それぞ
   れ抵抗を介して接地し、それぞれのベースを接続してこ
   れを上記第３のＮＰＮトランジスタのコレクタに接続
   し、上記第３のＮＰＮトランジスタのコレクタを上記第
   ５，第６のＮＰＮトランジスタのエミッタに接続し、 上記第１のＰＮＰトランジスタのコレクタから電流を入
   力し、上記第４のＮＰＮトランジスタのコレクタから出
   力電流を取り出すようにしたことを特徴とするカレント
   ミラー回路。