JPH07120709B2 - 半導体集積回路の配線方式 - Google Patents
半導体集積回路の配線方式Info
- Publication number
- JPH07120709B2 JPH07120709B2 JP61057508A JP5750886A JPH07120709B2 JP H07120709 B2 JPH07120709 B2 JP H07120709B2 JP 61057508 A JP61057508 A JP 61057508A JP 5750886 A JP5750886 A JP 5750886A JP H07120709 B2 JPH07120709 B2 JP H07120709B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- blocks
- layer metal
- block
- functional block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000034 method Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000010410 layer Substances 0.000 description 59
- 238000010586 diagram Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２層金属配線構造を有する半導体集積回路の配
線方式に関する。
線方式に関する。
従来、２層金属配線をもつ半導体集積回路において、機
能ブロック間の配線は、水平方向配線トラックおよび垂
直方向配線トラックを設定し、例えば水平方向には第１
層目，垂直方向には第２層目という様に方向によって２
層の配線層を分けて使っていた。
能ブロック間の配線は、水平方向配線トラックおよび垂
直方向配線トラックを設定し、例えば水平方向には第１
層目，垂直方向には第２層目という様に方向によって２
層の配線層を分けて使っていた。
この為、ブロック内で使われている金属配線と同一層の
金属配線で３個以上のブロック間相互配線をする場合、
あるいは間に他のブロックが存在する２個のブロック間
相互配線をする場合、ブロック内で使われている配線層
と同一層の金属配線はブロック上を通過できないので、
配線領域をブロック外に設けて順次必要な配線をブロッ
ク内に取り入れる方式をとらざるを得ず、チップ面積が
増大する欠点があった。
金属配線で３個以上のブロック間相互配線をする場合、
あるいは間に他のブロックが存在する２個のブロック間
相互配線をする場合、ブロック内で使われている配線層
と同一層の金属配線はブロック上を通過できないので、
配線領域をブロック外に設けて順次必要な配線をブロッ
ク内に取り入れる方式をとらざるを得ず、チップ面積が
増大する欠点があった。
上述した従来の配線方式に対し、本発明は、隣接する２
個のブロック間相互の配線は第１層金属配線のみを使用
し、３個以上のブロック間を結ぶ配線、あるいは配線す
べきブロック間に他のブロックがある場合の配線には水
平，垂直方向にかかわらず第２層目金属配線を使用して
ブロック上を通過させるという独創的内容を有する。
個のブロック間相互の配線は第１層金属配線のみを使用
し、３個以上のブロック間を結ぶ配線、あるいは配線す
べきブロック間に他のブロックがある場合の配線には水
平，垂直方向にかかわらず第２層目金属配線を使用して
ブロック上を通過させるという独創的内容を有する。
本発明の半導体集積回路の配線方式は、複数の内部素子
を第１層目金属配線のみで接続している多数の機能ブロ
ック領域を隣接して配置し、前記機能ブロック領域間の
相互配線を行うに当って、隣接して配置された２つの機
能ブロック領域間の相互配線は前記２つの機能ブロック
領域の前記第１層目の金属配線のみを用いて行い、互い
に接続する２つの機能ブロック領域間に他の機能ブロッ
ク領域が存在する場合は前記２つの機能ブロック領域お
よび前記他の機能ブロック領域の第２層目金属配線を用
い、且つ互いに異なる前記第２層目金属配線が交差する
部分でのみ一方の前記第２層目金属配線を前記第１層目
金属配線に変更しそれ以外の部分では前記第２層目金属
配線のみを用いるものである。
を第１層目金属配線のみで接続している多数の機能ブロ
ック領域を隣接して配置し、前記機能ブロック領域間の
相互配線を行うに当って、隣接して配置された２つの機
能ブロック領域間の相互配線は前記２つの機能ブロック
領域の前記第１層目の金属配線のみを用いて行い、互い
に接続する２つの機能ブロック領域間に他の機能ブロッ
ク領域が存在する場合は前記２つの機能ブロック領域お
よび前記他の機能ブロック領域の第２層目金属配線を用
い、且つ互いに異なる前記第２層目金属配線が交差する
部分でのみ一方の前記第２層目金属配線を前記第１層目
金属配線に変更しそれ以外の部分では前記第２層目金属
配線のみを用いるものである。
以下本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すもので、半導体チップ
内における配線パターンの概念図である。
内における配線パターンの概念図である。
第１図において、Ａ〜Ｇは内部の金属配線が第１層目金
属配線のみで行なわれる機能ブロックである。そして10
1はＡブロックとＢブロックを結ぶ配線群、102はＢブロ
ックとＡブロックを結ぶ配線群、103はＦブロックとＢ
ブロックを結ぶ配線群、104はＤブロックとＣブロック
を結ぶ配線群、105はＧブロックとＤブロックを結ぶ配
線群、106はＧブロックとＥブロックを結ぶ配線群、107
はＦブロックとＧブロックを結ぶ配線群、201はＡブロ
ックとＧブロックを結ぶ配線群、202はＥブロックとＣ
ブロックとＢブロックを結ぶ配線群、203はＣブロック
とＦブロックとＧブロックとＥブロックを結ぶ配線群で
あり、各配線群の矢印は信号の流れる方向を示す。
属配線のみで行なわれる機能ブロックである。そして10
1はＡブロックとＢブロックを結ぶ配線群、102はＢブロ
ックとＡブロックを結ぶ配線群、103はＦブロックとＢ
ブロックを結ぶ配線群、104はＤブロックとＣブロック
を結ぶ配線群、105はＧブロックとＤブロックを結ぶ配
線群、106はＧブロックとＥブロックを結ぶ配線群、107
はＦブロックとＧブロックを結ぶ配線群、201はＡブロ
ックとＧブロックを結ぶ配線群、202はＥブロックとＣ
ブロックとＢブロックを結ぶ配線群、203はＣブロック
とＦブロックとＧブロックとＥブロックを結ぶ配線群で
あり、各配線群の矢印は信号の流れる方向を示す。
ここで、隣接ブロック間を結ぶ配線群101〜107は第１層
目金属配線である。又、Ａ〜Ｇは内部が第１層目の金属
配線のみで行なわれている機能ブロックである。すなち
Ａ〜Ｇの機能ブロックは内部配線（１つの機能ブロック
内のみにおいて半導体基板もしくは多結晶シリコン電
極，配線に接続されるものであり、この機能ブロックの
外には延在しない発線）は第１層目金属配線のみで行な
われている。上記隣接ブロック間を結ぶ配線は各機能ブ
ロック内部から延在してもよく、又、各機能ブロックの
周辺部間で接続するようにしてもよい。一方、配線する
ブロックＡ−Ｇ間にＢブロックＣブロックがある配線群
201およびブロックＥ−Ｃ−Ｂの３ブロック間を結ぶ配
線群202およびブロックＣ−Ｆ−Ｇ−Ｅの４ブロック間
を結ぶ配線群203は第２層目金属配線である。この配線
方式によると、水平方向，垂直方向によらず第２層目金
属配線を用いることができるので、配線領域を設けるこ
となく配線群201の様に遠隔ブロック間を配線でき、配
線群202や203の様に多ブロック間を配線する場合もブロ
ック上に配線を通過させておいて、必要な配線を直接下
の素子領域にとり込み配線領域なしで配線できる。また
隣接ブロック間の配線の場合には両ブロックの端子位置
をそろえれば配線領域は生じない。以上により配線領域
の生じない配線が可能である。
目金属配線である。又、Ａ〜Ｇは内部が第１層目の金属
配線のみで行なわれている機能ブロックである。すなち
Ａ〜Ｇの機能ブロックは内部配線（１つの機能ブロック
内のみにおいて半導体基板もしくは多結晶シリコン電
極，配線に接続されるものであり、この機能ブロックの
外には延在しない発線）は第１層目金属配線のみで行な
われている。上記隣接ブロック間を結ぶ配線は各機能ブ
ロック内部から延在してもよく、又、各機能ブロックの
周辺部間で接続するようにしてもよい。一方、配線する
ブロックＡ−Ｇ間にＢブロックＣブロックがある配線群
201およびブロックＥ−Ｃ−Ｂの３ブロック間を結ぶ配
線群202およびブロックＣ−Ｆ−Ｇ−Ｅの４ブロック間
を結ぶ配線群203は第２層目金属配線である。この配線
方式によると、水平方向，垂直方向によらず第２層目金
属配線を用いることができるので、配線領域を設けるこ
となく配線群201の様に遠隔ブロック間を配線でき、配
線群202や203の様に多ブロック間を配線する場合もブロ
ック上に配線を通過させておいて、必要な配線を直接下
の素子領域にとり込み配線領域なしで配線できる。また
隣接ブロック間の配線の場合には両ブロックの端子位置
をそろえれば配線領域は生じない。以上により配線領域
の生じない配線が可能である。
第２図は本発明の第１の実施例を具体的に示す半導体チ
ップの一部分の配線パターン図である。
ップの一部分の配線パターン図である。
第２図においてＷはジェネラルレジスタ,Xはタイミング
発生回路１、Ｙはタイミング発生回路２、ＺはALUの各
機能ブロックである。121はジェネラルレジスタ（Ｗ）
とALU（Ｚ）を結ぶ配線群で、ＷとＺは隣り合っている
ので第１層目金属配線を用いて配線する。この接続部分
のマスクパターン図の一部分を第３図に示す。また第２
図において208はタイミング発生回路２（Ｙ）とジェネ
ラルレジスタ（Ｗ）を結ぶ配線群で、ＹとＷの間にはタ
イミング発生回路１（Ｘ）があるので第２層目金属配線
を用いて配線する。この接続部分のマスクパターン図の
一部分を第４図に示す。また断面図の一例を第５図に示
す。
発生回路１、Ｙはタイミング発生回路２、ＺはALUの各
機能ブロックである。121はジェネラルレジスタ（Ｗ）
とALU（Ｚ）を結ぶ配線群で、ＷとＺは隣り合っている
ので第１層目金属配線を用いて配線する。この接続部分
のマスクパターン図の一部分を第３図に示す。また第２
図において208はタイミング発生回路２（Ｙ）とジェネ
ラルレジスタ（Ｗ）を結ぶ配線群で、ＹとＷの間にはタ
イミング発生回路１（Ｘ）があるので第２層目金属配線
を用いて配線する。この接続部分のマスクパターン図の
一部分を第４図に示す。また断面図の一例を第５図に示
す。
第３図で太線で囲まれた部分はトランジスタのソース，
ドレイン等を形成する拡散層領域300、ドットで示した
部分303はポリシリコンによるゲート電極、又は配線で
ある。左上りの斜線で示したアルミニウムの第１層金属
配線301′はALU（Ｚ）およびジェネラルレジスタ（Ｗ）
の内部配線として用い、又、同様に左上りの斜線のアル
ミニウムの第１層金属配線301はたがいに隣接するALUと
レジスタとを接続している。これは図示していないその
先の機能ブロックまでには延在していない。一方、右上
りの二本斜線で示したアルミニウムの第２層金属配線30
2はALU,レジスタの内部配線とには用いず、これら各機
能ブロックの必要個所に接続し、かつ左右の隣接する機
能ブロック（図示していない）を通りこすかあるいは隣
接する機能ブロックの必要個所に接続してその先の機能
ブロックにまで延在してここの必要個所に接続する。
ドレイン等を形成する拡散層領域300、ドットで示した
部分303はポリシリコンによるゲート電極、又は配線で
ある。左上りの斜線で示したアルミニウムの第１層金属
配線301′はALU（Ｚ）およびジェネラルレジスタ（Ｗ）
の内部配線として用い、又、同様に左上りの斜線のアル
ミニウムの第１層金属配線301はたがいに隣接するALUと
レジスタとを接続している。これは図示していないその
先の機能ブロックまでには延在していない。一方、右上
りの二本斜線で示したアルミニウムの第２層金属配線30
2はALU,レジスタの内部配線とには用いず、これら各機
能ブロックの必要個所に接続し、かつ左右の隣接する機
能ブロック（図示していない）を通りこすかあるいは隣
接する機能ブロックの必要個所に接続してその先の機能
ブロックにまで延在してここの必要個所に接続する。
第４図において第３図と同じ機能のところは同一の符号
で示している。第１層目金属配線は各機能ブロック（W,
X,Y）の内部配線301′および各機能ブロック間の接続す
る配線301すなわちジェネラルレジスタとタイミング発
生回路１の接続あるいはタイミング発生回路２とを接続
する配線等を形成している。一方、第２層目金属配線
は、タイミング発生回路１（Ｘ）上を通りすぎてジェネ
ラルレジスタ（Ｗ）とタイミング発生回路２（Ｙ）とを
接続している。第４図のＡ−Ｂ部の断面を示す第５図に
おいて、半導体基板11にフィールド酸化膜13が選択的に
設けられ、トランジスタのソース，ドレイン領域12（第
３図、第４図の300に相当）が形成されている。両領域
間のチャンネル領域上にはゲート酸化膜14を介して多結
晶シリコンゲート15（第３図、第４図の303に相当）が
形成され、層間絶縁膜17を介して、ソース、ドレイン領
域の必要個所に接続する内部配線もしくは隣接機能ブロ
ック間接続配線としてアルミニウムの第１層目金属配線
17（第３図、第４図の300,301′に相当）が設けられ、
さらに層間絶縁膜18を介してアルミニウムからなる第２
層目金属配線19（第３図、第４図の302に相当）が形成
され、全体にパッシベーション膜20が形成される。
で示している。第１層目金属配線は各機能ブロック（W,
X,Y）の内部配線301′および各機能ブロック間の接続す
る配線301すなわちジェネラルレジスタとタイミング発
生回路１の接続あるいはタイミング発生回路２とを接続
する配線等を形成している。一方、第２層目金属配線
は、タイミング発生回路１（Ｘ）上を通りすぎてジェネ
ラルレジスタ（Ｗ）とタイミング発生回路２（Ｙ）とを
接続している。第４図のＡ−Ｂ部の断面を示す第５図に
おいて、半導体基板11にフィールド酸化膜13が選択的に
設けられ、トランジスタのソース，ドレイン領域12（第
３図、第４図の300に相当）が形成されている。両領域
間のチャンネル領域上にはゲート酸化膜14を介して多結
晶シリコンゲート15（第３図、第４図の303に相当）が
形成され、層間絶縁膜17を介して、ソース、ドレイン領
域の必要個所に接続する内部配線もしくは隣接機能ブロ
ック間接続配線としてアルミニウムの第１層目金属配線
17（第３図、第４図の300,301′に相当）が設けられ、
さらに層間絶縁膜18を介してアルミニウムからなる第２
層目金属配線19（第３図、第４図の302に相当）が形成
され、全体にパッシベーション膜20が形成される。
第６図は本発明の第２の実施例を示す配線パターンの概
念図である。第６図においてH,I,K,L,Mは内部の金属配
線に第１層目金属配線のみ用いられている機能ブロッ
ク、Ｊは内部の金属配線に第１層目金属配線および第２
の金属配線両方が用いられている機能ブロック、108は
ＨブロックとＩブロックを結ぶ配線群、109はＬブロッ
クとＨブロックを結ぶ配線群、110はＪブロックとＩブ
ロックを結ぶ配線群、111はＩブロックとＬブロックを
結ぶ配線群、112はＭブロックとＬブロックを結ぶ配線
群、113はＫブロックとＪブロックを結ぶ配線群、204は
ＫブロックとＩブロックとＨブロックを結ぶ配線群であ
り、配線群108〜113は第１層目金属配線、配線群204は
第２層目金属配線である。
念図である。第６図においてH,I,K,L,Mは内部の金属配
線に第１層目金属配線のみ用いられている機能ブロッ
ク、Ｊは内部の金属配線に第１層目金属配線および第２
の金属配線両方が用いられている機能ブロック、108は
ＨブロックとＩブロックを結ぶ配線群、109はＬブロッ
クとＨブロックを結ぶ配線群、110はＪブロックとＩブ
ロックを結ぶ配線群、111はＩブロックとＬブロックを
結ぶ配線群、112はＭブロックとＬブロックを結ぶ配線
群、113はＫブロックとＪブロックを結ぶ配線群、204は
ＫブロックとＩブロックとＨブロックを結ぶ配線群であ
り、配線群108〜113は第１層目金属配線、配線群204は
第２層目金属配線である。
ここでＪブロックは第２層目金属配線領域J0があるた
め、この領域を第２層目金属配線は通過できない。この
場合はJ0の領域を第２層目金属配線通過禁止帯と設定
し、第２層目金属配線を迂回させることで本発明による
配線領域のない配線が可能である。
め、この領域を第２層目金属配線は通過できない。この
場合はJ0の領域を第２層目金属配線通過禁止帯と設定
し、第２層目金属配線を迂回させることで本発明による
配線領域のない配線が可能である。
第７図は本発明の第３の実施例を示す配線パターンの概
念図である。
念図である。
第７図において、Ｎ〜Ｖは内部の金属配線に第１層目金
属配線のみ用いられている機能ブロック、114はＯブロ
ックとＮブロックを結ぶ配線群、115はＰブロックとＯ
ブロックを結ぶ配線群、116はＴブロックとＲブロック
を結ぶ配線群、117はＲブロックとＳブロックを結ぶ配
線群、118はＴブロックとＵブロックを結ぶ配線群、119
はＶブロックとＳブロックを結ぶ配線群、205はＮブロ
ックとＱブロックとＳブロックを結ぶ配線群、206はＵ
ブロックとＲブロックとＯブロックを結ぶ配線群、207
はＴブロックとＶブロックを結ぶ配線群であり、配線群
114〜119は第１層目金属配線、配線群205は領域120のみ
第１層目金属配線で他の領域は第２層目金属配線、配線
群206,207は第２層目金属配線である。
属配線のみ用いられている機能ブロック、114はＯブロ
ックとＮブロックを結ぶ配線群、115はＰブロックとＯ
ブロックを結ぶ配線群、116はＴブロックとＲブロック
を結ぶ配線群、117はＲブロックとＳブロックを結ぶ配
線群、118はＴブロックとＵブロックを結ぶ配線群、119
はＶブロックとＳブロックを結ぶ配線群、205はＮブロ
ックとＱブロックとＳブロックを結ぶ配線群、206はＵ
ブロックとＲブロックとＯブロックを結ぶ配線群、207
はＴブロックとＶブロックを結ぶ配線群であり、配線群
114〜119は第１層目金属配線、配線群205は領域120のみ
第１層目金属配線で他の領域は第２層目金属配線、配線
群206,207は第２層目金属配線である。
本発明による配線を行なうと、第２層目金属配線による
配線群205と206が交差する。そこでここには機能ブロッ
クは設けないで、配線群205と配線群206が交差する領域
120を配線群205を第１層目金属配線に切り換え、絶縁膜
を介して交差させ、必要最小限の配線領域を設定して配
線を行なう。配線領域はできるが最小限におさえられ、
チップ面積最小の配線設計が可能である。
配線群205と206が交差する。そこでここには機能ブロッ
クは設けないで、配線群205と配線群206が交差する領域
120を配線群205を第１層目金属配線に切り換え、絶縁膜
を介して交差させ、必要最小限の配線領域を設定して配
線を行なう。配線領域はできるが最小限におさえられ、
チップ面積最小の配線設計が可能である。
以上説明したとおり、従来、隣接する２個のブロック間
相互の配線で第１層目金属配線と第２層目金属配線を混
在して用いていたのを、本発明では第１層目金属配線の
みを用い、３個以上のブロック間相互の配線は従来配線
トラックを設けて第１層目金属配線を用いていた部分
も、本発明では第２層目金属配線を用いてブロック上を
通過させ、また配線すべき２個のブロック間に他のブロ
ックがある場合も第２層目金属配線を用いてブロック上
を通過させる。
相互の配線で第１層目金属配線と第２層目金属配線を混
在して用いていたのを、本発明では第１層目金属配線の
みを用い、３個以上のブロック間相互の配線は従来配線
トラックを設けて第１層目金属配線を用いていた部分
も、本発明では第２層目金属配線を用いてブロック上を
通過させ、また配線すべき２個のブロック間に他のブロ
ックがある場合も第２層目金属配線を用いてブロック上
を通過させる。
従って本発明によれば、大部分の半導体集積回路におい
て、従来必要であった配線領域を設ける必要がなくな
り、たとえ配線領域が必要な場合でも、これを最小限に
おさえることができ、チップ面積極小の配線設計が可能
である。
て、従来必要であった配線領域を設ける必要がなくな
り、たとえ配線領域が必要な場合でも、これを最小限に
おさえることができ、チップ面積極小の配線設計が可能
である。
第１図，第６図および第７図はそれぞれ本発明の第1,第
２および第３の実施例を示す配線パターン図、第２図は
本発明の第１の実施例を具体的機能ブロックに適用した
配線パターン図、第３図は第２図のＷ−Ｚブロック間の
一部分のマスクパターン図、第４図は第２図のＷ−Ｘ−
Ｙブロック間の一部分のマスクパターン図、第５図は第
４図のＡ−Ｂ線における断面図である。 101〜121……第１層目金属配線群、201〜208……第２層
目金属配線群、Ａ〜Ｚ……機能ブロック、11……半導体
基板、12,300……拡散領域、13……フィールド酸化膜、
14……ゲート酸化膜、15,303……ゲートポリシリコン、
16……層間絶縁膜、17,301,301′……第１層目Al、18…
…層間絶縁膜、19,302……第２層目Al、20…パッシベー
ション膜。
２および第３の実施例を示す配線パターン図、第２図は
本発明の第１の実施例を具体的機能ブロックに適用した
配線パターン図、第３図は第２図のＷ−Ｚブロック間の
一部分のマスクパターン図、第４図は第２図のＷ−Ｘ−
Ｙブロック間の一部分のマスクパターン図、第５図は第
４図のＡ−Ｂ線における断面図である。 101〜121……第１層目金属配線群、201〜208……第２層
目金属配線群、Ａ〜Ｚ……機能ブロック、11……半導体
基板、12,300……拡散領域、13……フィールド酸化膜、
14……ゲート酸化膜、15,303……ゲートポリシリコン、
16……層間絶縁膜、17,301,301′……第１層目Al、18…
…層間絶縁膜、19,302……第２層目Al、20…パッシベー
ション膜。
Claims (1)
- 【請求項１】複数の内部素子を第１層目金属配線のみで
接続している多数の機能ブロック領域を隣接して配置
し、前記機能ブロック領域間の相互配線を行うに当っ
て、隣接して配置された２つの機能ブロック領域間の相
互配線は前記２つの機能ブロック領域の前記第１層目金
属配線のみを用いて行い、互いに接続する２つの機能ブ
ロック領域間に他の機能ブロック領域が存在する場合は
前記２つの機能ブロック領域および前記他の機能ブロッ
ク領域の第２層目金属配線を用い、且つ互いに異なる前
記第２層目金属配線が交差する部分でのみ一方の前記第
２層目金属配線を前記第１層目金属配線に変更しそれ以
外の部分では前記第２層目金属配線のみを用いることを
特徴とする半導体集積回路の配線方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5781485 | 1985-03-22 | ||
| JP60-57814 | 1985-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621248A JPS621248A (ja) | 1987-01-07 |
| JPH07120709B2 true JPH07120709B2 (ja) | 1995-12-20 |
Family
ID=13066386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61057508A Expired - Lifetime JPH07120709B2 (ja) | 1985-03-22 | 1986-03-14 | 半導体集積回路の配線方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4771329A (ja) |
| JP (1) | JPH07120709B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738414B2 (ja) * | 1987-01-09 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
| US5845960A (en) * | 1995-01-30 | 1998-12-08 | Aisin Seiki Kabushiki Kaisha | Rear spoiler |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3312871A (en) * | 1964-12-23 | 1967-04-04 | Ibm | Interconnection arrangement for integrated circuits |
| JPS5542893B2 (ja) * | 1972-08-23 | 1980-11-04 | ||
| JPS5915183B2 (ja) * | 1976-08-16 | 1984-04-07 | 株式会社日立製作所 | マトリツクス配線基板 |
| JPS5866343A (ja) * | 1981-10-16 | 1983-04-20 | Hitachi Ltd | 半導体集積回路装置 |
| JPS59163837A (ja) * | 1983-03-09 | 1984-09-14 | Toshiba Corp | 半導体集積回路 |
| JPS6016444A (ja) * | 1983-07-08 | 1985-01-28 | Nec Corp | ビルデイングブロツク方式大規模集積回路装置の製造方法 |
| JPS5956742A (ja) * | 1983-08-18 | 1984-04-02 | Toshiba Corp | 半導体装置の |
-
1986
- 1986-03-14 JP JP61057508A patent/JPH07120709B2/ja not_active Expired - Lifetime
- 1986-03-24 US US06/843,351 patent/US4771329A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS621248A (ja) | 1987-01-07 |
| US4771329A (en) | 1988-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672894A (en) | Semiconductor device | |
| JP2919257B2 (ja) | 多層配線半導体装置 | |
| JPH09283632A (ja) | 半導体集積回路装置 | |
| US5111271A (en) | Semiconductor device using standard cell system | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JP3253549B2 (ja) | 半導体集積回路装置 | |
| JPH07120709B2 (ja) | 半導体集積回路の配線方式 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JPH03274764A (ja) | 半導体集積回路装置 | |
| JP2630845B2 (ja) | 半導体集積回路 | |
| JPS5944787B2 (ja) | Ｍｏｓ型ｒｏｍ | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JP2634800B2 (ja) | 半導体集積回路スタンダードセル | |
| JP2604720B2 (ja) | 半導体集積回路装置 | |
| JPH0669339A (ja) | 半導体装置 | |
| JP3070542B2 (ja) | 半導体装置 | |
| JPS62181444A (ja) | マスタスライス式半導体装置 | |
| JPS63104451A (ja) | 半導体装置 | |
| JPS61180467A (ja) | 積層型半導体装置 | |
| JPS62291136A (ja) | 集積回路の配線方法 | |
| JPH02248049A (ja) | 半導体集積回路 | |
| JPH07106417A (ja) | 半導体集積回路装置 | |
| JPH05109913A (ja) | 半導体集積回路の配線構造 | |
| JPS6037764A (ja) | 固定記憶素子マトリツクス | |
| JPH06120224A (ja) | 半導体集積回路 |