JPH07120228B2 - データ保護装置 - Google Patents
データ保護装置Info
- Publication number
- JPH07120228B2 JPH07120228B2 JP63021851A JP2185188A JPH07120228B2 JP H07120228 B2 JPH07120228 B2 JP H07120228B2 JP 63021851 A JP63021851 A JP 63021851A JP 2185188 A JP2185188 A JP 2185188A JP H07120228 B2 JPH07120228 B2 JP H07120228B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory card
- card
- cpu
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ICカードなどのメモリカードを接続可能なデ
ータ処理装置を適用されるケーダ保護装置に関する。
ータ処理装置を適用されるケーダ保護装置に関する。
［従来の技術］ 近年、ROM,RAMなどの内臓メモリとは別にICカードなど
のメモリカードを着脱自在に接続し、CPUのプログラム
動作に応じてメモリカードにデータの読出しおよび書込
みを行なうようにした例えばECR（電子式キャッシュレ
ジスタ）などのデータ処理装置が開発されている。
のメモリカードを着脱自在に接続し、CPUのプログラム
動作に応じてメモリカードにデータの読出しおよび書込
みを行なうようにした例えばECR（電子式キャッシュレ
ジスタ）などのデータ処理装置が開発されている。
このようなものにおいて、メモリカードをカード用コネ
クタから抜取った場合、CPUがプログラム制御によりメ
モリカードとの間でデータの読み書きを行なっていると
プログラムが正常に動作しなくなるためCPUの動作が異
常となってデータが破壊されるおそれがある。またメモ
リカードとの間でデータの読み書きが行なわれていなく
てもカードを抜取ったときに生じるノイズが処理装置の
アドレス信号やデータ信号に影響を及ぼして装置全体が
誤動作するおそれがある。このため、従来のこの種装置
においては、メモリカードが抜取られたときにCPUにリ
セットをかけることにより処理データを保護するデータ
保護装置が設けられている。
クタから抜取った場合、CPUがプログラム制御によりメ
モリカードとの間でデータの読み書きを行なっていると
プログラムが正常に動作しなくなるためCPUの動作が異
常となってデータが破壊されるおそれがある。またメモ
リカードとの間でデータの読み書きが行なわれていなく
てもカードを抜取ったときに生じるノイズが処理装置の
アドレス信号やデータ信号に影響を及ぼして装置全体が
誤動作するおそれがある。このため、従来のこの種装置
においては、メモリカードが抜取られたときにCPUにリ
セットをかけることにより処理データを保護するデータ
保護装置が設けられている。
第３図は従来のデータ保護装置を示す図であって、図中
１はメモリカード,2はメモリカード用コネクタ、３はCP
Uのリセット端子に接続されるリセット信号発生回路で
ある。メモリカード用コネクタ２にメモリカード１が装
着されている状態では、カード内部の端子1aがコネクタ
２の端子2aと接続され、カード内部の端子1bがコネクタ
２の端子2bと接続される。この結果、リセット信号発生
回路３の入力電圧Vinはローレベルである。これに対
し、メモリカード用コネクタ２からメモリカード１が抜
取られると、リセット信号発生回路３の入力電圧Vinは
ハイレベルとなり、これによりリセット信号が生成さ
れ、CPUのリセット端子に供給されてCPUにリセットがか
かるものとなっている。
１はメモリカード,2はメモリカード用コネクタ、３はCP
Uのリセット端子に接続されるリセット信号発生回路で
ある。メモリカード用コネクタ２にメモリカード１が装
着されている状態では、カード内部の端子1aがコネクタ
２の端子2aと接続され、カード内部の端子1bがコネクタ
２の端子2bと接続される。この結果、リセット信号発生
回路３の入力電圧Vinはローレベルである。これに対
し、メモリカード用コネクタ２からメモリカード１が抜
取られると、リセット信号発生回路３の入力電圧Vinは
ハイレベルとなり、これによりリセット信号が生成さ
れ、CPUのリセット端子に供給されてCPUにリセットがか
かるものとなっている。
［発明が解決しようとする課題］ しかるに、上述した従来のデータ保護装置においては、
メモリカードを抜取ると必ずCPUにリセットがかかるた
め、CPUにおいてメモリカードを使用していない動作を
実行中であってもCPUにリセットがかかって動作が中断
してしまい、処理データを失ってしまう問題があった。
メモリカードを抜取ると必ずCPUにリセットがかかるた
め、CPUにおいてメモリカードを使用していない動作を
実行中であってもCPUにリセットがかかって動作が中断
してしまい、処理データを失ってしまう問題があった。
そこで本発明は、メモリカードを抜取ったときにメモリ
カードとのデータの読み書きを行なっている場合にはCP
Uをリセットして異常動作によるデータへの影響を防止
し得、かつメモリカードとのデータの読み書きを行なっ
ていない場合にはCPUをリセットしないで処理データを
保護できるデータ保護装置を提供しようとするものであ
る。
カードとのデータの読み書きを行なっている場合にはCP
Uをリセットして異常動作によるデータへの影響を防止
し得、かつメモリカードとのデータの読み書きを行なっ
ていない場合にはCPUをリセットしないで処理データを
保護できるデータ保護装置を提供しようとするものであ
る。
［課題を解決するための手段］ 本発明は、CPU,ROM,RAMなどを有する処理装置本体にバ
スラインを介してメモリカード用コネクタを接続し、こ
のメモリカード用コネクタに着脱自在に接続されたメモ
リカードとの間でデータの読み書きを行なう装置におい
て、バスライン上にバスバッファを介在するとともに、
メモリカード用コネクタからメモリカードが抜かれたこ
とを検知するカード抜取り検知手段と、この検知手段に
よるカード抜取り信号に応じてメモリカードと処理装置
本体とがバスバッファを介してデータの読み書きを行な
っているか否かを判断する判断手段と、この判断手段の
結果によりデータの読み書きを行なっている場合にはCP
Uの動作をリセットし、かつデータの読み書きを行なっ
ていない場合にはCPUの動作を保持するデータ保護手段
とを設けたものである。
スラインを介してメモリカード用コネクタを接続し、こ
のメモリカード用コネクタに着脱自在に接続されたメモ
リカードとの間でデータの読み書きを行なう装置におい
て、バスライン上にバスバッファを介在するとともに、
メモリカード用コネクタからメモリカードが抜かれたこ
とを検知するカード抜取り検知手段と、この検知手段に
よるカード抜取り信号に応じてメモリカードと処理装置
本体とがバスバッファを介してデータの読み書きを行な
っているか否かを判断する判断手段と、この判断手段の
結果によりデータの読み書きを行なっている場合にはCP
Uの動作をリセットし、かつデータの読み書きを行なっ
ていない場合にはCPUの動作を保持するデータ保護手段
とを設けたものである。
［作用］ このような構成の本発明装置であれば、メモリカードと
処理装置本体とがデータの読み書きを行なっているとき
にメモリカードを抜取るとCPUがリセットされて異常動
作によるデータ破壊が防止される。メモリカードと処理
装置本体とがデータの読み書きを行なっていないときに
メモリカードを抜取るとCPUの動作が保持されて処理中
のデータは保護される。このとき、カード抜取りによっ
て発生するノイズはバスバッファによって除去される。
処理装置本体とがデータの読み書きを行なっているとき
にメモリカードを抜取るとCPUがリセットされて異常動
作によるデータ破壊が防止される。メモリカードと処理
装置本体とがデータの読み書きを行なっていないときに
メモリカードを抜取るとCPUの動作が保持されて処理中
のデータは保護される。このとき、カード抜取りによっ
て発生するノイズはバスバッファによって除去される。
［実施例］ 以下、本発明の実施例を図面を参照しながら説明する。
第１図は本実施例装置の構成を示す図であって、10はメ
モリカードとしてのICカードであり、20は上記ICカード
10を着脱自在に接続するICカードコネクタであり、30は
上記ICカードコネクタ20に装着されたICカード10との間
でデータの読取りおよび書込みを行なうデータ処理装置
本体である。データ処理装置本体30は、プログラム制御
により入力データの演算動作，状態の判定動作等を行な
うCPU（中央処理装置）31、プログラム等の固定データ
を記憶するROM（リード・オンリ・メモリ）32、入力デ
ータ，演算処理データなどの可変的データを記憶するRA
M（ランダム・アクセス・メモリ）33、およびキーボー
ド，表示器，プリンタなどの入出力機器を駆動制御する
入出力コントローラ34から構成されている。また、前記
ICカードコネクタ20をアドレス・データバス41,リード
／ライト信号線42およびステータス信号線43を介して接
続している。そして、アドレス・データバス41およびリ
ード／ライト信号線42にはICカード10をICカードコネク
タ20から抜取ったときに発生するノイズを除去するため
のバスバッファ50が介在されている。
モリカードとしてのICカードであり、20は上記ICカード
10を着脱自在に接続するICカードコネクタであり、30は
上記ICカードコネクタ20に装着されたICカード10との間
でデータの読取りおよび書込みを行なうデータ処理装置
本体である。データ処理装置本体30は、プログラム制御
により入力データの演算動作，状態の判定動作等を行な
うCPU（中央処理装置）31、プログラム等の固定データ
を記憶するROM（リード・オンリ・メモリ）32、入力デ
ータ，演算処理データなどの可変的データを記憶するRA
M（ランダム・アクセス・メモリ）33、およびキーボー
ド，表示器，プリンタなどの入出力機器を駆動制御する
入出力コントローラ34から構成されている。また、前記
ICカードコネクタ20をアドレス・データバス41,リード
／ライト信号線42およびステータス信号線43を介して接
続している。そして、アドレス・データバス41およびリ
ード／ライト信号線42にはICカード10をICカードコネク
タ20から抜取ったときに発生するノイズを除去するため
のバスバッファ50が介在されている。
しかして、前記データ処理装置本体30のCPU31はステー
タス信号線43を監視してICカード10の装着により信号レ
ベルがハイレベルからローレベルに変化したことを検知
するとカード装着を認識し、第２図に示すプログラム処
理を実行する。すなわち、ST1として上記ステータス信
号線43を監視し、ICカード10が装着されされたままだと
通常の処理を実行する。ST1においてステータス信号の
信号レベルがローレベルからハイレベルに変化し、ICカ
ードコネクタ20からICカード10が抜取られたことを検知
するとST2に進み、ICカード10との間でアドレス・デー
タバス41を介してデータの読み書きを行なっているか否
かを判断する。ここで、ICカード10とデータ読み書きを
行なっている場合には、ST3としてこのICカード10との
データの読み書き動作を停止し、ST4としてソフトウェ
アのリセットをかけて通常処理となる。これに対し、ST
2においてICカードとのデータの読み書きを行なってお
らず他の処理を実行中の場合にはソフトウェアリセット
をかけないでその処理を継続する。
タス信号線43を監視してICカード10の装着により信号レ
ベルがハイレベルからローレベルに変化したことを検知
するとカード装着を認識し、第２図に示すプログラム処
理を実行する。すなわち、ST1として上記ステータス信
号線43を監視し、ICカード10が装着されされたままだと
通常の処理を実行する。ST1においてステータス信号の
信号レベルがローレベルからハイレベルに変化し、ICカ
ードコネクタ20からICカード10が抜取られたことを検知
するとST2に進み、ICカード10との間でアドレス・デー
タバス41を介してデータの読み書きを行なっているか否
かを判断する。ここで、ICカード10とデータ読み書きを
行なっている場合には、ST3としてこのICカード10との
データの読み書き動作を停止し、ST4としてソフトウェ
アのリセットをかけて通常処理となる。これに対し、ST
2においてICカードとのデータの読み書きを行なってお
らず他の処理を実行中の場合にはソフトウェアリセット
をかけないでその処理を継続する。
このように構成された本実施例においては、ICカードコ
ネクタ20にICカード10を装着することによりデータ処理
装置本体30とICカードとの間でデータの読み書きが可能
となる。この状態で、ICカード10をコネクタ20から抜取
ると、装置本体30がICカード10とデータの読み書きを行
なっている場合にはCPU31にソフトウェアリセットをか
ける。この結果、カード抜取りによってプログラムが正
常に動作しなくなりCPU31が異常動作して処理データを
破壊することを防止できる。
ネクタ20にICカード10を装着することによりデータ処理
装置本体30とICカードとの間でデータの読み書きが可能
となる。この状態で、ICカード10をコネクタ20から抜取
ると、装置本体30がICカード10とデータの読み書きを行
なっている場合にはCPU31にソフトウェアリセットをか
ける。この結果、カード抜取りによってプログラムが正
常に動作しなくなりCPU31が異常動作して処理データを
破壊することを防止できる。
これに対し、ICカード10をコネクタ20から抜取ったとき
に装置本体30がICカード10とデータの読み書きを行なっ
ていない場合にはCPU31にソフトウェアリセットをかけ
ず、そのままの動作を保持する。カード抜取りによって
発生するノイズはバスバッファ50によって除去され、ア
ドレス信号やデータ信号に影響を及ぼすことはなく誤動
作が防止される。この結果、ICカード10を用いないで行
なわれている他の処理が継続され、そのデータを保護で
きる。
に装置本体30がICカード10とデータの読み書きを行なっ
ていない場合にはCPU31にソフトウェアリセットをかけ
ず、そのままの動作を保持する。カード抜取りによって
発生するノイズはバスバッファ50によって除去され、ア
ドレス信号やデータ信号に影響を及ぼすことはなく誤動
作が防止される。この結果、ICカード10を用いないで行
なわれている他の処理が継続され、そのデータを保護で
きる。
したがって本実施例によれば、データ処理装置本体30の
駆動中に誤ってICカード10を抜き取ってしまっても、誤
動作によるデータの異常を防止でき、処理データを確実
に保護できる。
駆動中に誤ってICカード10を抜き取ってしまっても、誤
動作によるデータの異常を防止でき、処理データを確実
に保護できる。
［発明の効果］ 以上詳述したように、本発明によれば、メモリカードを
抜取ったときにメモリカードとのデータの読み書きを行
なっている場合にはCPUをリセットして異常動作による
データへの影響を防止し得、かつメモリカードとのデー
タの読み書きを行なっていない場合にはCPUをリセット
しないで処理データを保護できるデータ保護装置を提供
できる。
抜取ったときにメモリカードとのデータの読み書きを行
なっている場合にはCPUをリセットして異常動作による
データへの影響を防止し得、かつメモリカードとのデー
タの読み書きを行なっていない場合にはCPUをリセット
しないで処理データを保護できるデータ保護装置を提供
できる。
第１図は本発明の一実施例の構成を示す図、第２図は同
実施例におけるCPUの主要動作を示す流れ図、第３図は
従来例の構成を示す図である。 10……ICカード（メモリカード）、20……ICカードコネ
クタ、30……データ処理装置本体、31……CPU、41……
アドレス・データバス、42……リード／ライト信号線、
43……ステータス信号線、50……バスバッファ。
実施例におけるCPUの主要動作を示す流れ図、第３図は
従来例の構成を示す図である。 10……ICカード（メモリカード）、20……ICカードコネ
クタ、30……データ処理装置本体、31……CPU、41……
アドレス・データバス、42……リード／ライト信号線、
43……ステータス信号線、50……バスバッファ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 晴彦 静岡県田方郡大仁町大仁570番地 東京電 気株式会社大仁工場内 (72)発明者 吉村 誠 静岡県田方郡大仁町大仁570番地 東京電 気株式会社大仁工場内 (72)発明者 関 哲也 静岡県田方郡大仁町大仁570番地 東京電 気株式会社大仁工場内 (56)参考文献 特開 昭61−281317（ＪＰ，Ａ) 特開 昭59−87526（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CPU,ROM,RAMなどを有する処理装置本体に
バスラインを介してメモリカード用コネクタを接続し、
前記メモリカード用コネクタに着脱自在に接続されたメ
モリカードとの間でデータの読み書きを行なう装置にお
いて、前記バスライン上に介在されるバスバッファと、
前記メモリカード用コネクタからメモリカードが抜かれ
たことを検知するカード抜取り検知手段と、この検知手
段によるカード抜取り信号に応じて前記メモリカードと
処理装置本体とが前記バスバッファを介してデータの読
み書きを行なっているか否かを判断する判断手段と、こ
の判断手段の結果によりデータの読み書きを行なってい
る場合には前記CPUの動作をリセットし、かつデータの
読み書きを行なっていない場合には前記CPUの動作を保
持するデータ保護手段とを具備したことを特徴とするデ
ータ保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021851A JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021851A JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01197847A JPH01197847A (ja) | 1989-08-09 |
| JPH07120228B2 true JPH07120228B2 (ja) | 1995-12-20 |
Family
ID=12066610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021851A Expired - Fee Related JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120228B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047644A (ja) * | 1990-04-25 | 1992-01-13 | Fujitsu Ltd | 誤動作防止方式 |
| JPH06289958A (ja) * | 1992-04-17 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 情報処理装置 |
| JP4734484B2 (ja) * | 2000-10-19 | 2011-07-27 | 新世代株式会社 | 情報処理装置およびメモリカートリッジシステム |
-
1988
- 1988-02-03 JP JP63021851A patent/JPH07120228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01197847A (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0679981B1 (en) | Reset circuit of electronic device | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| KR970029082A (ko) | 네트워크 하이버네이션 시스템 및 그 제어 방법 | |
| US5359728A (en) | Data integrity assurance in a disk drive upon a power failure | |
| KR960029997A (ko) | 옵션 카드의 하이버네이션 시스템 | |
| EP0991012A4 (en) | INTEGRATED CIRCUIT CARD | |
| JPH07120228B2 (ja) | データ保護装置 | |
| JPH07248858A (ja) | 停電処理機能を有する電子機器 | |
| US20020087919A1 (en) | Method and apparatus for disabling a computer system bus upon detection of a power fault | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| KR200298474Y1 (ko) | 플래쉬 메모리 갱신 중의 프로그램 보호 장치 | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| JP2001188687A (ja) | マイクロコンピュータ | |
| JP2000181510A (ja) | プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ | |
| JPH03142516A (ja) | メモリカード保護装置 | |
| JPS60258623A (ja) | マイクロコンピユ−タ | |
| JP3033640B2 (ja) | Ｃｐｕ動作監視回路 | |
| JPH06251171A (ja) | ノンマスカブル割込機能付きマイクロコンピュータ | |
| JP3465511B2 (ja) | ディジタル形保護継電装置 | |
| JP2002082820A (ja) | プロセッサ暴走防止用コンピュータシステム | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPS6378212A (ja) | 半導体装置 | |
| JPS61121146A (ja) | メモリプロテクト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |