KR200298474Y1 - 플래쉬 메모리 갱신 중의 프로그램 보호 장치 - Google Patents

플래쉬 메모리 갱신 중의 프로그램 보호 장치 Download PDF

Info

Publication number
KR200298474Y1
KR200298474Y1 KR2019970042822U KR19970042822U KR200298474Y1 KR 200298474 Y1 KR200298474 Y1 KR 200298474Y1 KR 2019970042822 U KR2019970042822 U KR 2019970042822U KR 19970042822 U KR19970042822 U KR 19970042822U KR 200298474 Y1 KR200298474 Y1 KR 200298474Y1
Authority
KR
South Korea
Prior art keywords
flash memory
reset
unit
cpu
update
Prior art date
Application number
KR2019970042822U
Other languages
English (en)
Other versions
KR19990030151U (ko
Inventor
이하성
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR2019970042822U priority Critical patent/KR200298474Y1/ko
Publication of KR19990030151U publication Critical patent/KR19990030151U/ko
Application granted granted Critical
Publication of KR200298474Y1 publication Critical patent/KR200298474Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 고안은 플래쉬 메모리(Flash Memory)의 모니터 프로그램(Monitor Program) 보호 회로에 관한 것으로, 특히 온라인(On-line) 상의 플래쉬 메모리의 갱신 과정 중에는 일정 시간 동안 리셋(Reset)이 걸리지 않도록 한 플래쉬 메모리 갱신 중의 프로그램 보호 장치에 관한 것이다.
종래에는 플래쉬 메모리의 데이타를 갱신 동작 수행 중에 리셋 신호가 CPU와 플래쉬 메모리에 인가되는 경우에 해당 플래쉬 메모리의 모든 데이타를 파손시켰으나, 본 고안에 의해 CPU가 플래쉬 메모리로의 업데이팅 중임을 리셋 지연부에서 디코딩부를 통해 인가되는 기록 제어 신호로부터 감지하고 일정 시간을 카운팅한 후에 인에이블 신호를 리셋 회로부에 인가함으로써, 온라인 상의 플래쉬 메모리의 갱신 과정 중에는 일정 시간 동안 리셋이 걸리지 않아 온라인 운용 중인 플래쉬 메모리의 프로그램을 보호할 수 있다.

Description

플래쉬 메모리 갱신 중의 프로그램 보호 장치
본 고안은 플래쉬 메모리(Flash Memory)의 모니터 프로그램(Monitor Program) 보호 회로에 관한 것으로, 특히 온라인(On-line) 상의 플래쉬 메모리의 갱신 과정 중에는 일정 시간 동안 리셋(Reset)이 걸리지 않도록 한 플래쉬 메모리 갱신 중의 프로그램 보호 장치에 관한 것이다.
일반적인 플래쉬 메모리 갱신 시스템의 구성은 도 1에 도시된 바와 같이, 외부로부터 인가되는 리셋 신호(Reset)를 인가시켜 주는 리셋 회로부(Reset Curcuit ; 11)와, 업데이팅(Updating)하기 위하여 기록 제어 신호, 어드레스 및 업 데이타를 인가하는 CPU(12)와, 해당 CPU(12)로부터 인가되는 기록 제어 신호를 인가받아 해당 CPU(12)로부터 인가되는 어드레스를 복호화시켜 인가하는 디코딩부(Decoder : 13)와, 해당 디코딩부(13)로부터 인가되는 복호화된 어드레스에 따라 해당 CPU(12)로부터 인가되는 데이타를 저장하는 플래쉬 메모리부(Flash Memory ; 14)를 포함하여 이루어져 있다.
상술한 바와 같이 구성된 플래쉬 메모리 갱신 시스템의 동작 수행을 살펴보면, 해당 플래쉬 메모리의 데이타를 갱신하기 위해서 해당 CPU(12)에서는 업데이팅 동작 수행을 제어하기 위한 기록 제어 신호(WR)를 생성시켜 해당 생성시킨 기록 제어 신호(WR)를 해당 디코딩부(13)에 인가시켜 준다.
이와 동시에, 해당 CPU(12)에서 해당 업데이팅시키기 위한 어드레스는 어드레스 버스를 통해 해당 디코딩부(13)에 인가시키고 해당 업데이팅하기 위한 데이타는 데이타 버스를 통해 해당 플래쉬 메모리부(14)에 인가시켜 준다.
이에, 해당 디코딩부(13)에서는 해당 CPU(12)로부터 인가되는 기록 제어 신호(WR)에 따라 해당 CPU(12)로부터 인가되는 어드레스를 복호화시키고 해당 복호화한 어드레스를 해당 플래쉬 메모리부(14)에 인가시켜 준다.
이에 따라, 해당 플래쉬 메모리부(14)에서는 해당 디코딩부(13)를 통해 인가되는 기록 제어 신호(WR)에 따라 상기 디코딩부(13)로부터 인가되는 복호화된 어드레스에 해당 CPU(12)로부터 인가되는 데이타를 업데이팅하게 된다.
그런데, 외부로부터 리셋 신호(Reset)가 걸리는 경우, 즉 아무런 제한 없이 해당 리셋 회로부(11)를 통해 해당 CPU(12)와 플래쉬 메모리부(14)에 인가되는 경우, 해당 CPU(12)에서 해당 플래쉬 메모리부(14)로 데이타를 갱신하고 있는 중이더라도 기록 종료의 절차없이 해당 데이타 갱신 동작 수행을 중단하게 되어 버린다.
이런 경우에, 원래의 코드 상에 새로운 코드가 겹쳐 기록되는 과정이므로, 해당 과정 수행 도중에서 기록 동작 수행이 중지되어 완전한 코드가 새로이 내려지지 못 하여 정상적인 프로그램이 수행될 수가 없게 된다.
이와 같이, 종래에는 플래쉬 메모리의 데이타를 갱신 중, 즉 해당 플래쉬 메모리로의 기록 동작 수행 중에 리셋 신호가 CPU와 플래쉬 메모리에 걸리게 되는 경우에 해당 플래쉬 메모리의 모든 데이타를 파손시키게 되는데, 보드(Board)에 전원이 인가된 후에 초기화 동작으로부터 온라인 상에서 운영되는 상태까지 수행되어야 할 프로그램이 완전히 저장되지 못 하여 해당 보드를 해당 시스템에서 분리한 후 다시 초기화 프로그램이 저장(Fusing)되어 있는 플래쉬 메모리로 교환해 삽입해 주어야 하므로, 사소한 운영상의 부주의로 해당 플래쉬 메모리르 교환해야 하는 자원 낭비를 초래할 수 있는 문제점이 있었다.
상술한 바와 같은 문제점을 해결하기 위해, 본 고안은 온라인 상의 플래쉬 메모리의 갱신 과정 중에는 일정 시간 동안 리셋이 걸리지 않도록 함으로써, 온라인 운용 중인 플래쉬 메모리의 프로그램을 보호하도록 하고자 하는데, 그 목적이 있다.
도 1은 종래 플래쉬 메모리 갱신 시스템을 나타낸 구성 블록도.
도 2는 본 고안의 실시예에 따른 플래쉬 메모리 갱신 중의 프로그램 보호 장치를 나타낸 구성 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 리셋 회로부 22 : CPU
23 : 디코딩부 24 : 플래쉬 메모리부
25 : 리셋 지연부
상기와 같은 목적을 달성하기 위한 본 고안은 CPU와, 디코딩부와, 플래쉬 메모리부를 구비하는 플래쉬 메모리 갱신 시스템에 있어서, 상기 디코딩부를 통해 인가되는 기록 제어 신호로 상기 플래쉬 메모리부로의 업데이팅 시작을 감지하여 일정 시간을 카운팅한 후에 인에이블 신호를 생성시키는 리셋 지연부와; 리셋 신호를 인가받았다가 상기 리셋 지연부로부터 인가되는 인에이블 신호에 의해 상기 CPU와 플래쉬 메모리부로 출력하는 리셋 회로부를 포함하여 이루어진 것을 특징으로 한다.
본 고안은 CPU에서 플래쉬 메모리로의 업데이팅 동작 수행 시에 일정 시간 동안 강제적인 리셋 기능을 무력화시켜 해당 플래쉬 메모리를 보호하는데, 이하 첨부된 도면을 참고하여 다음과 같이 설명한다.
본 고안의 실시예에 따른 플래쉬 메모리 갱신 중의 프로그램 보호 장치는 도 2에 도시된 바와 같이, 리셋 회로부(21)와, CPU(22)와, 디코딩부(23)와, 플래쉬 메모리부(24)와, 리셋 지연부(25)를 포함하여 이루어진다.
상기 CPU(22)와, 디코딩부(23)와, 플래쉬 메모리부(24)는 종래의 구성과 동일하므로, 그 설명을 생략한다.
상기 리셋 회로부(21)는 상기 리셋 지연부(22)로부터 인에이블 신호(En)를 인가받아 외부로부터 인가되는 리셋 신호(Reset)를 상기 CPU(22)와 플래쉬 메모리부(24)에 인가한다.
상기 리셋 지연부(25)는 상기 디코딩부(23)를 통해 인가되는 기록 제어 신호(WR)로 상기 플래쉬 메모리부(24)로의 업데이팅 시작을 감지하여 상기 CPU(22)에서 상기 플래쉬 메모리부(24)로의 업데이팅 동작 수행 중에 리셋이 걸리지 않도록 하기 위한 시간 만큼을 카운팅한 후에 상기 인에이블 신호(En)를 생성시켜 해당 생성한 인에이블 신호(En)를 상기 리셋 회로부(21)에 인가한다.
본 고안의 실시예에 따른 플래쉬 메모리 갱신 중의 프로그램 보호 장치의 동작을 다음과 같이 설명한다.
먼저, 플래쉬 메모리(24)의 데이타를 갱신하기 위한 동작을 살펴 보면, CPU(22)에서 업데이팅 동작 수행을 제어하기 위한 기록 제어 신호(WR)를 생성시키고, 해당 생성시킨 기록 제어 신호(WR)와 함께 해당 업데이팅할 어드레스와 데이타를 인가시켜 주는데, 해당 생성시킨 기록 제어 신호(WR)와 업데이팅할 어드레스는 디코딩부(23)에 인가되고 해당 업데이팅할 데이타는 데이타 버스를 통해 플래쉬 메모리부(24)에 인가된다.
이에, 상기 디코딩부(23)에서는 상기 CPU(22)로부터 인가되는 기록 제어 신호(WR)에 따라 상기 CPU(22)로부터 인가되는 어드레스를 복호화시키고 해당 복호화한 어드레스를 상기 플래쉬 메모리부(24)에 인가시켜 줌으로써, 상기 플래쉬 메모리부(24)에서는 상기 디코딩부(23)를 통해 인가되는 기록 제어 신호(WR)에 따라 상기 디코딩부(23)로부터 인가되는 복호화된 어드레스에 상기 CPU(22)로부터 인가되는 데이타를 업데이팅하게 된다.
그런데, 외부로부터 리셋 신호(Reset)가 걸리는 경우에도, 상기 리셋 회로부(21)는 리셋 신호(Reset)를 인가받아 출력 포트를 통해 상기 CPU(22)와 플래쉬 메모리부(24)에 바로 인가하지 않게 되는데, 왜냐하면 인에이블 신호(En)의 입력 포트가 `하이'레벨로 전환되지 않았으므로 계속해서 외부로부터 인가되는 리셋 신호(Reset)를 무시한 채 동작을 수행하지 않는다.
상술한 바와 같은 사기 리셋 회로부(21)의 동작을 제어하기 위해서, 리셋 지연부(25)에서 상기 디코딩부(23)를 통해 출력되는 기록 제어 신호(WR)를 인가받아 상기 CPU(22)가 현재 상기 플래쉬 메모리부(24)로 업데이팅하기 시작했음을 감지하며, 이에 상기 CPU(22)에서 상기 플래쉬 메모리부(24)로의 업데이팅 동작 수행 중에 리셋이 걸리지 않도록 하기 위한 시간 만큼, 즉 상기 플래쉬 메모리부(24)의 억세스가 종료된 후의 충분한 시간이 경과할 때까지의 일정 시간을 카운팅하게 된다.
예를 들어, 상기 일정 시간이 경과하지 않았다면, 상기 리셋 지연부(25)에서는 `로우'레벨의 인에이블 신호(En)를 생성시키고 해당 `로우'레벨의 인에이블 신호(En)를 상기 리셋 회로부(21)에 인가시키므로써, 상기 리셋 회로부(21)는 상기 리셋 지연부(25)로부터 `로우'레벨의 인에이블 신호(En)를 인가받는 동안에는 동작을 수행하지 않게 된다.
그래서, 상기 CPU(22)에서는 상기 플래쉬 메모리부(24)에 완전히 데이타를 갱신할 수 있게 된다.
반대로, 상기 일정 시간이 경과하였다면, 상기 리셋 지연부(25)에서는 `하이'레벨의 인에이블 신호(En)를 생성시키고 해당 `하이'레벨의 인에이블 신호(En)를 상기 리셋 회로부(21)에 인가시키므로써, 상기 리셋 회로부(21)는 상기 리셋 지연부(25)로부터 `하이'레벨의 인에이블 신호(En)를 인가받아 상기 리셋 신호를 외부로부터 인가받아 상기 CPU(22)와 플래쉬 메모리부(24)에 인가시켜 주게 된다.
그래서, 상기 CPU(22)와 플래쉬 메모리부(24)에서는 상기 리셋 회로부(21)로부터 리셋 신호(Reset)를 인가받아 초기화 상태로 전환시켜 주게 된다.
이상과 같이, 운영자가 플래쉬 메모리의 갱신 중인 상태를 모르는 상황에서 리셋을 걸 경우에도, 본 고안에 의해 CPU가 플래쉬 메모리로의 업데이팅 중임을 리셋 지연부에서 디코딩부를 통해 인가되는 기록 제어 신호로부터 감지하고 일정 시간을 카운팅한 후에 인에이블 신호를 리셋 회로부에 인가함으로써, 온라인 상의 플래쉬 메모리의 갱신 과정 중에는 일정 시간 동안 리셋이 걸리지 않아 온라인 운용 중인 플래쉬 메모리의 프로그램을 보호할 수 있다.

Claims (1)

  1. CPU(22)와, 디코딩부(23)와, 플래쉬 메모리부(24)를 구비하는 플래쉬 메모리 갱신 시스템에 있어서,
    상기 디코딩부(23)를 통해 인가되는 기록 제어 신호(WR)로 상기 플래쉬 메모리부(24)로의 업데이팅 시작을 감지하여 일정 시간을 카운팅한 후에 인에이블 신호(En)를 생성시키는 리셋 지연부(25)와;
    리셋 신호(Reset)를 인가받았다가 상기 리셋 지연부(22)로부터 인가되는 인에이블 신호(En)에 의해 상기 CPU(22)와 플래쉬 메모리부(24)로 출력하는 리셋 회로부(21)를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 갱신 중의 프로그램 보호 장치.
KR2019970042822U 1997-12-29 1997-12-29 플래쉬 메모리 갱신 중의 프로그램 보호 장치 KR200298474Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970042822U KR200298474Y1 (ko) 1997-12-29 1997-12-29 플래쉬 메모리 갱신 중의 프로그램 보호 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970042822U KR200298474Y1 (ko) 1997-12-29 1997-12-29 플래쉬 메모리 갱신 중의 프로그램 보호 장치

Publications (2)

Publication Number Publication Date
KR19990030151U KR19990030151U (ko) 1999-07-26
KR200298474Y1 true KR200298474Y1 (ko) 2003-04-18

Family

ID=49397586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970042822U KR200298474Y1 (ko) 1997-12-29 1997-12-29 플래쉬 메모리 갱신 중의 프로그램 보호 장치

Country Status (1)

Country Link
KR (1) KR200298474Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260058A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 計算機サーバ・システムにおけるファームウェアアップデート方法

Also Published As

Publication number Publication date
KR19990030151U (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US4523271A (en) Software protection method and apparatus
KR0138697B1 (ko) 마이크로컴퓨터
EP0679981B1 (en) Reset circuit of electronic device
KR19980071365A (ko) 메모리 액세스 제어회로
KR20000023208A (ko) 영구 및 프로그램가능한 인에이블먼트를 갖는 개선된 감시타이머 제어회로
KR100251381B1 (ko) 휘발성메모리의초기화장치및방법
KR200298474Y1 (ko) 플래쉬 메모리 갱신 중의 프로그램 보호 장치
JPH09198258A (ja) タスクスタックオーバーフロー検出回路
JP2000059981A (ja) ディジタル形保護継電装置
JPH09152918A (ja) フラッシュメモリ保護機構，それを用いたフラッシュメモリ制御装置，及びフラッシュメモリ保護方法
JPH0475137A (ja) データ処理装置
JP4647276B2 (ja) 半導体回路装置
JP3722500B2 (ja) セキュリティ機構付き機器における電源切断検出装置
KR19980050246U (ko) 플래쉬 rom 퓨징장치
JPH11161519A (ja) リセット装置
JP2871429B2 (ja) 暴走監視機能を有するプロセッサ
JP2001350643A (ja) マイクロコンピュータの制御方法及び異常監視装置
JPH01197847A (ja) データ保護装置
KR101368270B1 (ko) 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법
JP2903601B2 (ja) Ｒｏｍ内蔵マイクロコンピュータ
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JPH11110207A (ja) 情報処理装置
KR20000047225A (ko) 개인용 컴퓨터의 보안장치 및 그 방법
JPH0877134A (ja) マイクロコンピュータ
JPH05334195A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20081128

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee