KR101368270B1 - 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법 - Google Patents

랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법 Download PDF

Info

Publication number
KR101368270B1
KR101368270B1 KR1020070053729A KR20070053729A KR101368270B1 KR 101368270 B1 KR101368270 B1 KR 101368270B1 KR 1020070053729 A KR1020070053729 A KR 1020070053729A KR 20070053729 A KR20070053729 A KR 20070053729A KR 101368270 B1 KR101368270 B1 KR 101368270B1
Authority
KR
South Korea
Prior art keywords
memory
address
protection
random access
access memory
Prior art date
Application number
KR1020070053729A
Other languages
English (en)
Other versions
KR20080105742A (ko
Inventor
최상일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070053729A priority Critical patent/KR101368270B1/ko
Publication of KR20080105742A publication Critical patent/KR20080105742A/ko
Application granted granted Critical
Publication of KR101368270B1 publication Critical patent/KR101368270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 랜덤 억세스 메모리에서 읽기 전용 영역으로 지정된 주소 범위의 영역을 보호하기 위한 것으로 랜덤 억세스 메모리를 사용하는 시스템에서 상기 랜덤 억세스 메모리의 소정의 영역을 보호하는 장치에 있어서 데이터 또는 코드를 입출력하는 렌덤 억세스 메모리와 상기 랜덤 억세스 메모리에 입출력할 코드 또는 데이터를 생성하고 입출력 지시를 내리는 제어부와 상기 제어부의 지시와 제공정보에 의해 상기 제어부가 입출력할 상기 랜덤 억세스 메모리에 대한 주소, 쓰기 신호를 출력하는 메모리 제어부와 상기 메모리 제어부가 출력하는 주소가 보호 영역에 해당하는 경우 메모리 보호 활성화 신호를 출력하는 주소해석부와 상기 주소해석부로부터 상기 메모리 보호 활성화 신호를 제공받고 상기 메모리 제어부로부터 상기 메모리 주소 및 쓰기 신호를 제공받는 경우, 상기 메모리 주소에 대한 쓰기를 블록킹하여 상기 소정의 영역을 보호하는 보호부를 포함하는 것으로 랜덤 억세스 메모리에 특정 영역을 보호 영역으로 설정하고, 이에 대한 억세스를 블록킹하여 상기 보호 영역을 보호하는 장치 및 방법을 제공하여, 상기 보호 영역에 대한 침범을 방지할 수 있고, 신뢰성을 높일 수 있다. 또한, 사용자에게는 사용 중에 보호 영역 침범으로 인한, 시스템 정지(System Halt)가 발생하여도 배터리를 분리하는 등의 수동적 대응이 아닌 제품 자체적으로 시스템 정지 발생 바로 전 상태로 회귀할 수 있는 사용자의 신뢰성을 확보할 수 있는 이점이 있다.
RAM, 읽기 영역, 보호. 시작 주소, 끝 주소.

Description

랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역 보호를 위한 장치 및 방법{APPARATUS AND METHOD FOR READ ONY REGIION PROTECTION IN RANDOM ACCESS MEMORY USING SYSTEM}
도 1은 본 발명의 실시 예에 따른 읽기 영역을 보호하는 장치의 구조를 도시한 도면, 및,
도 2는 본 발명의 실시 예에 따른 읽기 영역 보호 과정을 도시한 흐름도.
본 발명은 랜덤 억세스 메모리(RAM:Ramdon Access Memory)를 사용하는 시스템에서 읽기 전용 영역(Read Only Region)의 무결성과, 비정상적인 상황에서 읽기 전용 영역을 보호하기 위한 장치 및 방법에 관한 것이다.
일반적으로 중앙연산처리장치(CPU:Centeral Processing Unit)를 사용하는 시스템은 프로그램을 로딩하고 실행하는 주기억장치로 랜덤 억세스 메모리를 사용한다.
보조 기억장치에서 로딩된 프로그램 또는 오브젝트 코드(Object Code)(이하 코드라고 칭한다)는 빠른 실행 속도를 위해 또는 데이터 입출력을 위해 상기 랜덤 억세스 메모리로 복사되어 실행된다.
이때, 랜덤 억세스 메모리는, 특성상 어느 영역이든지 읽고 쓰기가 가능하다. 물론 프로그램 살행시 코드 영역(읽기 전용 영역)과 데이터 영역으로 엄격히 구분되어 동작되게 되지만 비정상적인 상황에서는 상기 읽기 전용 영역의 데이터가 비정상적 상황에서의 프로그램의 동작으로 인해 침범받을 수 있고, 이로 인해, 코드 오염이 발생할 수 있는 문제점이 있다.
코드 영역이 롬(Read Only Memory)에서만 동작하는 시스템의 경우에는 하드웨어적인 특성으로 인해 상기 코드 영역이 보호될 수 있지만, 상기와 같이 랜덤 억세스 메모리에서 코드가 실행되는 시스템에서는 상기의 이유로 인해 오동작이 발생할 수 있어 상기 코드 영역을 보호할 수 있는 장치 및 방법이 필요하다.
본 발명의 목적은 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역 보호를 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 랜덤 억세스 메모리를 사용하는 시스템에서 코드 영역의 안전성을 높이기 위해 읽기 전용 영역인 상기 코드 영역을 보호할 수 있는 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 견지에 따르면, 랜덤 억세스 메 모리를 사용하는 시스템에서 상기 랜덤 억세스 메모리의 소정의 영역을 보호하는 장치에 있어서 데이터 또는 코드를 입출력하는 렌덤 억세스 메모리와 상기 랜덤 억세스 메모리에 입출력할 코드 또는 데이터를 생성하고 입출력 지시를 내리는 제어부와 상기 제어부의 지시와 제공정보에 의해 상기 제어부가 입출력할 상기 랜덤 억세스 메모리에 대한 주소, 쓰기 신호를 출력하는 메모리 제어부와 상기 메모리 제어부가 출력하는 주소가 보호 영역에 해당하는 경우 메모리 보호 활성화 신호를 출력하는 주소해석부와 상기 주소해석부로부터 상기 메모리 보호 활성화 신호를 제공받고 상기 메모리 제어부로부터 상기 메모리 주소 및 쓰기 신호를 제공받는 경우, 상기 메모리 주소에 대한 쓰기를 블록킹하여 상기 소정의 영역을 보호하는 보호부를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 견지에 따르면 랜덤 억세스 메모리를 사용하는 시스템에서 상기 랜덤 억세스 메모리의 소정의 영역을 보호하는 방법에 있어서 제어부가 랜덤 억세스 메모리에 입출력할 코드 또는 데이터를 생성하고 입출력 지시를 내리는 과정과 상기 제어부의 지시와 제공정보에 의해 메모리 제어부가 상기 입출력할 랜덤 억세스 메모리에 대한 주소, 쓰기 신호를 출력하는 과정과 상기 메모리 제어부가 출력하는 주소가 보호 영역에 해당하는 경우, 주소해석부가 메모리 보호 활성화 신호를 출력하는 과정과 상기 주소 해석부로부터 상기 메모리 보호 활성화 신호를 제공받고 상기 메모리 제어부로부터 메모리 주소 및 쓰기 신호를 제공받는 경우, 보호부가 상기 메모리 주소에 대한 쓰기를 블록킹하여 상기 소정의 영역을 보호하는 과정을 보호하는 과정을 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하, 본 발명은 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역 보호를 위한 장치 및 방법에 대해 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 읽기 영역을 보호하는 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하며, 본 발명의 구성은 기존의 시스템에서 메모리 제어 유니트(Memory Control Unit)(120), 인터럽트 서비스 루틴 유니트(Interuppt Service Routine Unit)(160)와 주소 해석 로직(address Decoding Logic)(170)에 본 발명의 주소 보호 로직(Address protection Logic)(130)을 추가한 것이다.
상기 주소 보호 로직(130)은 보호를 하고 싶은 영역의 시작 주소 및 끝 주소를 지정할 수 있는 레지스터(Register)(180, 190)와 지정한 영역이 엑세스되었을 때, 이를 알려줄 수 있는 상태 레지스터(Status Register)로 구성된다.
ARM 중심 유니트(ARM core unit)(116)는 랜덤 억세스 메모리(100)에 저장되어있는 코드를 실행하며, 억세스 하고자 하는 주소를 AHB 버스(Bus)로 출력하여 원하는 동작을 수행하게 한다.
상기 랜덤 억세스 메모리(100)는 부팅시 코드가 복사되어 저장되는 공간으로 상기 중심 유니트(110)의 제어를 받는다.
상기 주소 해석 로직(170)은 상기 중심 유니트(110)에서 억세스하려는 주소를 해석하여 물리적으로 연결된 상기 랜덤 억세스 메모리(100)에 주소값을 출력하며, 상기 AHB 버스를 통해 출력되는 주소를 보호영역으로 설정하는 레지스트(180, 190)를 제어하고, 상기 보호 로직(130)의 활성화를 위해 활성화 시그널의 출력을 결정한다.
시작 주소 설정부(180)는 보호를 시작하려는 주소를 설정하며, 끝 주소 설정부(190)는 보호를 끝내는 주소를 설정한다. 상기 시작 주소 및 끝 주소의 설정 값을 기준으로 보호의 범위가 결정되며, 보호 범위는 상기 랜덤 억세스 메모리(100)의 전 영역이 될 수 있다.
상기 메모리 제어 유니트(120)는 상기 ARM 중심 유니트(116)에서 상기 AHB 버스를 통해 출력되는 주소에 따라 OE, WE, CS등의 신호를 출력한다.
상기 보호 로직(130)은 상기 주소 해석 로직(170)에서 보호 영역을 설정하는 레지스터와 상기 메모리 제어 유니트(120)에서 출력되는 주소를 비교하여 메모리 보호 활성화 신호에 따라 상기 OE, WE, CS 등의 제어 신호를 바이패스하거나 블럭킹 및 상기 인터럽트 서비스 루틴 유니트(160)을 호출하는 기능을 수행한다.
상기 인터럽트 서비스 루틴 유니트(160)는 인터럽트 처리시, 해당 소프트웨어 인터럽트 처리 루틴으로 이동하여 보호 영역의 침범 원인 및 로그를 출력하여 소프트웨어 처리를 정상으로 회복시키는 작업을 수행한다.
상기 ARM 중심 유니트(116)는 프로그램이 실행되면, 지속적으로 상기 랜덤 억세스 메모리(100)를 억세스한다. 쓰기 동작을 수행할 경우에는, WE, CS 신호가 사용되어 지는데, 이 경우 상기 주소 해석 로직(170)에서 억세스 하려고 하는 주소를 보호영역과 비교하고, 보호영역을 엑세스하려고 하는 경우에는 보호 활성화 신호가 출력되어 상기 보호 로직(130)에 입력된다.
이 경우, 상기 보호 로직(130)은 WE, CS 신호를 블록킹하고, 또한, 이 경우는, 상기 인터럽트 서비스 루틴 유니트(160)에도 보호 활성화 신호가 출력되고 있는 경우이므로, 상기 인터럽트 서비스 루틴 유니트(160)는 인터럽트를 발생시켜 소프트웨어가 정지(halt)되지 않도록 처리한다. 이후, 이러한 비정상적인 상황이 종료되면, 다시 시스템 모니터링 상태로 천이하여 대기한다.
일반적으로, 상기 시스템 모니터링 상태에서, 상기 주소 해석 로직(170)이 상기 랜덤 억세스 메모리(100)를 억세스할 때마다 모든 주소를 모니터링한다면 시스템에 엄청한 오버헤드를 유발한다. 하지만, 본 발명에서의 보호영역을 모니터링하는 방식은 AHB버스에서 출력되는 주소 그리고 레지스터에 설정된 보호 영역의 시작 및 끝 주소를 MSB(Most Significant Bit)부터 비트 단위로 AND 연산을 수행하는 것이므로, 오버헤드를 줄일 수 있다.
정리하면, 상기 메모리 제어 유니트(120)는 상기 ARM 중심 유니트(116)의 제어 및 출력 신호를 기반으로 억세스할 메모리 주소를 출력한다. 그리고, 상기 주소 해석 로직(170)은 보호 영역의 시작 및 끝 주소를 나타내는 레지스터(180, 190)의 값을 기반으로 보호 영역에 대한 억세스가 발생할 경우에, 상기 보호로직(130)을 구동하기 위한 활성화 신호를 출력한다.
상기 주소해석로직(170)의 활성화 신호는 AND 연산기(150)의 연산 과정을 거쳐, 출력 값이 "1"인 경우, 상기 보호로직(130)으로 출력되어, 상기 보호로직(130)으로 하여금 랜덤 억세스 메모리(100)에 대한 쓰기 동작을 블로킹한다.
상기 AND 연산기(150)는 상기 메모리 제어 유니트(120)에서 WE, CS 신호의 출력(0 신호가 출력 신호라고 가정함)이 있을 경우, NOR 연산기(140)의 동작에 의해, "1" 신호가 출력되고, 이 신호는 상기 AND 연산기(150)로 입력된다.
쓰기 동작이 발생하고, 그 영역이 보호 영역일 경우에 상기 AND 연산기(150)에 2개의 "1" 신호가 입력된다.
도 2는 본 발명의 실시 예에 따른 읽기 영역 보호 과정을 도시한 흐름도이다.
상기 도 2를 참조하면, 먼저, 보호 영역을 설정한다(210 단계). 상기 보호 영역은 시스템 설계자에 의해서도 설정될 수 있으며, 또한, 주소 해석 로직의 주소 설정을 통해 변경될 수 있다.
이후, 보호 영역에 대한 억세스가 있는지, 즉, 보호 영역에 대한 침범 시도가 있는지 검사한다(220 단계).
만약, 상기 보호 영역에 대한 침범 시도가 있는 경우, 보호 기능이 동작하고 이에 대한 처리를 위해 인터럽트 처리 서비스가 수행된다. 그리고, 이러한 경우를 위한 프로그램 처리(S/W Handling)이 수행될 수 있다(230 단계).
이후, 상기 인터럽트 처리 및 프로그램 처리가 완료되면(240 단계) 상기 보호 영역에 대한 억세스가 있는지 검사하는 과정(220 단계)으로 진입하여 이후의 과정으로 반복한다.
이후, 본 발명에 알고리즘을 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 랜덤 억세스 메모리에 특정 영역을 보호 영역으로 설정하고, 이에 대한 억세스를 블록킹하여 상기 보호 영역을 보호하는 장치 및 방법을 제공하여, 상기 보호 영역에 대한 침범을 방지할 수 있고, 신뢰성을 높일 수 있다. 또한, 사용자에게는 사용 중에 보호 영역 침범으로 인한, 시스템 정지(System Halt)가 발생하여도 배터리를 분리하는 등의 수동적 대응이 아닌 제품 자체적으로 시스템 정지 발생 바로 전 상태로 회귀할 수 있는 사용자의 신뢰성을 확보할 수 있는 이점이 있다.

Claims (5)

  1. 랜덤 억세스 메모리를 사용하는 시스템에서 상기 랜덤 억세스 메모리의 소정의 영역을 보호하는 장치에 있어서,
    데이터 또는 코드를 입출력하는 렌덤 억세스 메모리와,
    상기 랜덤 억세스 메모리에 입출력할 코드 또는 데이터를 생성하고 입출력 지시를 내리는 제어부와,
    상기 제어부의 지시와 제공정보에 의해 상기 제어부가 입출력할 상기 랜덤 억세스 메모리에 대한 주소, 쓰기 신호를 출력하는 메모리 제어부와,
    상기 메모리 제어부가 출력하는 주소가 보호 영역에 해당하는 경우 메모리 보호 활성화 신호를 출력하는 주소해석부와,
    상기 주소해석부로부터 상기 메모리 보호 활성화 신호를 제공받고 상기 메모리 제어부로부터 상기 메모리 주소 및 쓰기 신호를 제공받는 경우, 상기 메모리 주소에 대한 쓰기를 블록킹하여 상기 소정의 영역을 보호하는 보호부, 및
    상기 메모리 보호 활성화 신호를 수신하는 경우, 로그정보를 이용하여 현재 동작중인 프로그램의 정상 구동을 위한 인터럽트 서비스를 제공하는 인터럽트 처리부를 포함하는 것을 특징으로 하는 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 주소 해석부는 상기 보호 영역의 시작 주소와 끝 주소를 포함하는 각각의 레지스터를 포함하는 것을 특징으로 하는 장치.
  4. 랜덤 억세스 메모리를 사용하는 시스템에서 상기 랜덤 억세스 메모리의 소정의 영역을 보호하는 방법에 있어서,
    제어부가 랜덤 억세스 메모리에 입출력할 코드 또는 데이터를 생성하고 입출력 지시를 내리는 과정과,
    상기 제어부의 지시와 제공정보에 의해 메모리 제어부가 상기 입출력할 랜덤 억세스 메모리에 대한 주소, 쓰기 신호를 출력하는 과정과,
    상기 메모리 제어부가 출력하는 주소가 보호 영역에 해당하는 경우, 주소해석부가 메모리 보호 활성화 신호를 출력하는 과정과,
    상기 주소 해석부로부터 상기 메모리 보호 활성화 신호를 제공받고 상기 메모리 제어부로부터 메모리 주소 및 쓰기 신호를 제공받는 경우, 보호부가 상기 메모리 주소에 대한 쓰기를 블록킹하여 상기 소정의 영역을 보호하는 과정, 및
    상기 메모리 보호 활성화 신호를 수신하는 경우, 인터럽트 처리부가 로그정보를 이용하여 현재 동작중인 프로그램의 정상 구동을 위한 인터럽트 서비스를 제공하는 과정을 포함하는 것을 특징으로 하는 방법.
  5. 삭제
KR1020070053729A 2007-06-01 2007-06-01 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법 KR101368270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053729A KR101368270B1 (ko) 2007-06-01 2007-06-01 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053729A KR101368270B1 (ko) 2007-06-01 2007-06-01 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080105742A KR20080105742A (ko) 2008-12-04
KR101368270B1 true KR101368270B1 (ko) 2014-02-28

Family

ID=40366980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053729A KR101368270B1 (ko) 2007-06-01 2007-06-01 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101368270B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234235B1 (ko) * 1992-12-30 1999-12-15 윤종용 선택적 메모리 영역보호장치 및 방법
KR20000009381A (ko) * 1998-07-23 2000-02-15 윤종용 컴퓨터 시스템의 메모리 쓰기 보호 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234235B1 (ko) * 1992-12-30 1999-12-15 윤종용 선택적 메모리 영역보호장치 및 방법
KR20000009381A (ko) * 1998-07-23 2000-02-15 윤종용 컴퓨터 시스템의 메모리 쓰기 보호 장치

Also Published As

Publication number Publication date
KR20080105742A (ko) 2008-12-04

Similar Documents

Publication Publication Date Title
US5511184A (en) Method and apparatus for protecting a computer system from computer viruses
US6631472B2 (en) Kernel mode protection
JP4518564B2 (ja) 不正コード実行の防止方法、不正コード実行の防止用プログラム、及び不正コード実行の防止用プログラムの記録媒体
RU2220443C2 (ru) Способ контроля выполнения компьютерных программ в соответствии с их назначением
KR101740224B1 (ko) 불법 모드 변경처리
IT8922811A1 (it) Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale.
US5040178A (en) Method of fault protection for a microcomputer system
US10366018B2 (en) Control apparatus with access monitoring unit configured to request interrupt process
KR20180029054A (ko) 보안 모드 상태 데이터 액세스 트랙킹
KR101861952B1 (ko) 소프트웨어 브레이크 포인트를 무력화시키기 위한 안티 디버깅 방법 및 장치
KR20200128720A (ko) 링크를 갖는 분기 명령의 분기 타겟 변종
JPH1091289A (ja) メモリの初期化装置及び方法
KR101368270B1 (ko) 랜덤 억세스 메모리를 사용하는 시스템에서 읽기 전용 영역보호를 위한 장치 및 방법
JPH1078919A (ja) 不正アクセス防止装置
US20120265904A1 (en) Processor system
JP2871429B2 (ja) 暴走監視機能を有するプロセッサ
KR102411938B1 (ko) 위성 시스템에서 메모리를 관리하기 위한 장치 및 방법
JP3110222B2 (ja) マイクロコンピュータ
JPH02238536A (ja) 記憶保護回路
CN114398196A (zh) 一种基于特征值化虚拟熔丝的安全切断方法及装置
CA2045225A1 (en) Method and apparatus for protecting a computer system from computer viruses
JP2002073375A (ja) マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法
CN117093435A (zh) 一种处理器验证方法和装置
JPH05334195A (ja) 情報処理装置
JPH0454656A (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee