IT8922811A1 - Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale. - Google Patents
Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale. Download PDFInfo
- Publication number
- IT8922811A1 IT8922811A1 IT1989A22811A IT2281189A IT8922811A1 IT 8922811 A1 IT8922811 A1 IT 8922811A1 IT 1989A22811 A IT1989A22811 A IT 1989A22811A IT 2281189 A IT2281189 A IT 2281189A IT 8922811 A1 IT8922811 A1 IT 8922811A1
- Authority
- IT
- Italy
- Prior art keywords
- memory
- program
- stage
- access
- writing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000012545 processing Methods 0.000 title claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 241000700605 Viruses Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Alarm Systems (AREA)
Description
memoria del calcolatore viene sorvegliato da un circuito Hardware. Con questo il campo della memoria viene suddiviso in diversi stadi di accesso, che sono strutturati in modo tale che un accesso alla memoria pub soltanto avvenire ancora in campi stabiliti. Nel caso di accesso non ammesso ad un elemento di memoria pu? venir riconosciuto 1'elemento di programma attivante 1'accesso non ammesso ed il corrispondente programma pu? venir bloccato. In tal modo viene garantito che nel caso di accessi a dati di qualunque tipo i dispositivi di protezione nel sistema operativo non possono venir aggirati. La sorveglianza degli indirizzi ? caratterizzata in aggiunta per il fatto che dopo il disinserimento dell'accesso di scrittura alla memoria di accesso non ? pi? possibile alcun tipo di accesso alla memoria di accesso. In questo modo non pu? venir posto fuori esercizio il circuito di protezione. Soltanto mediante 1'azionamento di un interruttore Hardware pu? nuovamente venir inserito 1'accesso.
Descrizione del trovato
L'invenzione concerne un procedimento secondo il preambolo della rivendicazione 1. Mediante lo stesso viene consentita la protezione di macchine di elaborazione dati e dei dati memorizzati in queste dall'accesso non autorizzato, nonch? viene consentita la protezione del sistema operativo da variazioni.
Sistemi esistenti finora utilizzano a questo scopo diversi stadi gerarchici per impedire a stadi inferiori di privilegio 1'accesso a quelli superiori. Con un'abile programmazione, rispettivamente nel caso di anomalie nel sistema operativo, possono tuttavia venir aggirati tali blocchi. Il problema basilare in una struttura gerarchica convenzionale sta nel fatto che la struttura pu? (e anche deve) venir modificata mediante software, cio? il processore si trova durante 1'espletamento o elaborazione del programma nelle diverse condizioni di privilegio che possono venir variate mediante software, rispettivamente mediante comandi di ritorno a salti (per esempio mediante manipolazione nel campo di Stack). E' bens? vero che in linea di principio ? possibile sorvegliare per parti importanti se vengono effettuate su esse modifiche non ammesse, tuttavia questo controllo costa capacit? di calcolo e pu? a sua volta venir disinserita da programmi del calcolatore.
Il compito che sta alla base dell'invenzione ? costituito dal fatto di migliorare il procedimento citato pi? sopra in modo tale che la protezione della struttura dei programmi sia garantita anche nel caso in cui vengano effettuate manipolazioni sullo stato del processore, rispettivamente quando viene tentato di manipolare il sistema operativo. La soluzione viene descritta mediante le propriet? caratterizzanti della rivendicazione 1.
Le ulteriori rivendicazioni riproducono vantaggiosi ulteriori sviluppi dell'invenzione.
Nel metodo impiegato conformemente all'invenzione viene aggiunto alla macchina di elaborazione dei dati una disposizione circuitale conforme alle rivendicazioni citate pi? sopra con la quale viene conseguita una protezione aggiuntiva dei programmi del sistema. Una propriet? di questo circuito ? quella che il circuito di sorveglianza del programma del calcolatore pu? venir programmato solo una volta. Dopo 1'avvenuta programmazione non sono pi? possibili ulteriori accessi. Il dispositivo di protezione non pu? quindi venir messo fuori esercizio da programmi estranei.
Il dispositivo di protezione ? costituito da un modulo Hardware che viene inserito nel rispettivo calcolatore, rispettivamente viene installato incorporato nel calcolatore. Poich? senza questo modulo Hardware non ? garantita una protezione, si pu? verificare all'avviamento del programma
se questo modulo ? stato anche inserito. Durante 1'esercizio del calcolatore non ? pi? necessaria (ma ? bens? possibile) una sorveglianza, poich? all'estrazione della scheda il calcolatore non funziona pi? in modo ordinato a causa di cortocircuiti che conseguentemente si formano.
All'avviamento del programma il modulo viene programmato in modo tale che un accesso a determinati indirizzi di memorie, rispettivamente indirizzi di porte, ? ammesso soltanto in determinate condizioni che corrispondono ai sette stadi di seguito descritti:
Stadio O:
non ? generalmente possibile la lettura e la scrittura degli elementi determinabili di memoria, programmi possono venir elaborati solo da determinate posizioni o punti del programma.
Stadio 1:
non ? generalmente possibile la lettura e la scrittura degli elementi determinabili della memoria, i programmi possono venir espletati o elaborati da tutte le posizioni del programma.
Stadio 2:
? ammessa la lettura degli elementi determinabili della memoria solo da determinati campi della memoria, ma non ? ammesso alcun espletamento del programma.
Stadio 3:
la lettura e la scrittura di elementi determinabili della memoria ? possibile soltanto da determinati campi della memoria, ma non ? ammesso alcun espletamento del programma. Stadio 4:
la lettura degli elementi determinabili della memoria ? ammessa solo da determinati campi della memoria, ? possibile un espletamento del programma.
Stadio 5:
la lettura e la scrittura di elementi determinabili nella memoria ? possibile soltanto da determinati campi della memoria, ? possibile 1'espletamento del programma.
Stadio 6:
la lettura e la scrittura sono sempre possibili.
Il campo della memoria viene suddiviso secondo gli stadi sopra indicati, e precisamente in modo tale che per esempio al sistema viene associato lo stadio 0, ai dati del sistema, a importanti vettori di salto e agli indirizzi periferici vengono associati gli stadi 2, rispettivamente 3, e alle entrate delle routine di sistema viene associato lo stadio 1. I programmi USER ottengono lo stadio 6.
Nel caso di accesso inammissibile a un elemento della memoria esistono le seguenti possibilit?:
1. Il calcolatore viene sempre fermato e viene emesso un suono di allarme.
2. Il calcolatore viene fermato soltanto in caso di operazioni inammissibili di scrittura; con operazioni inammissibili di lettura viene soltanto localizzato e interrotto il programma attivante.
3. Se il modulo di Hardware ? connesso con il calcolatore in modo tale che non possono venir eseguiti ordini inammissibili di scrittura, allora non ? necessario anche in questo caso che il calcolatore venga fermato, e si pu? procedere come al punto 2.
E' conseguibile una semplificazione del sistema se si rinuncia a una differenziazione di accessi alla memoria per 1'espletamento del programma, rispettivamente agli elementi della memoria. Allora permangono gli stadi da 2 a 3.
I sistemi di calcolo da proteggere possono essere classificati grossolanamente secondo due classi:
1. Sistemi Singleuser, per esempio PC,
2. Sistemi Multiuser, per esempio VAX, PC in rete.
In sistemi singleuser come il PC cosiddetti virus rappresentano un pericolo per i dati memorizzati. In questo caso si pu? conseguire una protezione per il fatto che nel caso di accessi all'archivio dati si ammettono soltanto gli svolgimenti del programma prefissati dal sistema operativo e si bloccano le entrate BIOS dirette con il procedimento descritto nelle rivendicazioni. In aggiunta con il procedimento sopra descritto viene sorvegliato il sistema operativo con riguardo a variazioni.
In sistemi multiuser come il VAX, rispettivamente un PC in rete, gli archivi dati sono il pi? delle volte provvisti di una protezione di accesso. Questa protezione di accesso pu? tuttavia venir aggirata per molte vie, per esempio si pu? deviare una ruotine di entrata-uscita per catturare le parole chiave di accesso. In questo caso ? particolarmente importante che i vettori di salto non possano venir anche variati partendo dallo stato di supervisione del processore. Ci? pu? venir assicurato dal procedimento conforme alle rivendicazioni.
Modalit? di funzionamento:
I processori usuali in commercio dispongono di uscite 300 che oltre all'indirizzo 100 di memoria indicano il rispettivo tipo di accesso. Queste uscite vengono impiegate allo scopo di approntare 1'attuale indirizzo 102 del totalizzatore dei programmi, il tipo dell'accesso da 301 a 304 e 1'attuale indirizzo 100 della memoria. Questi dati vengono confrontati con un idoneo circuito (qui RAM 3) con gli accessi ammessi depositati in una memoria (qui RAM 3) e controllati con riguardo alla loro ammissibilit?. La memoria 3 con gli accessi consentiti alla memoria ? strutturata in modo tale che si pu? bloccare 1'accesso di scrittura con un ordine software attraverso il flip-flop 12 e la porta AND 18. Un reinserimento pu? avvenire opportunamente soltanto attraverso 1'interruttore 13 di hardware.
Se avviene un accesso inammissibile ad un elemento 100 di memoria, allora viene attivata la logica 1.4 attraverso le linee 104, e bloccato 1'eventuale accesso 500 di scrittura all'indirizzo 100 della memoria 17 del calcolatore (rispettivamente dell'indirizzo della porta). Inoltre viene bloccata un'ulteriore scrittura del registro 1 del totalizzatore dei programmi attraverso la porta AND 15. La logica 14 emette attraverso le linee 300 di comando un interrupt. Il programma richiamato in tal modo legge attraverso il driver 16 l'indirizzo 102 del totalizzatore dei programmi e blocca il corrispondente programma.
Il circuito viene costruito opportunamente su un circuito stampato che viene inserito nel rispettivo calcolatore. Per impedire che il calcolatore venga avviato con scheda estratta, si pu? prevedere nel sistema operativo una routine che verifica se la scheda ? inserita.
Il presente circuito ha il vantaggio che solo con modeste variazioni del sistema operativo viene eseguito un notevole miglioramento della protezione da accesso non autorizzato al calcolatore e ai dati di questo.
L'invenzione viene illustrata di seguito con riferimento ad un esempio di realizzazione mediante la Fig. 1.
L'associazione degli stadi di accesso al campo della memoria avviene attraverso la memoria 3, che all'avviamento del programma attraverso un multiplexer 2 viene collegata al bus 100 degli indirizzi e attraverso il driver 4 viene collegata al bus 200 dei dati. I dati vengono scritti attraverso la linea 105 nella memoria 3 che ? collegata, attraverso la selezione 11 degli indirizzi (in un PAL), al bus 100 degli indirizzi e alle linee 300 di comando. Dopo 1'avvenuta programmazione viene bloccato 1'accesso mediante 1'attivazione della linea 131 (reset del flip-flop 12). Alla partenza del calcolatore viene impostato il flip-flop 12 dal bus 300 di comando attraverso la linea 301. In questo modo viene attivato 1'accesso di scrittura per la memoria 3 attraverso la porta AND 18. Poi ? possibile 1'accesso 105 di scrittura attraverso la linea 103 della selezione 11 degli indirizzi tramite la porta AND 18. La logica 14 ? bloccata attraverso la porta 20. Se la programmazione (scrittura) della memoria 3 ? terminata, allora viene bloccata la porta AND 18 e viene aperta la porta AND 20. In questo modo possono venir riconosciuti accessi inammissibili. Durante il funzionamento del calcolatore vengono ora riconosciuti gli indirizzi nei quali vengono espletati programmi attraverso il riconoscimento 10 (PAL) di accesso, che ai rispettivi accessi attiva le linee seguenti. Le linee seguenti vengono inviate insieme con 1'indirizzo 100, 1'indirizzo 102 dei programmi attraverso il multiplexer 2 all'ingresso 103 della RAM 3.
PGM 301
viene attivato, quando viene caricato il contenuto di un determinato elemento di memoria nel totalizzatore dei programmi .
I/O 302
viene attivato, quando si accede a un determinato indirizzo di porta.
RD 303
viene attivato, quando viene letto un determinato elemento di memoria (indirizzo di porta) con dati.
WR 304
viene attivato, se vengono iscritti dati in un determinato elemento di memoria (indirizzo di porta).
Con la linea PGM 301 viene memorizzato nel registro 1 1'ultimo stato 102 del totalizzatore dei programmi e viene inviato attraverso il multiplexer 2 insieme con 1'indirizzo 100 attuale e con le linee 301, 302 e 303 e 304 di stato all'ingresso degli indirizzi della memoria 3. In questo modo sulla memoria 3 si trovano l'indirizzo di accesso, il tipo dell'accesso e eventualmente 1'indirizzo del programma dal quale avviene 1'accesso. L'uscita 104 della memoria 3 viene condotta attraverso la porta AND 20 alla logica 14 di interrupt (PAL) che esegue o un interrupt attraverso la linea 300 di comando oppure ferma attraverso la linea 300 il calcolatore e emette un segnale di allarme attraverso l'altoparlante 402. In aggiunta viene impedita un'ulteriore scrittura del registro 1 attraverso bloccaggio dalla porta AND 15 mediante la logica 14. Durante l'espletamento dell'accesso inammissibbil e pu? poi venir letto attraverso il driver 16 lo stato 102 del totalizzatore dei programmi e pu? cos? venir localizzato il programmo che ha eseguiot l'accesso inammissibile. In caso di accessi inammissibili di scrittura viene bloccata la memoria 17 del calcolatore attraverso 1'inverter 21 e la porta AND 22.
Per la riduzione del fabbisogno di memoria della memoria 3 ? vantaggiosioso suddividere il campo della memoria in determinate zone. In questo modo si pu? rinunciare, mediante omissione delle linee 103 inferiori degli indirizzi, ad una suddivisione pi? fine del campo della memoria. Si formano allora blocchi di programma con la lunghezza pari a 2n Bytes, ai quali vengono assegnati i corrispondenti stadi di accesso.
E' possibile un'ulteriore semplificazione della struttura nel caso in cui vengono tralasciati il registro 1 che memorizza 1'ultimo indirizzo 102 del programma e parti della relativa logica 10. E' sufficiente che la memoria 3 presenti allora solo ancora la met? del campo di memoria. Poich? non avviene pi? alcuna localizzazione dell'accesso inammissibile, il sistema si adatta allora tuttavia solo ancora per piccoli sistemi poich? nel caso di un accesso inammissibile il calcolatore dovrebbe venir fermato.
Claims (11)
- Rivendicazioni 1. Procedimento per la sorveglianza del campo di indirizzi in apparecchi per la elaborazione di dati, nei quali sussistono possibilit? di accesso al bus di sistema in tempo reale, caratterizzato dal fatto che a campi selezionabili della memoria dell'apparecchio di elaborazione dei dati vengono associati differenti stadi di accesso, laddove ad ogni stadio sono associate consentite operazioni di memoria, la cui violazione viene riconosciuta.
- 2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che viene riconosciuto il programma dal quale viene richiamato un accesso inammissibile.
- 3. Procedimento secondo la rivendicazione 1 o 2, caratterizzato dal fatto che pu? venir bloccata mediante un comando di software la scrittura di una memoria (3) nella quale sono memorizzati gli accessi inammissibili.
- 4. Procedimento secondo la rivendicazione 1 oppure una delle seguenti, caratterizzato dal fatto che il blocco via soft, dopo la scrittura della memoria (3) pu? venir nuovamente tolto solo in seguito all'azionamento di un interruttore.
- 5. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che gli stadi di accesso per differenti parti del campo di memoria vengono definiti come segue: stadio 0: non ? generalmente possibile la lettura e la scrittura degli elementi di memoria, i programmi possono venir espletati solo da determinate posizioni del programma, Stadio 1: non ? generalmente possibile la lettura e la scrittura degli elementi della memoria, i programmi possono venir espletati da tutte le posizioni del programma, stadio 2: ? ammessa la lettura degli elementi della memoria solo da determinati campi della memoria, ma non ? ammesso alcun espletamento del programma, stadio 3: la lettura e la scrittura di elementi della memoria sono possibili soltanto da determinati campi della memoria, ma non ? possibile un espletamento del programma, stadio 4: la lettura degli elementi della memoria ? ammessa soltanto da determinati campi della memoria, non ? possibile 1'espletamento del programma, stadio 5: la lettura e la scrittura di elementi della memoria sono possibili soltanto da determinati campi della memoria, ? possibile 1'espletamento del programma, stadio 6: la lettura e la scrittura di elementi della memoria sono sempre possibili.
- 6. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che gli stadi di accesso del campo della memoria vengono definiti come segue: stadio 1 la lettura di elementi della memoria ? solo ammessa partendo da determinati campi della memoria, stadio 2 la lettura e la scrittura di elementi della memoria ? solo possibile partendo da determinati campi della memoria, stadio 3 la lettura e la scrittura di elementi della memoria sono sempre possibili.
- 7. Procedimento secondo la rivendicazione 1, oppure una delle seguenti caratterizzato dal fatto che ordini inammissibili di scrittura nella memoria della macchina di elaborazione dei dati possono venir riconosciute e le loro esecuzioni possono venir bloccate.
- 8. Procedimento secondo la rivendicazione 1, oppure una delle seguenti, caratterizzato dal fatto che il calcolatore viene sempre fermato nel caso di accesso inammissibile ad un punto della memoria e viene emesso un suono di allarme.
- 9. Procedimento secondo la rivendicazione 1, oppure una delle seguenti, caratterizzato dal fatto che il calcolatore viene fermato solo nel caso di operazioni inammissibili di scrittura; in caso di operazioni di lettura inammissibili viene soltanto localizzato e interrotto il programma attivante.
- 10. Procedimento secondo la rivendicazione 1, oppure una delle seguenti, caratterizzato dal fatto che 1'associazione dei campi della memoria della macchina di elaborazione dei dati avviene attraverso un componente (RAM 3) che viene programmato quali tabelle Look-Up.
- 11. Procedimento secondo la rivendicazione 1, oppure una delle seguenti, caratterizzato dal fatto che per la localizzazione del programma che ha attivato 1'accesso inammissibile della memoria, un registro (1) depone in memoria 1'ultimo indirizzo dei totalizzatori dei programmi. Il tutto, sostanzialmente come descritto, illustrato e rivendicato per il compito e gli scopi sopra specificati.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3901457A DE3901457A1 (de) | 1989-01-19 | 1989-01-19 | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
Publications (3)
Publication Number | Publication Date |
---|---|
IT8922811A0 IT8922811A0 (it) | 1989-12-22 |
IT8922811A1 true IT8922811A1 (it) | 1991-06-22 |
IT1236919B IT1236919B (it) | 1993-04-26 |
Family
ID=6372377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT02281189A IT1236919B (it) | 1989-01-19 | 1989-12-22 | Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale. |
Country Status (7)
Country | Link |
---|---|
US (1) | US5396609A (it) |
BE (1) | BE1003791A5 (it) |
DE (1) | DE3901457A1 (it) |
DK (1) | DK14790A (it) |
FR (1) | FR2641880B1 (it) |
GB (1) | GB2228350B (it) |
IT (1) | IT1236919B (it) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2248324B (en) * | 1990-09-25 | 1994-04-06 | Uken | Security in a computer apparatus |
DE4115152C2 (de) * | 1991-05-08 | 2003-04-24 | Gao Ges Automation Org | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
EP0586427A4 (en) * | 1991-05-13 | 1997-01-29 | Hill William Stanley | Method and apparatus for preventing "disease" damage in computer systems |
JPH07500935A (ja) * | 1991-11-05 | 1995-01-26 | オーストラリアン・テック・サポート・ピーティーワイ.リミテッド | コンピュータメモリ保護 |
EP0602867A1 (en) * | 1992-12-17 | 1994-06-22 | NCR International, Inc. | An apparatus for securing a system platform |
US5860099A (en) * | 1993-05-12 | 1999-01-12 | Usar Systems, Inc. | Stored program system with protected memory and secure signature extraction |
US5596739A (en) * | 1994-02-08 | 1997-01-21 | Meridian Semiconductor, Inc. | Method and apparatus for detecting memory segment violations in a microprocessor-based system |
US5564040A (en) * | 1994-11-08 | 1996-10-08 | International Business Machines Corporation | Method and apparatus for providing a server function in a logically partitioned hardware machine |
US5668973A (en) * | 1995-04-14 | 1997-09-16 | Ascom Hasler Mailing Systems Ag | Protection system for critical memory information |
US5991895A (en) * | 1995-05-05 | 1999-11-23 | Silicon Graphics, Inc. | System and method for multiprocessor partitioning to support high availability |
JP4162099B2 (ja) | 1995-06-02 | 2008-10-08 | 富士通株式会社 | ウィルス感染に対処する機能を持つ装置及びその記憶装置 |
US5737760A (en) * | 1995-10-06 | 1998-04-07 | Motorola Inc. | Microcontroller with security logic circuit which prevents reading of internal memory by external program |
US5949881A (en) * | 1995-12-04 | 1999-09-07 | Intel Corporation | Apparatus and method for cryptographic companion imprinting |
EP0815510B1 (en) * | 1995-12-28 | 2000-11-08 | InDefense, Inc. | Method for protecting executable software programs against infection by software viruses |
JPH09293388A (ja) * | 1996-04-24 | 1997-11-11 | Toshiba Corp | 半導体記憶装置 |
US6052780A (en) * | 1996-09-12 | 2000-04-18 | Open Security Solutions, Llc | Computer system and process for accessing an encrypted and self-decrypting digital information product while restricting access to decrypted digital information |
US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
US5958015A (en) | 1996-10-29 | 1999-09-28 | Abirnet Ltd. | Network session wall passively listening to communication session, with use of access rules, stops further communication between network devices by emulating messages to the devices |
US6516395B1 (en) | 1997-11-20 | 2003-02-04 | Advanced Micro Devices, Inc. | System and method for controlling access to a privilege-partitioned address space with a fixed set of attributes |
US6154818A (en) * | 1997-11-20 | 2000-11-28 | Advanced Micro Devices, Inc. | System and method of controlling access to privilege partitioned address space for a model specific register file |
US6049876A (en) * | 1998-02-09 | 2000-04-11 | Motorola, Inc. | Data processing system and method which detect unauthorized memory accesses |
US6253224B1 (en) | 1998-03-24 | 2001-06-26 | International Business Machines Corporation | Method and system for providing a hardware machine function in a protected virtual machine |
US6681238B1 (en) * | 1998-03-24 | 2004-01-20 | International Business Machines Corporation | Method and system for providing a hardware machine function in a protected virtual machine |
US6658570B1 (en) | 1998-10-08 | 2003-12-02 | International Business Machines Corporation | Method and system in a data processing system for activating a password requirement utilizing a wireless signal |
US6583945B1 (en) | 1998-10-30 | 2003-06-24 | Iomega Corporation | Method for irreversibly write-securing a magnetic storage cartridge |
TW461997B (en) * | 2000-05-24 | 2001-11-01 | Asustek Comp Inc | Write protection method of programmable chipset software |
DE10031209A1 (de) * | 2000-06-27 | 2002-01-17 | Wolfgang A Halang | Kontextsensitive Speicherzuordnung in Datenverarbeitungsanlagen zum Schutz vor unbefugtem Ausspähen und Manipulieren von Daten |
US20050066178A1 (en) * | 2000-07-31 | 2005-03-24 | Rowe Vernon E. | Method and apparatus for controlling access to memory |
US7539828B2 (en) * | 2000-08-08 | 2009-05-26 | Faronics Corporation | Method and system for automatically preserving persistent storage |
US7346928B1 (en) * | 2000-12-01 | 2008-03-18 | Network Appliance, Inc. | Decentralized appliance virus scanning |
US7778981B2 (en) * | 2000-12-01 | 2010-08-17 | Netapp, Inc. | Policy engine to control the servicing of requests received by a storage server |
US7779267B2 (en) * | 2001-09-04 | 2010-08-17 | Hewlett-Packard Development Company, L.P. | Method and apparatus for using a secret in a distributed computing system |
DE10146516A1 (de) * | 2001-09-21 | 2003-04-24 | Infineon Technologies Ag | Programmgesteuerte Einheit |
US7024555B2 (en) * | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
JP2003271457A (ja) * | 2002-03-14 | 2003-09-26 | Sanyo Electric Co Ltd | データ記憶装置 |
US20030204754A1 (en) * | 2002-04-26 | 2003-10-30 | International Business Machines Corporation | Controlling access to data stored on a storage device of a computer system |
US7660984B1 (en) * | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7457926B2 (en) * | 2005-05-18 | 2008-11-25 | International Business Machines Corporation | Cache line replacement monitoring and profiling |
US7904695B2 (en) * | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous power saving computer |
US7904615B2 (en) * | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7752422B2 (en) * | 2006-02-16 | 2010-07-06 | Vns Portfolio Llc | Execution of instructions directly from input source |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
US7617383B2 (en) * | 2006-02-16 | 2009-11-10 | Vns Portfolio Llc | Circular register arrays of a computer |
JP2007304954A (ja) * | 2006-05-12 | 2007-11-22 | Sharp Corp | メモリ保護機能を有するコンピュータシステム |
US7555637B2 (en) * | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
US7783666B1 (en) | 2007-09-26 | 2010-08-24 | Netapp, Inc. | Controlling access to storage resources by using access pattern based quotas |
KR101496975B1 (ko) * | 2008-05-28 | 2015-03-02 | 삼성전자주식회사 | 고체 상태 디스크 및 이에 대한 입출력방법 |
US20100023730A1 (en) * | 2008-07-24 | 2010-01-28 | Vns Portfolio Llc | Circular Register Arrays of a Computer |
DE102014206006A1 (de) * | 2014-03-31 | 2015-10-01 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Manipulationsschutz einer Recheneinrichtung |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1410631A (en) * | 1972-01-26 | 1975-10-22 | Plessey Co Ltd | Data processing system interrupt arrangements |
US4104721A (en) * | 1976-12-30 | 1978-08-01 | International Business Machines Corporation | Hierarchical security mechanism for dynamically assigning security levels to object programs |
US4118789A (en) * | 1977-06-06 | 1978-10-03 | Allen-Bradley Company | Program protection module for programmable controller |
AU542447B2 (en) * | 1982-02-27 | 1985-02-21 | Fujitsu Limited | System for controlling key storage unit |
JPS5958700A (ja) * | 1982-09-29 | 1984-04-04 | Fujitsu Ltd | 記憶保護判定方式 |
GB2127994B (en) * | 1982-09-29 | 1987-01-21 | Apple Computer | Memory management unit for digital computer |
DD230949A1 (de) * | 1982-12-17 | 1985-12-11 | Akad Wissenschaften Ddr | Verfahren und anordnung zum datenschutz in mikrorechnersystemen |
US4665506A (en) * | 1983-01-03 | 1987-05-12 | Texas Instruments Incorporated | Memory system with write protection |
JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
JPS60160491A (ja) * | 1984-01-31 | 1985-08-22 | Toshiba Corp | Icカードとicカード発行装置 |
US4677546A (en) * | 1984-08-17 | 1987-06-30 | Signetics | Guarded regions for controlling memory access |
DE3689287T2 (de) * | 1985-02-18 | 1994-05-26 | Nec Corp | Datenverarbeitungsgerät. |
DE3514430A1 (de) * | 1985-04-20 | 1986-10-23 | Sartorius GmbH, 3400 Göttingen | Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens |
US4703417A (en) * | 1985-06-27 | 1987-10-27 | Honeywell Information Systems Inc. | Call instruction for ring crossing architecture |
US4742215A (en) * | 1986-05-07 | 1988-05-03 | Personal Computer Card Corporation | IC card system |
US4951249A (en) * | 1986-10-24 | 1990-08-21 | Harcom Security Systems Corp. | Method and apparatus for controlled access to a computer system |
US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
US5027317A (en) * | 1989-03-17 | 1991-06-25 | Allen-Bradley Company, Inc. | Method and circuit for limiting access to a RAM program memory |
-
1989
- 1989-01-19 DE DE3901457A patent/DE3901457A1/de active Granted
- 1989-12-13 FR FR8916463A patent/FR2641880B1/fr not_active Expired - Fee Related
- 1989-12-22 IT IT02281189A patent/IT1236919B/it active IP Right Grant
-
1990
- 1990-01-17 GB GB9001020A patent/GB2228350B/en not_active Expired - Fee Related
- 1990-01-17 BE BE9000060A patent/BE1003791A5/fr not_active IP Right Cessation
- 1990-01-18 DK DK014790A patent/DK14790A/da not_active Application Discontinuation
- 1990-01-18 US US07/466,960 patent/US5396609A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DK14790D0 (da) | 1990-01-18 |
DE3901457A1 (de) | 1990-08-02 |
IT1236919B (it) | 1993-04-26 |
DK14790A (da) | 1990-07-20 |
US5396609A (en) | 1995-03-07 |
GB2228350A (en) | 1990-08-22 |
IT8922811A0 (it) | 1989-12-22 |
GB9001020D0 (en) | 1990-03-14 |
BE1003791A5 (fr) | 1992-06-16 |
FR2641880B1 (fr) | 1995-02-03 |
FR2641880A1 (fr) | 1990-07-20 |
DE3901457C2 (it) | 1990-11-15 |
GB2228350B (en) | 1993-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IT8922811A1 (it) | Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale. | |
CA1153474A (en) | Hardware memory write lock circuit | |
US7809911B2 (en) | Write protection of subroutine return addresses | |
KR970004513B1 (ko) | 데이타 처리장치 | |
CA1078526A (en) | Location dependence for assuring the security of system-control operations | |
US5455909A (en) | Microprocessor with operation capture facility | |
TWI607342B (zh) | 用於在資料處理器的不同作業域之間切換的安全機制 | |
JPH0315960A (ja) | コンピュータ・システムとその保安方法 | |
US20080046762A1 (en) | Protecting system control registers in a data processing apparatus | |
JPS625441A (ja) | 情報処理装置 | |
CN109359487A (zh) | 一种基于硬件隔离的可扩展安全影子存储及标签管理方法 | |
GB1440695A (en) | Digital data processing systems | |
US8255673B2 (en) | Monitoring transactions in a data processing apparatus | |
EP0109504A2 (en) | Protection system for storage and input/output facilities and the like | |
CA1085517A (en) | Hardware control storage area protection method and means | |
US6519684B1 (en) | Low overhead method for selecting and updating an entry in a cache memory | |
US5274791A (en) | Microprocessor with OEM mode for power management with input/output intiated selection of special address space | |
US7383584B2 (en) | System and method for controlling device-to-device accesses within a computer system | |
US10037287B2 (en) | Method for protecting memory against unauthorized access | |
US7774758B2 (en) | Systems and methods for secure debugging and profiling of a computer system | |
US5778199A (en) | Blocking address enable signal from a device on a bus | |
JP2007058588A (ja) | プログラム保護機能を持つプロセッサ | |
US3465297A (en) | Program protection arrangement | |
JPS60207935A (ja) | イリ−ガル命令検出方式 | |
JPH02105240A (ja) | 仮想記憶管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
0001 | Granted | ||
TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19961219 |