FR2641880A1 - Procede pour la surveillance de domaines d'adresse dans des appareils de traitement de donnees en temps reel - Google Patents

Procede pour la surveillance de domaines d'adresse dans des appareils de traitement de donnees en temps reel Download PDF

Info

Publication number
FR2641880A1
FR2641880A1 FR8916463A FR8916463A FR2641880A1 FR 2641880 A1 FR2641880 A1 FR 2641880A1 FR 8916463 A FR8916463 A FR 8916463A FR 8916463 A FR8916463 A FR 8916463A FR 2641880 A1 FR2641880 A1 FR 2641880A1
Authority
FR
France
Prior art keywords
memory
level
program
reading
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8916463A
Other languages
English (en)
Other versions
FR2641880B1 (fr
Inventor
Karl-Heinz Schmidt
Georg Menache
Wilhelm Waidelich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STRAHLEN UMWELTFORSCH GmbH
Original Assignee
STRAHLEN UMWELTFORSCH GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STRAHLEN UMWELTFORSCH GmbH filed Critical STRAHLEN UMWELTFORSCH GmbH
Publication of FR2641880A1 publication Critical patent/FR2641880A1/fr
Application granted granted Critical
Publication of FR2641880B1 publication Critical patent/FR2641880B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Alarm Systems (AREA)

Abstract

Procédé pour la surveillance de domaines d'adresse dans des appareils de traitement de données dans lesquels il y a en temps réel des possibilités d'accès au bus de système, caractérisé en ce que divers niveaux d'accès sont affectés à des domaines de mémoire sélectionnables de l'appareil de traitement de données, à chaque niveau étant affectées des opérations autorisées de mise en mémoire dont la violation est décelée.

Description

"Procédé pour la surveillance de domaines d'adresse dans des appareils de
traitement de données en temps réel" L'invention concerne un procédé pour la surveillance de domaines d'adresse dans des appareils de traitement de données dans lesquels il y a en temps réel des possibilités d'accès au bus de système. Par ce moyen on assure la protection de machines de traitement de données, et des données mises en mémoire dans celles-ci, contre un accès non autorisé, ainsi que la protection du système d'exploitation contre une modification. Les systèmes précédents utilisent à cette fin divers niveaux de hiérarchie afin d'interdire à des niveaux de privilège inférieurs l'accès à des niveaux plus élevés. De telles barrières peuvent
toutefois être contournées par l'envoi d'une program-
mation ou dans le cas d'erreurs dans le système d'exploitation. Le problème fondamental dans une structure hiérarchisée traditionnelle réside dans le fait que la structure peut (et aussi doit) être modifiée à l'aide de logiciels, c'est-à-dire que lors de l'élaboration des programmes le processeur se trouve dans les divers états privilégiés qui sont modifiés par logiciel ou par des instructions de 2. retour (par exemple par manipulation dans le domaine de la pile). Il est certes en principe possible de surveiller des éléments importants pour déterminer si des modifications ont lieu dans ceux-ci, mais ce contrôle occupe de la capacité de calcul et'peut à son tour être mis. hors service par des programmes d'ordinateur. Le but de l'invention est d'améliorer le procédé mentionné au début, de manière que la protection de la structure du programme soit également garantie lorsque sont effectuées des manipulations sur l'état du processeur ou lorsqu'on essaie de manipuler
le système d'exploitation..
Ce but est atteint par le procédé selon l'invention pour la surveillance de domaines d'adresse dans des appareils de traitement de données dans lesquels il y a, en temps réel, des possibilités d'accès au bus du système, procédé caractérisé en ce que divers niveaux d'accès sont affectés à des domaines de mémoire sélectionnables de l'appareil de traitement de données, à chaque niveau étant affectées des opérations autorisées de mise en mémoire dont la
violation est décelée.
Des perfectionnements avantageux du procédé selon l'invention sont caractérisés en ce que le programme hors duquel est appelé un accès non autorisé est reconnu, en ce que l'inscription d'une mémoire, dans laquelle sont stockés les accès admissibles peut être interdite par une instruction de logiciel et en ce que le blocage selon le logiciel, après inscription de la mémoire ne peut être à nouveau levé que par
actionnement d'un commutateur.
D'autres aspects avantageux du procédé selon l'invention sont caractérisés en ce que des
instructions d'inscription inadmissibles sur la mémoi-
re de la machine de traitement de données peuvent être
reconnues et leurs réalisations peuvent être blo-
quées; en ce que, dans le cas d'accès inadmissible, l'ordinateur est toujours -arrêté sur un point de mémoire et un signal d'alarme est émis; en ce que l'ordinateur n'est arrêté que dans le cas d'opérations
d'inscription inadmissibles, et dans le cas d'opéra-
tions de lecture inadmissibles, seul le programme déclencheur est localisé et interrompu; en ce que l'affectation des domaines de mémoire de la machine de traitement de données est effectuée -à l'aide d'un élément RAM qui est programmé sous forme de tables de référence et en ce que, pour la localisation du programme qui a déclenché l'accès inadmissible à la mémoire, un registre mémorise la dernière adresse des
compteurs de programme.
Dans la méthode utilisée selon l'invention, on ajoute à la machine de traitement de données un dispositif de commutations selon l'invention, avec lequel on atteint une sécurité supplémentaire du programme du système. Une caractéristique de ce circuit est que le circuit de surveillance du programme de l'ordinateur ne peut être programmé
qu'une seule fois. Une fois effectuée la program-
mation, d'autres accès ne sont plus possibles. Le dispositif de protection ne peut donc pas être mis
hors service par des programmes étrangers.
Le dispositif de protection consiste en un module de matériel qui est inséré dans l'ordinateur ou qui est incorporé dans l'ordinateur lors de sa construction. Etant donné qu'une protection-n'est pas garantie sans ce module matériel, on peut contrôler lors de la-mise en route du programme que ce module est bien présent. Lors du fonctionnement de l'ordinateur, une surveillance n'est plus nécessaire 26418r0 (bien qu'elle soit possible), car lors de l'extension de la carte par les courts-circuits ainsi produits,
l'ordinateur ne fonctionne plus convenablement.
Lors de la mise en route du programme, on programme le module de manière qu'un accès a certaines adresses de mémoire ou adresses de port n'est plus admis que dans certaines conditions qui correspondent au sept niveaux décrits ci-dessous: Niveau 0 La lecture et l'inscription des cellules de mémoire déterminables n'est généralement pas possible., des programmes ne peuvent être élaborés qu'à partir de
points de programme déterminés.
Niveau 1 La lecture et l'inscription des cellules de mémoire déterminables ne sont en général pas possibles, des programmes peuvent être élaborés à partir de tous les
points du programme.
Niveau 2 La lecture des cellules de mémoire déterminables ne sont possibles qu'à partir de certaines zones de
mémoire, mais aucune élaboration de programme.
Niveau 3 La lecture et l'inscription des cellules de mémoire ne sont possibles qu'à partir de certaines zones de
mémoire, mais aucune élaboration-de programme.
Niveau 4 La lecture des cellules de mémoire déterminables n'est admise qu'à partir de certaines zones de mémoire,
l'élaboration de programme est possible.
Niveau 5 La lecture et l'inscription des cellules de mémoire ne sont pas possibles qu'à partir de certaines zones de
mémoire, l'élaboration de programme est possible.
Niveau 6 La lecture et l'inscription des cellules de mémoire
sont toujours possible.
Dans un autre mode de réalisation avantageux, le procédé - selon l'invention est caractérisé en ce que les niveaux d'accès du domaine de mémoire sont définis comme suit: Niveau 1 La lecture des.cellules de mémoire n'est admise qu'à
partir de certaines zones de mémoire.
Niveau 2 La lecture et l'inscription des cellules de mémoire ne sont possibles qu'à partir de certaines zones de mémoire. Niveau 3 La lecture et l'inscription des cellules de mémoire
sont toujours possibles. -
Le domaine de la mémoire est divisé selon les niveaux indiqués ci-dessus, à savoir par exemple de manière que le niveau 0 soit affecté au système, le niveau 2 ou 3 aux données de système, aux vecteurs de saut importants et adresses périphériques, et le niveau 1 aux entrées du sous-programme de système. Le
niveau 6 contient le programme d'utilisateur.
Dans le cas d'accès inadmissible à une cellule de mémoire, il existe les possibilités suivantes: 1 - L'ordinateur est maintenu toujours en fonction et
un signal d'alarme est émis.
2 - L'ordinateur n'est maintenu en fonction que dans le cas d'opérations d'écriture inadmissibles; dans le cas d'opérations-de lecture inadmissibles, seul le programme déclenchant et localisé est interrompu. 3 - Lorsque le module de matériel est connecté à l'ordinateur de manière que des instructions d'écriture inadmissibles ne puissent pas être exécutées, l'ordinateur doit également en ce cas ne pas être maintenu en fonction, et on peut procéder comme en 2. On peut parvenir à une simplification du système lorsqu'on renonce à une distinction des accès de la mémoire pour l'élaboration du programme et, respectivement, des cellules de mémoire. Il reste
ainsi les niveaux 2 et 3.
Les systèmes d'ordinateurs à protéger peuvent grossièrement être divisés en - deux catégories: 1 - Systèmes à un seul utilisateur, par exemple PC, 2 - Systèmes à plusieurs utilisateurs, par exemple
VAX, PC en réseau.
Dans le cas des systèmes à un seul utilisateur, tel que le PC, ce qu'on appelle des virus représentent un risque pour les données mises en mémoire. En ce cas, on peut parvenir à une protection par le fait que pour les accès aux données, on ne permet que les déroulements de programme prévus par le système opérationnel, et, avec le procédé selon l'invention, les entrées directes de BIOS sont interdites. En outre, avec le procédé indiqué plus haut, on surveille le système opérationnel en ce qui
concerne des modifications.
Dans le cas de systèmes à plusieurs utilisateurs, tels que le VAX ou un PC en réseau, les fichiers sont généralement munis d'une protection d'accès. Cette protection d'accès peut toutefois être contournée de nombreuses façons, par exemple on peut dévier des sous-programmes d'entrée et de sortie afin de capter des mots de passe. En ce cas, il est particulièrement important que les vecteurs de saut ne puissent même pas être modifiés par l'état superviseur du processeur. Cela peut être assuré au moyen du
- procédé selon l'invention.
MODE DE FONCTIONNEMENT
Les processus du commerce disposent de sorties 300 qui affichent, en plus de l'adresse 100 de la mémoire, la nature respective de l'accès. Ces sorties sont utilisées afin de fournir l'adresse réelle du compteur de programme 102, la nature de l'accès 301 à 304 et l'adresse réelle 100 de la mémoire. Ces données sont -comparées à l'aide d'un montage approprié (ici RAM 3) avec les accès admissibles stockés dans une mémoire (ici RAM 3), et examinées en égard à leur admissibilité. La mémoire 3 avec les accès permis à la mémoire est réalisée de telle manière que l'on peut bloquer l'accès d'écriture par une commande de logiciel, au moyen de la bascule électronique 12 et de la porte ET 18. Une remise en circuit ne peut être convenablement effectuée que par
le commutateur de matériel 13.
S'il se produit un accès inadmissible à une cellule de mémoire 100, la logique 14 est activée par l'intermédiaire des lignes 104, l'éventuel accès à l'écriture 500 est bloquée sur l'adresse 100 de la
mémoire de l'ordinateur (ou de l'adresse de post) 17.
En outre, un autre descriptif du registre 1 de
compteur de programme est bloqué par la porte ET 15.
La logique 14 exerce une interruption au moyen des lignes de commande 300. Le programme appelé par ce moyen lit l'adresse 102 de compteur de programme par l'intermédiaire de l'excitateur 16 et arrête le
programme -correspondant.
Le montage est convenablement établi sur un - circuit imprimé qui est inséré dans l'ordinateur. Afin d'éviter que l'ordinateur soit mis en route au moyen d'une carte étendue, on peut prévoir dans le système opérationnel un sous-programme qui contrôle si ia carte est insérée, Le présent schéma offre l'avantage qu'avec seulement de légères modifications du système d'exploitation, on parvient à une amélioration considérable de la protection contre un accès non
autorisé à l'ordinateur et à ses données.
L'invention est illustrée à l'aide de l'exemple descriptif et non limitative de réalisation
ci-après et de la figure 1.
L'affectation des niveaux d'accès au domaine de mémoire est effectuée à l'aide de la mémoire 3, qui, lors de la mise en route du programme, est reliée par une multiplexeur 2 au bus d'adresse 100 et par l'excitateur 4 au bus de données 200. Les données sont inscrites par la ligne 5 dans la mémoire 3 qui est connectée par la sélection d'adresse 11 (dans un PAL)
au bus d'adresse 100 et aux lignes de commande 300.
Une fois effectuée la programmation, l'accès est bloqué par l'activation de la ligne 131 (retour de la bascule électronique 12 à l'état initial). Lors de la mise en marche de l'ordinateur, la bascule électronique 12 est placée sur la ligne résiduelle 301 du bus de commande 300. L'accès d'écriture pour la mémoire 3 est ainsi activé par la porte ET 18. L'accès d'écriture 105 par la ligne 133 de la sélection d'adresse 11 est alors possible par la porte ET 18. La logique 14 est fermée par la porte 20. Si la programmation (inscription) est isolée, la porte ET 18 est bloquée et la porte ET 20 est ouverte. Des accès inadmissibles peuvent ainsi être reconnus. Lors du fonctionnement de l'ordinateur, sont alors reconnues les adresses, dans lesquelles sont élaborés des - programmes, par la reconnaissance d'accès 10 (PAL) qui
26418 O
active les lignes suivantes dans le cas des accès respectifs. Les lignes suivantes sont introduites, conjointement avec l'adresse 100, l'adresse de programme 102, par l'intermédiaire du multiplicateur 2, dans l'entrée 103 de la RAM 3,:
PGM 301
est activé lorsque le contenu d'une certaine cellule de mémoire est chargé dans le compteur de programme,
I/0 302
est activé lorsqu'on accède à une adresse de port déterminée.
RD 303
est activé lorsqu'on lit avec des données une cellule de mémoire. déterminée (adresse de port)
WR 304
est activé lorsqu'on inscrit avec des données une
cellule de mémoire déterminée (adresse de port).
Avec la ligne PGM 301, le dernier état de compteur de programme 102 est mis en mémoire dans le registre 1 est envoyé par le multiplexeur 2 conjointement avec l'adresse actuelle 100 et les lignes d'état 301, 302 et 303 et 304 à l'entrée d'adresse de la mémoire 3. Sur la mémoire 3 se trouvent par conséquent l'adresse d'accès, la nature de l'accès et éventuellement l'adresse de programme par laquelle est effectuée l'accès. La sortie 104 de la mémoire 3 est envoyée, par l'intermédiaire de la porte ET 20, à la logique d'interruption 14 (PAL) qui soit exécute une interruption par l'intermédiaire de la ligne de commande 300, soit arrête l'ordinateur et
émet un signai d'alarme au moyen du haut-parleur 402.
En outre, une nouvelle inscription du registre 1 est empêchée par blocage de la porte ET 15 par la logique 14. Dans la prise en charge de l'accès inadmissible, on peut alors extraire l'état de compteur de programme 26418e0 102 par l'excitateur 16, et ainsi le programme qui a entraîné l'accès inadmissible, et le localiser. Dans le cas d'accès d'écriture inadmissibles, la mémoire 17 de l'ordinateur est bloquée par le circuit d'inversion 21 et la porte ET 22. Afin de diminuer le besoin de mémoire de la mémoire 3, il est avantageux de diviser le domaine de mémoire en zones déterminées. Ainsi, par abandon des lignes d'adresse inférieures 103, on peut renoncer à une division plus fine du domaine de mémoire. On forme alors des blocs de programme ayant une longueur de 2n bytes, auxquels sont affectés les niveaux d'accès correspondants. Une autre simplification du circuit est alors possible lorsque le registre 1 mémorise la dernière adresse de programme 102 et les parties de la logique 10 correspondante sont abandonnées. La mémoire 3 n'a alors plus besoin que de comporter la moitié du domaine de mémoire. Etant donné qu'aucune localisation de l'accès inadmissible ne s'effectue plus, le système ne convient toutefois plus que pour de petits systèmes, car dans le cas d'un accès inadmissible,
l'ordinateur doit être arrêté.
26418?0

Claims (4)

    R E V E N D I C A T I O-N S 1') Procédé pour. la surveillance de domaines d'adresse dans des appareils de traitement de données dans lesquels il y-a en temps réel des possibilités d'accès au bus de système, caractérisé en ce que divers niveaux d'accès sont affectés à des domaines de mémoire sélectionnables de l'appareil de traitement de données, à chaque niveau étant affectées des opérations autorisées de mise en mémoire dont la violation est décelée.
  1. 2) Procédé - selon la revendication 1, caractérisé en ce que le programme hors duquel est
    appelé un accès non autorisé est reconnu.
  2. 3) Procédé selon la revendication 1 ou 2, caractérisé en ce que l'inscription d'une mémoire (3) dans laquelle sont stockés les accès inadmissibles
    peut être interdite par une instruction de logiciel.
    4-) Procédé selon l'une quelconque des
    revendications 1 à 3, caractérisé en ce que le blocage
    selon le logiciel, après inscription de la mémoire (3) ne peut être à nouveau levé que par actionnement d'un commutateur. ') Procédé selon la revendication 1, caractérisé en ce que les niveaux d'accès pour différentes parties du domaine de mémoire sont définis comme suit Niveau 0 La lecture et l'inscription des cellules de mémoire ne sont généralement pas possibles, des programmes ne peuvent être élaborés qu'à partir de points de programme. Niveau 1 La lecture et l'inscription des cellules de mémoire ne sont en général pas possibles, des programmes peuvent être élaborés à partir de tous les points du
    26418 8
    programme. Niveau 2 La lecture des cellules de mémoire n'est possible qu'à partir de certaines zones de mémoire, mais aucune élaboration deprogramme. Niveau 3 La lecture et l'inscription des cellules de mémoire ne sont possibles qu'à partir de certaines zones de
    mémoire, mais aucune élaboration de programme.
    Niveau 4 La lecture des cellules de mémoire déterminables n'est admise qu'à partir de certaines zones de mémoire,
    l'élaboration de programme est possible.
    Niveau 5 La lecture et l'inscription des cellules de mémoire ne sont pas possibles qu'à partir de certaines zones de
    mémoire, l'élaboration de programme est possible.
    Niveau 6 La lecture et l'inscription des cellules de mémoire
    sont toujours possible.
    6') Procédé selon la revendication 1, caractérisé en ce que sont définis comme suit: Niveau 1 La lecture des cellules de mémoire n'est admise qu'à
    partir de certaines zones de mémoire.
    Niveau 2 La lecture et l'inscription des cellules de mémoire ne sont possibles qu'à partir de certaines zones de mémoire. Niveau 3 La lecture et l'inscription des cellules de mémoire
    sont toujours possible.
  3. 7) Procédé selon l'une quelconque des
    revendications 1 à 6, caractérisé' en ce que des
    instructions d'inscription inadmissibles sur la
    - - 264 1880
    1-3 mémoire de-la machine de traitement de données peuvent être reconnues et leurs réalisations peuvent être bloquées. 8-) Procédé selon. l'une quelconque des
    revendications 1 à 7, caractérisé en ce que, dans le
    cas d'accès inadmissible, l'ordinateur est toujours arrêté sur un point de mémoire et un signal d'alarme
    est émis.
  4. 9 ) Procédé selon l'une quelconque des
    -revendications i à 8, caractérisé en ce que
    l'ordinateur n'est arrêté que dans le cas d'opérations d'inscription inadmissibles, et dans le cas d'opérations de lecture inadmissibles, seul le
    programme déclencheur est localisé et interrompu.
    10*) -Procédé selon l'une quelconque des
    revendications 1 à 9, caractérisé en ce- que
    l'affectation des domaines de mémoires de la machine de traitement de données est effectuée à l'aide d'un élément RAM (3) qui est programmé sous forme de tables
    20. de référence.
    11V) Procédé selon l'une quelconque des
    revendications 1 à 10, caractérisé en ce que, pour la
    localisation du programme qui a déclenché l'accès inadmissible à la mémoire, un registre (1) mémorise la
    dernière adresse du compteur de programme.
FR8916463A 1989-01-19 1989-12-13 Procede pour la surveillance de domaines d'adresse dans des appareils de traitement de donnees en temps reel Expired - Fee Related FR2641880B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3901457A DE3901457A1 (de) 1989-01-19 1989-01-19 Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit

Publications (2)

Publication Number Publication Date
FR2641880A1 true FR2641880A1 (fr) 1990-07-20
FR2641880B1 FR2641880B1 (fr) 1995-02-03

Family

ID=6372377

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8916463A Expired - Fee Related FR2641880B1 (fr) 1989-01-19 1989-12-13 Procede pour la surveillance de domaines d'adresse dans des appareils de traitement de donnees en temps reel

Country Status (7)

Country Link
US (1) US5396609A (fr)
BE (1) BE1003791A5 (fr)
DE (1) DE3901457A1 (fr)
DK (1) DK14790A (fr)
FR (1) FR2641880B1 (fr)
GB (1) GB2228350B (fr)
IT (1) IT1236919B (fr)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2248324B (en) * 1990-09-25 1994-04-06 Uken Security in a computer apparatus
DE4115152C2 (de) * 1991-05-08 2003-04-24 Gao Ges Automation Org Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung
US5598531A (en) * 1991-05-13 1997-01-28 William Stanley Hill Method and apparatus for preventing "disease" damage in computer systems
WO1993009495A1 (fr) * 1991-11-05 1993-05-13 Australian Tech Support Pty. Ltd. Protection de memoire pour ordinateur
EP0602867A1 (fr) * 1992-12-17 1994-06-22 NCR International, Inc. Dispositif de sécurité pour une plate-forme de système
US5860099A (en) * 1993-05-12 1999-01-12 Usar Systems, Inc. Stored program system with protected memory and secure signature extraction
US5596739A (en) * 1994-02-08 1997-01-21 Meridian Semiconductor, Inc. Method and apparatus for detecting memory segment violations in a microprocessor-based system
US5564040A (en) * 1994-11-08 1996-10-08 International Business Machines Corporation Method and apparatus for providing a server function in a logically partitioned hardware machine
US5668973A (en) * 1995-04-14 1997-09-16 Ascom Hasler Mailing Systems Ag Protection system for critical memory information
US5991895A (en) * 1995-05-05 1999-11-23 Silicon Graphics, Inc. System and method for multiprocessor partitioning to support high availability
JP4162099B2 (ja) 1995-06-02 2008-10-08 富士通株式会社 ウィルス感染に対処する機能を持つ装置及びその記憶装置
US5737760A (en) * 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
US5949881A (en) * 1995-12-04 1999-09-07 Intel Corporation Apparatus and method for cryptographic companion imprinting
DE69610905T2 (de) * 1995-12-28 2001-06-21 Inc Indefense Verfahren zum schutz von ausführbaren softwareprogrammen gegen infektion durch softwareviren
JPH09293388A (ja) * 1996-04-24 1997-11-11 Toshiba Corp 半導体記憶装置
US6052780A (en) * 1996-09-12 2000-04-18 Open Security Solutions, Llc Computer system and process for accessing an encrypted and self-decrypting digital information product while restricting access to decrypted digital information
US5828753A (en) * 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
US5958015A (en) * 1996-10-29 1999-09-28 Abirnet Ltd. Network session wall passively listening to communication session, with use of access rules, stops further communication between network devices by emulating messages to the devices
US6154818A (en) * 1997-11-20 2000-11-28 Advanced Micro Devices, Inc. System and method of controlling access to privilege partitioned address space for a model specific register file
US6516395B1 (en) 1997-11-20 2003-02-04 Advanced Micro Devices, Inc. System and method for controlling access to a privilege-partitioned address space with a fixed set of attributes
US6049876A (en) * 1998-02-09 2000-04-11 Motorola, Inc. Data processing system and method which detect unauthorized memory accesses
US6253224B1 (en) 1998-03-24 2001-06-26 International Business Machines Corporation Method and system for providing a hardware machine function in a protected virtual machine
US6681238B1 (en) * 1998-03-24 2004-01-20 International Business Machines Corporation Method and system for providing a hardware machine function in a protected virtual machine
US6658570B1 (en) 1998-10-08 2003-12-02 International Business Machines Corporation Method and system in a data processing system for activating a password requirement utilizing a wireless signal
US6583945B1 (en) 1998-10-30 2003-06-24 Iomega Corporation Method for irreversibly write-securing a magnetic storage cartridge
TW461997B (en) * 2000-05-24 2001-11-01 Asustek Comp Inc Write protection method of programmable chipset software
DE10031209A1 (de) * 2000-06-27 2002-01-17 Wolfgang A Halang Kontextsensitive Speicherzuordnung in Datenverarbeitungsanlagen zum Schutz vor unbefugtem Ausspähen und Manipulieren von Daten
US20050066178A1 (en) * 2000-07-31 2005-03-24 Rowe Vernon E. Method and apparatus for controlling access to memory
US7539828B2 (en) * 2000-08-08 2009-05-26 Faronics Corporation Method and system for automatically preserving persistent storage
US7346928B1 (en) * 2000-12-01 2008-03-18 Network Appliance, Inc. Decentralized appliance virus scanning
US7778981B2 (en) * 2000-12-01 2010-08-17 Netapp, Inc. Policy engine to control the servicing of requests received by a storage server
US7779267B2 (en) * 2001-09-04 2010-08-17 Hewlett-Packard Development Company, L.P. Method and apparatus for using a secret in a distributed computing system
DE10146516A1 (de) * 2001-09-21 2003-04-24 Infineon Technologies Ag Programmgesteuerte Einheit
US7024555B2 (en) * 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
JP2003271457A (ja) * 2002-03-14 2003-09-26 Sanyo Electric Co Ltd データ記憶装置
US20030204754A1 (en) * 2002-04-26 2003-10-30 International Business Machines Corporation Controlling access to data stored on a storage device of a computer system
US7660984B1 (en) * 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7937557B2 (en) 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
US7457926B2 (en) * 2005-05-18 2008-11-25 International Business Machines Corporation Cache line replacement monitoring and profiling
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7752422B2 (en) * 2006-02-16 2010-07-06 Vns Portfolio Llc Execution of instructions directly from input source
US7617383B2 (en) * 2006-02-16 2009-11-10 Vns Portfolio Llc Circular register arrays of a computer
US7904615B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
JP2007304954A (ja) * 2006-05-12 2007-11-22 Sharp Corp メモリ保護機能を有するコンピュータシステム
US7555637B2 (en) * 2007-04-27 2009-06-30 Vns Portfolio Llc Multi-port read/write operations based on register bits set for indicating select ports and transfer directions
US7783666B1 (en) 2007-09-26 2010-08-24 Netapp, Inc. Controlling access to storage resources by using access pattern based quotas
KR101496975B1 (ko) * 2008-05-28 2015-03-02 삼성전자주식회사 고체 상태 디스크 및 이에 대한 입출력방법
US20100023730A1 (en) * 2008-07-24 2010-01-28 Vns Portfolio Llc Circular Register Arrays of a Computer
DE102014206006A1 (de) * 2014-03-31 2015-10-01 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Manipulationsschutz einer Recheneinrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2376461A1 (fr) * 1976-12-30 1978-07-28 Ibm Dispositif de protection hierarchique dans un systeme de traitement de donnees
EP0087956A2 (fr) * 1982-02-27 1983-09-07 Fujitsu Limited Système de commande d'unité de mémorisation de clef
FR2533736A1 (fr) * 1982-09-29 1984-03-30 Apple Computer Unite de gestion de memoire pour un ordinateur numerique

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1410631A (en) * 1972-01-26 1975-10-22 Plessey Co Ltd Data processing system interrupt arrangements
US4118789A (en) * 1977-06-06 1978-10-03 Allen-Bradley Company Program protection module for programmable controller
JPS5958700A (ja) * 1982-09-29 1984-04-04 Fujitsu Ltd 記憶保護判定方式
DD230949A1 (de) * 1982-12-17 1985-12-11 Akad Wissenschaften Ddr Verfahren und anordnung zum datenschutz in mikrorechnersystemen
US4665506A (en) * 1983-01-03 1987-05-12 Texas Instruments Incorporated Memory system with write protection
JPS6068441A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd ワンチツプ・マイクロ・コンピユ−タ
JPS60160491A (ja) * 1984-01-31 1985-08-22 Toshiba Corp Ｉｃカードとｉｃカード発行装置
US4677546A (en) * 1984-08-17 1987-06-30 Signetics Guarded regions for controlling memory access
EP0192232B1 (fr) * 1985-02-18 1993-11-18 Nec Corporation Dispositif de traitement de données
DE3514430A1 (de) * 1985-04-20 1986-10-23 Sartorius GmbH, 3400 Göttingen Verfahren zum abspeichern von daten in einem elektrisch loeschbaren speicher und elektrisch loeschbarer speicher zur durchfuehrung des verfahrens
US4703417A (en) * 1985-06-27 1987-10-27 Honeywell Information Systems Inc. Call instruction for ring crossing architecture
US4742215A (en) * 1986-05-07 1988-05-03 Personal Computer Card Corporation IC card system
US4951249A (en) * 1986-10-24 1990-08-21 Harcom Security Systems Corp. Method and apparatus for controlled access to a computer system
US5023773A (en) * 1988-02-10 1991-06-11 International Business Machines Corporation Authorization for selective program access to data in multiple address spaces
US4979098A (en) * 1988-02-10 1990-12-18 International Business Machines Corporation Multiple address space token designation, protection controls, designation translation and lookaside
US5027317A (en) * 1989-03-17 1991-06-25 Allen-Bradley Company, Inc. Method and circuit for limiting access to a RAM program memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2376461A1 (fr) * 1976-12-30 1978-07-28 Ibm Dispositif de protection hierarchique dans un systeme de traitement de donnees
EP0087956A2 (fr) * 1982-02-27 1983-09-07 Fujitsu Limited Système de commande d'unité de mémorisation de clef
FR2533736A1 (fr) * 1982-09-29 1984-03-30 Apple Computer Unite de gestion de memoire pour un ordinateur numerique

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
COMPUTERS & SECURITY. vol. 7, no. 6, Décembre 1988, OXFORD GB pages 563 - 573; CARROLL: 'Implementing multilevel security by violation privilege' *
MINI MICRO CONFERENCE RECORD. 8 Novembre 1983, NEW YORK US pages 1 - 8; P.F.GROEPLER ET M.W.MOY: 'The virtual MC68010' *

Also Published As

Publication number Publication date
IT8922811A1 (it) 1991-06-22
IT1236919B (it) 1993-04-26
IT8922811A0 (it) 1989-12-22
DK14790D0 (da) 1990-01-18
GB2228350B (en) 1993-04-28
DK14790A (da) 1990-07-20
BE1003791A5 (fr) 1992-06-16
DE3901457A1 (de) 1990-08-02
DE3901457C2 (fr) 1990-11-15
FR2641880B1 (fr) 1995-02-03
GB9001020D0 (en) 1990-03-14
US5396609A (en) 1995-03-07
GB2228350A (en) 1990-08-22

Similar Documents

Publication Publication Date Title
BE1003791A5 (fr) Procede pour la surveillance de domaines d'adresse dans des appareils de traitement de donnees en temps reel.
CN103907098B (zh) 用于管理程序环境中的关键地址空间保护的系统和方法
CN105393255B (zh) 用于虚拟机中的恶意软件检测的过程评估
CN107818245A (zh) 用于防止病毒/恶意软件的存储设备和方法及计算系统
US7822995B2 (en) Apparatus and method for protecting diagnostic ports of secure devices
US8533777B2 (en) Mechanism to determine trust of out-of-band management agents
CN100530209C (zh) 用于限制安全执行环境的硬件失败信息泄漏的系统和方法
CN110268411A (zh) 计算机系统中基于处理器跟踪实施的控制流完整性
CN107851153A (zh) 使用异步自测异常的计算机安全系统及方法
CN109583190B (zh) 监控进程的方法和装置
CN108475217A (zh) 用于审计虚拟机的系统及方法
US20100169151A1 (en) Alarming system and method for protecting malicious access to bank accounts
WO2004097718A1 (fr) Procede et dispositif pour traiter un numero de serie d'un billet de banque
CN103842971A (zh) 用于间接接口监视和垂线探测的系统和方法
CN101283332A (zh) 信息处理装置、信息处理方法及程序
JP2001312469A (ja) 認証装置
US11347849B2 (en) Ransomware detection and prevention
CN107643943A (zh) 一种任务栈的管理方法及装置
US11816217B2 (en) Decoy memory allocation
CN117725583A (zh) 基于虚拟机自省的Linux恶意代码检测方法与系统
JP2008234248A (ja) プログラム実行装置及びプログラム実行方法
US8161293B2 (en) Protection of the execution of a program executed by an integrated circuit
JP2005512192A (ja) キャッシュメモリをメインメモリに同期させる方法
JPH07114501A (ja) 記憶媒体のデータ保護装置
CN114969737A (zh) 一种病毒处理的方法、装置、电子设备及介质

Legal Events

Date Code Title Description
ST Notification of lapse