JPH07115353A - オーバードライブ回路 - Google Patents

Abstract

(57)【要約】 【目的】外付け部品の減少等を図れるオーバードライブ
回路を実現する。 【構成】抵抗素子Ｒ₁₄およびｐｎｐ型トランジスタ群Ｐ
Ｇ₁₂からなりオーバードライブ電流Ｉ_PG12を供給する第
１の電流源と、抵抗素子Ｒ₁₂およびｐｎｐ型トランジス
タ群ＰＧ₁₁からなり、定常電流Ｉ_PG11を供給する第２の
電流源と、電源電圧Ｖ_CCに接続された抵抗素子Ｒ₁₃とベ
ースが抵抗素子Ｒ₁₃に接続され、電流供給開始しから所
定時間第１の電流源により電流ＩＦ_PG12を供給させるト
ランジスタＱ₁₂と、コレクタがトランジスタＱ₁₂のベー
スに接続されベースがダイオードＱ ₁₃と抵抗素子Ｒ₁₁の
一端に接続され、エミッタが抵抗素子Ｒ₁₁の他端および
トランジスタＱ₁₂のエミッタに接続され、所定時間経過
後にトランジスタＱ₁₂による第１の電流源の動作を停止
させると同時に、第２の電流源を起動して電流Ｉ_PG11を
供給させるトランジスタＱ₁₁とを設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチングレギュレ
ータなどのスイッチング素子を高速に動作させるオーバ
ードライブ回路に関するものである。

【０００２】

【従来の技術】従来、スイッチングレギュレータなどで
ＩＣ外部に取り付けられたスイッチング素子としてのｐ
ｎｐ型あるいはｎｐｎ型トランジスタのコレクタ電圧を
高速に変化（上昇または下降）させる場合、ドライブ回
路に外付けの容量素子（キャパシタ）を付加することに
より、外付けトランジスタのベース電流を一時的に増加
させ、高速動作を行っている。

【０００３】図５は、従来のオーバードライブ回路の第
１の構成例を示す回路図である。図５において、Ｉ_e1は
電流源、Ｑ₁ ，Ｑ₂ はｎｐｎ型トランジスタ、Ｄ₁ はダ
イオード、Ｒ₁ は抵抗素子、Ｃ₁ は外付けキャパシタ、
ＱＰＴ₁ は外付けのｐｎｐ型トランジスタ、ＳＤ₁ はシ
ョットキーダイオード、Ｌ₁ はコイル、Ｃ₂ はキャパシ
タ、Ｖ_CCは電源電圧、Ｔ₁ ，Ｔ₂ ，Ｔ₃ はＩＣの入出力
端子（以下、ＩＣ端子という）をそれぞれ示している。

【０００４】本回路では、ＩＣ内部に電流源Ｉ_e1、ｎｐ
ｎ型トランジスタＱ₁ ，Ｑ₂ 、ダイオードＤ₁ 、抵抗素
子Ｒ₁ が形成されており、各素子は以下のように接続さ
れている。すなわち、トランジスタＱ₁ のコレクタおよ
びベースは電流源Ｉ_e1に接続され、エミッタはダイオー
ドＤ₁ のアノードに接続されている。ダイオードＤ₁ の
カソードは接地されている。トランジスタＱ₁ のコレク
タとベースとの接続中点はトランジスタＱ₂ のベースに
接続されている。トランジスタＱ₂ のコレクタはＩＣ端
子Ｔ₁ に接続され、エミッタは抵抗素子Ｒ₁ の一端およ
びＩＣ端子Ｔ₂ に接続されており、抵抗素子Ｒ₁ の他端
は接地されている。外付けキャパシタＣ₁ の一方の電極
はＩＣ端子Ｔ₂ に接続され、他方の電極はＩＣ端子Ｔ₃
に接続されている。また、外付けのトランジスタＱＰＴ
₁ のエミッタは電源電圧Ｖ_CCの供給ラインに接続され、
ベースはＩＣ端子Ｔ₁ に接続され、コレクタはショット
キーダイオードＳＤ₁ のカソードおよびコイルＬ₁ の一
端に接続されている。ショットキーダイオードＳＤ₁ の
アノードは接地され、コイルＬ₁ の他端はキャパシタＣ
₂ の一方の電極に接続され、キャパシタＣ₂ の他方の電
極は接地されており、コイルＬ₁ の他端とキャパシタＣ
₂ の一方の電極との接続中点が図示しない負荷に接続さ
れる。

【０００５】このような構成において、電流源Ｉ_e1によ
る電流がトランジスタＱ₁ のコレクタ、ベースおよびト
ランジスタＱ₂ のベースに供給される。これにより、ト
ランジスタＱ₁ およびＱ₂ がオン状態となり、ダイオー
ドＤ₁のベース・エミッタ電圧Ｖ_BE分が電圧Ｖ₁ として
抵抗素子Ｒ₁ の両端に印加される。このとき、初期状態
では、外付けキャパシタＣ₁ にトランジスタＱ₂ が電荷
が流れ込む時間だけ、図６に示すようになオーバードラ
イブ電流Ｉ_OVR が流れ、この電流が外付けトランジスタ
ＱＰＴ₁ のベースに供給される。したがって、外付けト
ランジスタＱＰＴ₁ のコレクタ電Ｖ_P1は、図７に示すよ
うに、立ち上がりが急速に変化する。これにより、高速
動作が実現されて、変換効率が上がる。

【０００６】図８は、従来のオーバードライブ回路の第
２の構成例を示す回路図である。図８において、Ｉ_e2は
電流源、Ｐ₁ はｐｎｐ型トランジスタ、Ｑ₃ ，Ｑ₄ はｎ
ｐｎ型トランジスタ、Ｄ₂ ，Ｄ₃ はダイオード、Ｒ₂ は
抵抗素子、Ｃ₃ は外付けキャパシタ、ＱＰＴ₁ は外付け
のｐｎｐ型トランジスタ、ＳＤ₁ はショットキーダイオ
ード、Ｌ₁ はコイル、Ｃ₂ はキャパシタ、Ｖ_CCは電源電
圧、Ｔ₁ ，Ｔ₂ ，Ｔ₃ はＩＣの入出力端子をそれぞれ示
している。

【０００７】本回路は、図５の回路のトランジスタ
Ｑ₁ ，Ｑ₂ およびダイオードＤ₁ を、ダイオードＤ₃ ，
トランジスタＰ₁ およびダイオードＤ₂ により置き換え
た構成となっており、外付けキャパシタＣ₃ および抵抗
素子Ｒ₂ は図５の外付けキャパシタＣ₁ および抵抗素子
Ｒ₁ と同様の役割を果たしており、以下に示すように、
ＩＣ内の各素子の接続関係が図５の回路と異なる。

【０００８】すなわち、ダイオードＤ₂ のアノードが電
源電圧Ｖ_CCに接続され、カソードはダイオードＤ₃ のア
ノードに接続されている。ダイオードＤ₃ のカソードは
電流源Ｉ_e2およびトランジスタＰ₁ のベースに接続され
ている。トランジスタＰ₁ のエミッタは抵抗素子Ｒ₂ の
一端およびＩＣ端子Ｔ₃ に接続され、コレクタはトラン
ジスタＱ₃ のコレクタおよびベースに接続されている。
抵抗素子Ｒ₂ の他端は電源電圧Ｖ_CCおよびＩＣ端子Ｔ₂
に接続されている。外付けキャパシタＣ₃ の一方の電極
はＩＣ端子Ｔ₂ に接続され、他方の電極はＩＣ端子Ｔ₃
に接続されている。トランジスタＱ₃ のエミッタは接地
され、コレクタとベースとの接続中点はトランジスタＱ
₄ のベースに接続されている。トランジスタＱ₄ のコレ
クタはＩＣ端子Ｔ₁ に接続され、エミッタは接地されて
いる。

【０００９】図８の回路においては、電流源Ｉ_e2による
電流が流れはじめると、初期状態では、外付けキャパシ
タＣ₃ の電荷がトランジスタＰ₁ を介して流れ出す時間
だけ、トランジスタＰ₁ のコレクタに、図９に示すよう
なオーバードライブ電流Ｉ_{OV R} が流れる。すなわち、ト
ランジスタＰ₁ のコレクタ電流はＩ_P1は、図９に示すよ
うに、一時的にオーバードライブ電流Ｉ_OVR が流れる。
このようなトランジスタＰ₁ のコレクタ電流はＩ_P1は、
カレントミラー回路を構成するトランジスタＱ₃ ，Ｑ₄
により増幅されて、電流Ｉ_Q4として外付けトランジスタ
ＱＰＴ₁ のベースに供給される。したがって、外付けト
ランジスタＱＰＴ₁ のコレクタ電圧Ｖ_P1は、図７に示す
ように、立ち上がりが急速に変化し、これにより、高速
動作が実現されて、変換効率が上がる。

【００１０】

【発明が解決しようとする課題】ところで、近年、ビデ
オカメラなどの携帯用機器などにおいては、ＩＣの外付
け部品を一つでも減らして、実装面積を小さくしようと
する傾向にある。しかしながら、上述した従来の回路で
は、図５の回路におけるキャパシタＣ₁の容量として数
百〜数千ｐＦ、図８の回路におけるキャパシタＣ₃ の容
量として数十〜数百ｐＦが必要となる。数十ｐＦのキャ
パシタをＩＣ内部に形成することも考えられるが、これ
ではチップ面積の増大を招き、ＩＣコストの増加につな
がるなどの問題がある。したがって、上述のキャパシタ
はＩＣに外付けするしかなく、実状に反した構成をとら
ざるを得ず、大型化を招く要因になっている。

【００１１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、チップ面積の増大、ＩＣコスト
の増加を招くことなく、外付け部品の減少を図れるオー
バードライブ回路を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明のオーバードライブ回路は、スイッチング素
子と、第１の電流を供給する第１の電流源と、上記第１
の電流より小さい第２の電流を供給する第２の電流源
と、上記スイッチング素子の駆動開始の時点から所定時
間上記第１の電流源を動作させて第１の電流を上記スイ
ッチング素子の駆動用電流として供給する第１の回路
と、上記所定時間経過後に上記第１の回路による第１の
電流源の起動を停止させると同時に、上記第２の電流源
を動作させて上記第２の電流を上記スイッチング素子の
駆動用電流として供給する第２の回路とを有する。

【００１３】

【作用】本発明のオーバードライブ回路によれば、スイ
ッチング素子への駆動用電流の供給が開始されると、ま
ず、第１の回路により第１の電流源が起動される。これ
により、第１の電流源から大きな値の第１の電流が、オ
ーバードライブ電流として外付けのスイッチング素子に
供給される。第１の電流の供給開始から所定時間が経過
すると、第２の回路により第１の回路による第１の電流
源の動作が停止される。これと同時に、第２の回路によ
り第２の電流源が起動される。これにより、第２の電流
源から第１の電流より小さな値の第２の電流が、定常電
流として外付けのスイッチング素子に供給される。

【００１４】

【実施例】図１は、本発明に係るオーバードライブ回路
の第１の実施例を示す回路図である。図１において、Ｉ
_e11 は電流源、Ｑ₁₁〜Ｑ₁₃はｎｐｎ型トランジスタ、Ｐ
Ｇ₁₁，ＰＧ₁₂はｐｎｐ型トランジスタ群、Ｒ₁₁〜Ｒ₁₄は
抵抗素子、Ｑ_M11 〜Ｑ_M15 はカレントミラー回路ＭＲ用
ｎｐｎ型トランジスタ、ＱＰＴ₁ は外付けｐｎｐ型トラ
ンジスタ、Ｔ₁ はＩＣ端子、Ｖ_CCは電源電圧をそれぞれ
示している。

【００１５】ｐｎｐ型トランジスタ群ＰＧ₁₁は、ｐｎｐ
型トランジスタＰ₁₁₁ 〜Ｐ₁₁₃ のベース同士、エミッタ
同士、並びにコレクタ同士を接続して構成されている。
同様に、ｐｎｐ型トランジスタ群ＰＧ₁₂は、ｐｎｐ型ト
ランジスタＰ₁₂₁ 〜Ｐ ₁₂₃ のベース同士、エミッタ同
士、並びにコレクタ同士を接続して構成されている。ま
た、カレントミラー回路ＭＲのｎｐｎ型トランジスタＱ
_M13 〜Ｑ_M15 のベース同士、エミッタ同士、並びにコレ
クタ同士が接続されている。

【００１６】以下に、図１における各素子の接続関係に
ついて説明する。ｎｐｎ型トランジスタＱ₁₁のコレクタ
はｐｎｐ型トランジスタ群ＰＧ₁₁のベース同士の接続中
点、抵抗素子Ｒ₁₃の一端およびｎｐｎ型トランジスタＱ
₁₂のベースにそれぞれ接続され、ベースはｎｐｎ型トラ
ンジスタＱ₁₃のエミッタおよび抵抗素子Ｒ₁₁の一端に接
続され、エミッタは抵抗素子Ｒ₁₁の他端およびｎｐｎ型
トランジスタＱ₁₂のエミッタにそれぞれ接続されてい
る。トランジスタＱ₁₁のエミッタと抵抗素子Ｒ₁₁の他端
との接続中点はノードＮＤ ₁ を構成し、定電流源Ｉ_e11
に接続されている。また、ｎｐｎトランジスタＱ₁₂のコ
レクタはｐｎｐ型トランジスタ群ＰＧ₁₂のベース同士の
接続中点に接続されている。

【００１７】ｐｎｐ型トランジスタ群ＰＧ₁₁のコレクタ
同士の接続中点はｐｎｐ型トランジスタ群ＰＧ₁₂のコレ
クタ同士の接続中点、並びにカレントミラー回路ＭＲの
トランジスタＱ_M11 のベースおよびトランジスタＱ_M12
のコレクタにそれぞれ接続され、エミッタ同士の接続中
点は抵抗素子Ｒ₁₂の一端に接続されている。ｐｎｐ型ト
ランジスタ群ＰＧ₁₂のエミッタ同士の接続中点は抵抗素
子Ｒ₁₄の一端に接続されている。また、抵抗素子Ｒ₁₂，
Ｒ₁₃およびＲ₁₄の他端は電源電圧Ｖ_CCに接続されてい
る。これら抵抗素子Ｒ₁₂，Ｒ₁₃およびＲ₁₄の抵抗値は、
たとえば抵抗素子Ｒ₁₂の抵抗値が２ｋΩ、抵抗素子Ｒ₁₃
の抵抗値が５０ｋΩ、抵抗素子Ｒ₁₄の抵抗値が２００Ω
に設定される。

【００１８】カレントミラー回路ＭＲのトランジスタＱ
_M11 のコレクタは電源電圧Ｖ_CCに接続され、エミッタは
トランジスタＱ_M12 のベースおよびトランジスタＱ_M13
〜Ｑ _M15 のベース同士の接続中点に接続されている。ま
た、トランジスタＱ_M12 のエミッタとトランジスタＱ
_M13 〜Ｑ_M15 のエミッタ同士の接続中点とはともに接地
され、トランジスタＱ_M13 〜Ｑ_M15 のコレクタ同士の接
続中点がＩＣ端子Ｔ₁ に接続されている。このＩＣ端子
Ｔ₁ は外付けｐｎｐ型トランジスタＱＰＴ₁ のベースに
接続されている。外付けｐｎｐ型トランジスタＱＰＴ₁
のエミッタは電源電圧Ｖ_CCに接続され、コレクタは図５
と同様にショットキーダイオードＳＤ₁ 、コイルＬ₁ に
接続される。

【００１９】次に、上記構成による動作を説明する。ま
ず、電流源Ｉ_e11 に電流が流れはじめ、ノードＮＤ₁ の
電圧が降下しはじめると、トランジスタＱ₁₁のベース・
エミッタ間に抵抗素子Ｒ₁₁が接続され、トランジスタＱ
₁₂のベースには電源電圧Ｖ_CCより抵抗素子Ｒ₁₃が接続さ
れていることから、トランジスタＱ₁₁とＱ₁₂とでは、ト
ランジスタＱ₁₂が先にオン状態となる。トランジスタＱ
₁₂のコレクタはｐｎｐ型トランジスタ群ＰＧ₁₂のベース
同士の接続中点に接続されていることから、トランジス
タＱ₁₂がオン状態になったことに伴いｐｎｐ型トランジ
スタ群ＰＧ₁₂にベース電流が流れる。

【００２０】ここで、抵抗素子Ｒ₁₁およびトランジスタ
Ｑ₁₃に流れる電流を無視すると、ノードＮＤ₁ の電位
が、（Ｖ_CC−２Ｖ_BE）になるときまで、トランジスタＱ
₁₂のエミッタには電流Ｉ_Q12 が流れる。トランジスタＱ
₁₂の飽和電圧Ｖ_CESATQ12を仮に０．１Ｖとすると、抵抗
素子Ｒ ₁₄にかかる電圧Ｖ₁₄は、次式に示すようになる。 Ｖ₁₄＝Ｖ_BEQ13 ＋Ｖ_BEQ11 −Ｖ_CESATQ12−Ｖ_BEPG12 ＝ ０．７＋０．７ − ０．１ −０．７ ＝ ０．６ …(1)

【００２１】したがって、ｐｎｐ型トランジスタ群ＰＧ
₁₂の電流増幅率ｈ_feを無限大とすると、ｐｎｐ型トラン
ジスタ群ＰＧ₁₂のコレクタには次式で示す値の電流Ｉ
_PG12がオーバードライブ電流として流れる。 Ｉ_PG12＝０．６Ｖ／Ｒ_14V …(2) ここで、Ｒ_14V は抵抗素子Ｒ₁₄の抵抗値を示している。
ただし、実際には、過渡的に動作するため、ｐｎｐ型ト
ランジスタ群ＰＧ₁₂のコレクタ電流Ｉ_PG12の値は、上記
（２）式で与えられる値より小さくなる。このオーバー
ドライブ電流は、カレントミラー回路ＭＲで増幅作用を
受け、ＩＣ端子Ｔ₁ を介して外付けトランジスタＱＰＴ
₁ のベースに供給される。増幅されたオーバードライブ
電流の供給に伴い、外付けトランジスタＱＰＴ₁のコレ
クタ電圧Ｖ_P1はその立ち上がりが急速に変化し、これに
より、高速動作が実現されて、変換効率が上がる。

【００２２】そして、やがてノードＮＤ₁ の電位が（Ｖ
_CC−２Ｖ_BE）になると、トランジスタＱ₁₁がオン状態と
なる。トランジスタＱ₁₁のコレクタはトランジスタＱ₁₂
のベースに接続されているため、トランジスタＱ₁₁がオ
ン状態になったことに伴い、トランジスタＱ₁₂はオン状
態からオフ状態に切り替わる。その結果、ｐｎｐ型トラ
ンジスタ群ＰＧ₁₂はオフ状態となり、ｐｎｐ型トランジ
スタ群ＰＧ₁₂によるオーバードライブ電流の供給は停止
される。

【００２３】このとき、トランジスタＱ₁₁のコレクタは
ｐｎｐ型トランジスタ群ＰＧ₁₁のベース同士の接続中点
に接続されていることから、トランジスタＱ₁₁がオン状
態になったことに伴い、ｐｎｐ型トランジスタ群ＰＧ₁₁
がオン状態となる。これにより、ｐｎｐ型トランジスタ
群ＰＧ₁₁のコレクタに定常電流として電流Ｉ_PG11が流れ
る。

【００２４】ここで、トランジスタＱ₁₁の飽和電圧Ｖ
_CESATQ11を仮に０．１Ｖとすると、抵抗素子Ｒ₁₂にかか
る電圧Ｖ₁₂は、次式に示すようになる。 Ｖ₁₂＝Ｖ_BEQ13 ＋Ｖ_BEQ11 −Ｖ_CESATQ11−Ｖ_BEPG11 ＝ ０．７＋０．７ − ０．１ −０．７ ＝ ０．６ …(3)

【００２５】したがって、ｐｎｐ型トランジスタ群ＰＧ
₁₁の電流増幅率ｈ_feを無限大とすると、ｐｎｐ型トラン
ジスタ群ＰＧ₁₁のコレクタに流れる定常電流Ｉ_PG11の値
は次式で与えられる Ｉ_PG11＝０．６Ｖ／Ｒ_12V …(4) ここで、Ｒ_12V は抵抗素子Ｒ₁₂の抵抗値を示している。
この定常電流は、カレントミラー回路ＭＲで増幅作用を
受け、ＩＣ端子Ｔ₁ を介して外付けトランジスタＱＰＴ
₁ のベースに供給される。

【００２６】以上のように、本回路では、オーバードラ
イブ電流は抵抗素子Ｒ₁₄で決定され、定常電流は抵抗素
子Ｒ₁₂で決定される。

【００２７】図２は、外付けキャパシタを用いない図１
の回路と外付けキャパシタを用いた従来の回路によるシ
ミュレーション結果を示す図である。本シミュレーショ
ンにいては、周囲温度１２５°Ｃおよび−２５°Ｃの雰
囲気下において行った。図２において、横軸は時間（μ
ｓ）を、縦軸は外付けトランジスタＱＰＴ₁ のベース電
流（Ａ）をそれぞれ表している。また、図２中、Ｘ₁₂₅
で示す太い実線の曲線は図１の回路の１２５°Ｃの雰囲
気下におけるシミュレーション結果を、Ｘ_-25 で示す太
い実線の曲線は図１の回路の−２５°Ｃの雰囲気下にお
けるシミュレーション結果を、Ｙ₁₂₅ で示す細い実線の
曲線は従来回路の１２５°Ｃの雰囲気下におけるシミュ
レーション結果を、Ｙ_-25 で示す細い実線の曲線は従来
回路の−２５°Ｃの雰囲気下におけるシミュレーション
結果をそれぞれ示している。

【００２８】図２からわかるように、図１の回路は、オ
ーバードライブ電流を良好に誘起でき、ひていは高速動
作を実現でき、変換効率の向上を図ることができる。

【００２９】以上説明したように、本実施例によれば、
外付けのキャパシタを用いることなく、ロジック回路の
みでオーバードライブ電流を良好に誘起できることか
ら、チップ面積の増大、ＩＣコストの増加を招くことな
く、外付け部品の減少を図れる。また、オーバードライ
ブ電流および定常電流を抵抗素子Ｒ₁₄，Ｒ₁₂で別々に設
定でき、たとえば外付けの抵抗素子などを用いて任意に
設定できる。

【００３０】なお、本実施例では、ｐｎｐトランジスタ
群ＰＧ₁₁，ＰＧ₁₂の結合するトランジスタ数を３つの場
合を例に説明したが、このトランジスタ結合数は本実施
例に限定されるものではない。すなわち、外付けトラン
ジスタＱＰＴ₁ のベースに大電流を流すことが可能であ
れば、トランジスタ１つでもよく、その数は、製造プロ
セスなどにより決まる。

【００３１】図３は、本発明に係るオーバードライブ回
路の第２の実施例を示す回路図である。本第２の実施例
が上記第１の実施例と異なる点は、トランジスタＱ₁₃の
代わりにショットキーダイオードＳＤ₁₁で構成し、電流
源Ｉ_e11 として外部信号Ｓ₁₁がベースに供給されるｎｐ
ｎ型トランジスタＱ₁₄により構成し、かつ、カレントミ
ラー回路ＭＲを１つのｎｐｎ型トランジスタＱ_M16 によ
り構成したことにある。この構成において、ｎｐｎ型ト
ランジスタＱ_M16 のベースがｐｎｐ型トランジスタ群Ｐ
Ｇ₁₁およびＰＧ₁₂のコレクタ同士の接続中点に接続さ
れ、コレクタがＩＣ端子Ｔ₁ に接続され、エミッタが接
地されている。その他の構成は上述した第１の実施例と
同様であり、本実施例においても上述した第１の実施例
と同様の効果を得ることができる。

【００３２】図４は、本発明に係るオーバードライブ回
路の第３の実施例を示す回路図である。本第３の実施例
が上記第１の実施例と異なる点は、外付けトランジスタ
としてｐｎｐ型トランジスタＱＰＴ₁ の代わりに、ｎｐ
ｎ型トランジスタＱＮＴ₁ により構成し、カレントミラ
ー回路ＭＲのトランジスタＱ_M12 〜Ｑ_M15 のエミッタ同
士の接続中点をＩＣ端子Ｔ₁ に接続したことにある。ま
た、上記第１の実施例は降圧型チョッパ回路となってい
るが、本第３の実施例は昇圧型チョッパ回路となってお
り、トランジスタＱＮＴ₁ のエミッタは接地され、コレ
クタはコイルＬ₁ の一端とダイオードＳＤ₁ のアノード
に接続されている。本実施例においては、トランジスタ
ＱＮＴ₁ のコレクタ電位の立ち下がりが速くなり、上記
第１の実施例と同様に、回路の高速動作を実現でき、変
換効率を向上させることができる。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
外付けのキャパシタを用いることなく、ロジック回路の
みでオーバードライブ電流を良好に誘起でき、チップ面
積の増大、ＩＣコストの増加を招くことなく、外付け部
品の減少を図れる利点がある。また、本発明によれば、
キャパシタの充放電電流を利用することなく、トランジ
スタ、抵抗素子等で構成される回路により、スイッチン
グ素子にオーバードライブ電流を供給することができ、
半導体集積回路の製造が容易になる、コストが安くな
る、回路全体を１つの半導体チップに集積できる等の効
果を得ることができる。

【図面の簡単な説明】

【図１】本発明に係るオーバードライブ回路の第１の実
施例を示す回路図である。

【図２】外付けキャパシタを用いない図１の回路と外付
けキャパシタを用いた従来の回路によるシミュレーショ
ン結果を示す図である。

【図３】本発明に係るオーバードライブ回路の第２の実
施例を示す回路図である。

【図４】本発明に係るオーバードライブ回路の第３の実
施例を示す回路図である。

【図５】従来のオーバードライブ回路の第１の構成例を
示す回路図である。

【図６】図５の回路の外付けトランジスタのベース電流
を示す図である。

【図７】外付けトランジスタのコレクタ電圧を示す図で
ある。

【図８】従来のオーバードライブ回路の第２の構成例を
示す回路図である。

【図９】図８の回路のトランジスタＰ₁ のコレクタ電流
を示す図である。

【符号の説明】

Ｉ_e11 …電流源 Ｑ₁₁〜Ｑ₁₄…ｎｐｎ型トランジスタ ＰＧ₁₁，ＰＧ₁₂…ｐｎｐ型トランジスタ群 Ｒ₁₁〜Ｒ₁₄…抵抗素子 ＭＲ…カレントミラー回路 Ｑ_M11 〜Ｑ_M16 …カレントミラー回路ＭＲ用ｎｐｎ型ト
ランジスタ ＱＰＴ₁ …外付けｐｎｐ型トランジスタ ＱＮＴ₁ …外付けｎｐｎ型トランジスタ Ｔ₁ …ＩＣ端子 Ｖ_CC…電源電圧

Claims (1)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子と、 第１の電流を供給する第１の電流源と、 上記第１の電流より小さい第２の電流を供給する第２の
   電流源と、 上記スイッチング素子の駆動開始の時点から所定時間上
   記第１の電流源を動作させて上記第１の電流を上記スイ
   ッチング素子の駆動用電流として供給する第１の回路
   と、 上記所定時間経過後に上記第１の回路による第１の電流
   源の動作を停止させると同時に、上記第２の電流源を動
   作させて上記第２の電流を上記スイッチング素子の駆動
   用電流として供給する第２の回路とを有するオーバード
   ライブ回路。