JPH07297689A - アナログ電圧切替回路及びこれを用いたヒステリシス付コンパレータ - Google Patents

Abstract

(57)【要約】 【目的】二つの参照電圧の一方を精度良く選択的に出力
させることのできる回路構成をバイポーラＩＣにより実
現する。 【構成】同じ電流Ｉ１，Ｉ２を流す電流源１，２の間に
二つのダイオード５，６を直列に接続し、異なる参照電
圧Ｖ１，Ｖ２を得る参照電圧源９，１０を設ける。ダイ
オード５と電流源１との接続部１１と、ダイオード６と
電流源６との接続部１２とにそれぞれ接続されたエミッ
タを有し、各参照電圧源９，１０にそれぞれ接続された
ベースを有するトランジスタ７，８を設ける。ダイオー
ド５及び電流源１の接続部１１と接地部４との間を選択
的に導通させるスイッチ１３を設ける。そして、両ダイ
オード５，６の接続部をスイッチ１３の作動に基づいて
切り替えられる出力電圧Ｖｏの取出部１４とする。又、
その取出部１４を両電流Ｉ１，Ｉ２と異なる電流Ｉ３を
流す第３の電流源１５に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、インタフェース回
路、発振回路及び遅延回路等において使われるコンパレ
ータに参照すべき電圧を供給したり、コンパレータに対
する参照電圧にヒステリシス特性を与えたりするために
使われるアナログ電圧切替回路に関する。併せて、その
アナログ電圧切替回路を用いてなるヒステリシス付コン
パレータに関する。

【０００２】

【従来の技術】従来、マイクロコンピュータ（マイコ
ン）を用いたシステムでは、マイコンと外部スイッチと
の間のインタフェース回路にヒステリシス特性を有する
ヒステリシス付コンパレータが用いられる。或いは、マ
イコンの発振回路や遅延回路等の多くの用途に、ヒステ
リシス付コンパレータが用いられる。そして、この種の
コンパレータにヒステリシス特性を与えるために、アナ
ログ電圧切替回路が用いられている。

【０００３】一般に、ＭＯＳ−ＦＥＴ（ＭＯＳトランジ
スタ）によれば、トランスミッションゲートを用いたア
ナログ電圧切替回路が容易に得られる。その理由は、Ｍ
ＯＳトランジスタのゲートインピーダンスが無限大に近
く、ゲートに電流が流れず、誤差が生じ難いからであ
る。そして、ＭＯＳトランジスタよりなるアナログ電圧
切替回路を用いて二つの基準電圧を選択的に参照するこ
とにより、コンパレータの出力にヒステリシス特性を与
えることか一般的に行われている。

【０００４】例えば、実開昭６０−３２８３４号公報に
は、図６に示すように、ＭＯＳトランジスタ５１，５２
よりなるアナログ電圧切替回路としての選択回路５３
と、コンパレータ６４とを備えてなる発振回路が開示さ
れている（以下、この発振回路に係る技術を「第１の従
来技術」とする）。

【０００５】この発振回路は選択回路５３とコンパレー
タ５４の他に、参照すべき異なる二つの基準電圧ＶＡ，
ＶＢを発生させるための電圧発生回路５５を備えてい
る。電圧発生回路５５は直列に接続された三つの抵抗５
６，５７，５８を備えている。そして、各抵抗５６〜５
８の間の二つの接続部から各基準電圧ＶＡ，ＶＢが得ら
れる。選択回路５３によれば、これら二つの基準電圧Ｖ
Ａ，ＶＢの一方が選択的に出力される。コンパレータ５
４の一方の入力端子には、選択回路５３より選択的に出
力される基準電圧ＶＡ，ＶＢが入力される。コンパレー
タ５４の出力端子には、抵抗５９及びコンデンサ６０等
が直列に接続されている。コンデンサ５９の他端は接地
されている。抵抗５９及びコンデンサ６０の接続部にお
ける電圧は、コンパレータ５４の他方の入力端子に入力
される。更に、コンパレータ５４の出力端子は選択回路
５３に接続されている。そして、コンパレータ５４の出
力により選択回路５３の動作が制御されることにより、
コンパレータ５４の動作にヒステリシス特性が与えられ
る。又、コンパレータ５４の出力により、抵抗５９への
印加電圧が決定される。

【０００６】一方、前記発振回路に準ずる趣旨で、ヒス
テリシス特性を与えると共にバイポーラＩＣにより実現
可能なコンパレータとして、図７に示すような構成が考
えられる（以下、この構成に係る技術を「第２の従来技
術」とする）。

【０００７】このコンパレータはコンパレート回路６１
及び駆動回路６２と、コンパレート回路６１の出力に基
づき同回路６１で参照されるべき基準電圧を変更するた
めの可変電圧回路６３とを備えている。

【０００８】可変電圧回路６３はバッテリ６４と接地と
の間に直列に接続された三つの高精度抵抗６４，６５，
６６と、一つのバイポーラトランジスタ６８より構成さ
れている。このトランジスタ６８のコレクタは両抵抗６
６，６５の間に接続され、エミッタは接地されている。

【０００９】コンパレート回路６１は六つのバイポーラ
トランジスタ７０，７１，７２，７３，７４，７５より
構成されている。トランジスタ７０はそのエミッタがト
ランジスタ７１のベースに接続され、トランジスタ７０
のコレクタは接地されている。そして、トランジスタ７
０のベースが入力端子７６に接続されている。トランジ
スタ７１のエミッタは、定電流源７７を介してバッテリ
６４接続されている。同様に、トランジスタ７２はその
エミッタがトランジスタ７３のベースに接続され、トラ
ンジスタ７２のコレクタは接地されている。そして、ト
ランジスタ７２のベースが、可変電圧回路６３の両抵抗
６４，６５の間の接続部６５ａに接続されている。トラ
ンジスタ７３はそのエミッタが定電流源７７を介してバ
ッテリ６４に接続されている。両トランジスタ７４，７
５は、それらのベースが互いに接続され、両トランジス
タ７４，７５のエミッタはそれぞれ接地されている。ト
ランジスタ７４のコレクタはトランジスタ７１のコレク
タに、トランジスタ７５のコレクタはトランジスタ７３
のコレクタにそれぞれ接続されている。トランジスタ７
４はコレクタとベースが短絡している。そして、両トラ
ンジスタ７３，７５の接続部が同回路６１における出力
部７８となっている。そして、この出力部７８が抵抗７
９を介して、可変電圧回路６３のトランジスタ６８のベ
ースに接続されている。

【００１０】この可変電圧回路６３において、トランジ
スタ６８がオフ状態である場合には、接続部６５ａの電
位が抵抗６４と両抵抗６５，６６との分圧により決定さ
れる。この電位がコンパレート回路６１のトランジスタ
７２のベースに入力される。この状態から、コンパレー
ト回路６１の出力変化に基づきトランジスタ６８がオン
されることにより、接続部６５ａの電位が抵抗６４と抵
抗６５との分圧により決定され、コンパレート回路６１
の参照すべき基準電圧が変更される。そして、この電位
がコンパレート回路６１のトランジスタ７２のベースに
入力される。

【００１１】駆動回路６２は二つのバイポーラトランジ
スタ８０，８１と、二つの抵抗８２，８３とを備えてい
る。トランジスタ８０はそのコレクタが抵抗８２を介し
て定電源８４に接続され、そのエミッタが接地されてい
る。そして、このトランジスタ８０のベースが、抵抗８
５を介してコンパレート回路６１の出力部７８に接続さ
れている。トランジスタ８１はそのコレクタが抵抗８３
を介して定電源８４に接続され、そのエミッタが接地さ
れている。トランジスタ８１のベースが、トランジスタ
８０と抵抗８２の間に接続されている。トランジスタ８
１と抵抗８３の接続部が出力端子８６に接続されてい
る。

【００１２】この駆動回路６２では、コンパレート回路
６１の出力がトランジスタ６８のベースに入力されるこ
とにより、その入力レベルが両トランジスタ８０，８１
の協働により増幅されて出力端子６２から出力される。

【００１３】

【発明が解決しようとする課題】ところが、前記第１の
従来技術に係る発振回路では、選択回路５３に二つのＭ
ＯＳトランジスタ５１，５２が使用されている。このよ
うなＭＯＳトランジスタ５１，５２を含む各回路５３，
５５及びコンパレータ５４の構成は、一つの集積回路
（ＩＣ）で実現するのが有利である。しかしながら、Ｍ
ＯＳ−ＩＣは耐圧や精度の面で問題がある。一般に、Ｍ
ＯＳ−ＩＣはゲートの耐圧が低く、外部サージに弱いと
いう傾向にある。従って、上記の各回路５３，５５及び
コンパレータ５４を含むＭＯＳ−ＩＣでは、高い耐圧の
要求される環境での使用には不向きである。特に、高い
信頼性の要求される自動車用マイコンシステムでの使用
には不向きである。又、一般にＭＯＳトランジスタはそ
のスレッショルドレベル（しきい値）のバラツキが比較
的大きい傾向にある。従って、上記の発振回路では、選
択回路５３からコンパレータ５４に入力される基準電圧
のオフセットバラツキが大きく、コンパレータ５４の動
作精度を低下させる傾向にある。

【００１４】これに対し、一般にバイポーラトランジス
タを備えてなるバイポーラＩＣは耐圧や精度の面でＭＯ
Ｓ−ＩＣよりも優れており、高い耐圧の要求される環境
での使用に向く。このため、上記の各回路５３，５５及
びコンパレータ５４等を含む構成をＭＯＳ−ＩＣで実現
する代わりに、バイポーラＩＣで実現することが望まれ
る。しかしながら、バイポーラトランジスタを用いたア
ナログ電圧切替回路が未だ実現されていないことから、
上記のような回路をバイポーラＩＣで実現することはで
きない。ここで、バイポーラトランジスタを用いたアナ
ログ電圧切替回路が実現されていないのは、同トランジ
スタでベース電流が流れる分だけ誤差を生じ易いからで
ある。しかも、トランジスタを飽和させてもエミッタ−
ベース間の電位降下を完全には無くせない。

【００１５】そこで、前記第１の従来技術のような発振
回路を構成するのに、例えば、コンパーレータは耐圧や
精度に優れたバイポーラトランジスタで構成し、アナロ
グ電圧切替回路はベース電流に基づいた動作によらない
ＭＯＳトランジスタで構成することが考えられる。この
ような回路を同一のチップで実現したものに、Ｂｉ−Ｃ
ＭＯＳがある。Ｂｉ−ＣＭＯＳはアナログ回路とデジタ
ル回路を一つのチップ上に混在させた高機能なＩＣに使
われる論理回路である。しかし、Ｂｉ−ＣＭＯＳを得る
には複雑且つ高価なプロセスを必要とする。

【００１６】そこで、ヒステリシス付コンパレータをバ
イポーラＩＣで実現する構成として、前記第２の従来技
術のコンパレータが挙げられる。しかし、このコンパレ
ータでは、コンパレート回路６１のトランジスタ７２に
おいて、そのコレクタ−エミッタ間の飽和電圧にバラツ
キが生じたり、その電圧が温度によって変化したりする
おそれがある。その結果、トランジスタ７２のしきい値
が変動してコンパレート回路６１に対する基準電圧に誤
差が生ずるおそれがある。更に、このコンパレータで
は、可変電圧回路６３におけるトランジスタ６８の動作
に基づいて基準電圧が変えられる。そのため、例えば、
同一チップ上に同一規格のコンパレータを複数個設けよ
うとした場合には、基準電圧を決めるための可変電圧回
路６３を各コンパレータ毎に個別に設けなければならな
い。しかも、同回路６３の高精度抵抗６４〜６６は、Ｉ
Ｃチップ上でトランジスタよりも大きな面積を占める。
このため、複数のコンパレータのための高精度抵抗６４
〜６６を設けるために、ＩＣチップが大型化するばかり
でなく、全抵抗６４〜６６での消費電力が大きくなり、
省電力化の要望に反する。

【００１７】この発明は前述した事情に鑑みてなされた
ものであって、その第１の目的は、二つの参照電圧の一
方を精度良く選択的に出力させ得る回路構成をバイポー
ラＩＣにより実現可能にしたアナログ電圧切替回路を提
供することにある。

【００１８】この発明の第２の目的は、第１の目的のア
ナログ電圧切替回路を用いて参照電圧の入力を切り替え
ることによりヒステリシス特性を得ることを可能にする
と共に、その回路構成をバイポーラＩＣにより実現可能
にしたヒステリシス付コンパレータを提供することにあ
る。

【００１９】この発明の第３の目的は、複数組みの回路
構成を同一のＩＣチップ上で実現しようとした場合に、
そのチップの小型化と省電力化を図ることを可能にした
アナログ電圧切替回路及びそれを用いたヒステリシス付
コンパレータを提供することにある。

【００２０】

【課題を解決するための手段】上記の第１の目的を達成
するために、請求項１に記載の第１の発明は、ほぼ同じ
大きさの電流を流す第１及び第２の電流源と、それら両
電流源の間に直列に接続され、第１の電流源の電流出口
に接続された第１のダイオード及び第２の電流源の電流
入口に接続された第２のダイオードと、異なる大きさの
二つの参照電圧を選択的に得るための第１及び第２の参
照電圧源と、第１のダイオードと第１の電流源との接続
部と、第２のダイオードと第２の電流源との接続部とに
それぞれ接続されたエミッタを有し、第１の参照電圧源
と第２の参照電圧源とにそれぞれ接続されたベースを有
する第１及び第２のトランジスタと、両参照電圧源とは
異なる所定の電圧源と、第３の電流源と、第１のダイオ
ード及び第１の電流源の接続部、又は第２のダイオード
及び第２の電流源の接続部と、所定の電圧源との間を選
択的に導通させるためのスイッチング手段とを備え、両
ダイオードの接続部をスイッチング手段の作動に基づい
て切り替えられる出力電圧の取出部とすると共に、その
取出部を第３の電流源に接続したことを趣旨としてい
る。

【００２１】上記第２の目的を達成するために、請求項
２に記載の第２の発明においては、第１の発明のアナロ
グ電圧切替回路に接続されたコンパレート回路を備え、
取出部より出力される電圧を参照電圧としてコンパレー
ト回路に入力すると共に、同コンパレート回路の出力に
基づいてスイッチング手段の作動を切り替えるように構
成したことを趣旨としている。

【００２２】

【作用】上記第１の発明の構成において、第１のダイオ
ードと第１のトランジスタとが電気的に整合がとられ、
同じく第２のダイオードと第２のトランジスタとが電気
的に整合がとられているとする。又、第１の電流源の電
流と第２の電流源の電流とが同じ大きさに設定され、且
つ、その電流よりも第３の電流源の電流のほうが小さく
設定されているとする。

【００２３】ここで、スイッチング手段により、第１の
ダイオード及び第１の電流源の接続部、又は第２のダイ
オード及び第２の電流源の接続部と、所定の電圧源との
間が非導通で、両トランジスタが共にオフ状態にあると
する。このとき、取出部には第１及び第３の電流源の電
流の和が流れる。従って、この電流和が第２の電流源の
電流よりも大きいことから、取出部の出力電圧が上昇し
て、第１のトランジスタがオンする。そして、第１のト
ランジスタには第１の電流源の電流に相当する分のエミ
ッタ電流が流れ、同トランジスタの状態が安定化する。
このとき、第１のダイオードには、第１のトランジスタ
のエミッタ電流と同じ分の電流が流れる。従って、第１
のダイオードにおける電圧が、第１のトランジスタにお
けるベース−エミッタ間の電圧と等しくなり、取出部か
らは、第１の参照電圧源による参照電圧が出力電圧とし
て出力される。

【００２４】一方、第１のトランジスタがオンしている
ときに、スイッチング手段により、第１のダイオード及
び第１の電流源の接続部と所定の電圧源との間が導通し
たとする。このとき、第１のトランジスタにおけるエミ
ッタ電位がそのベース電位より小さくなることにより、
第１のトランジスタがオフする。これにより、取出部に
は第３の電流源の電流が流れる。この電流は第２の電流
源のそれよりも小さいことから、取出部の出力電圧が低
下して第２のトランジスタがオンする。そして、第２の
トランジスタには、第３の電流源の電流に相当する分の
エミッタ電流が流れ、同トランジスタの状態が安定化す
る。このとき、第２のダイオードには、第３の電流源の
電流と同じ電流が流れ、それと同等の電流が第２のトラ
ンジスタにエミッタ電流として流れる。従って、第２の
ダイオードにおける電圧が、第２のトランジスタにおけ
るベース−エミッタ間の電圧と等しくなり、取出部から
は第２の参照電圧源による参照電圧が出力電圧として得
られる。

【００２５】このように、電圧切替回路からは異なる二
つの参照電圧が出力電圧として選択的に出力される。し
かも、両トランジスタはベース電流によることなく動作
する。又、両参照電圧源はそれらの参照電圧が単に選択
的に参照されるだけである。そのため、同一ＩＣチップ
上に複数の電圧切替回路を設けた場合には、それらの回
路に対して両参照電圧源を共用することが可能となる。

【００２６】上記第２の発明の構成によれば、アナログ
電圧切替回路の取出部より選択的に出力される電圧が参
照電圧としてコンパレート回路に入力され、そのコンパ
レート回路の出力に基づいてスイッチング手段の動作が
切り替えられる。そして、参照電圧の切り替えに伴い、
コンパレート回路の出力が切り替えられるべき電圧レベ
ルが切り替えられる。又、両参照電圧源はそれらの参照
電圧が単に選択的に参照されるだけである。そのため、
同一ＩＣチップ上に複数のコンパレータを設けた場合に
は、それらのコンパレータに対して両参照電圧源を共用
することが可能となる。

【００２７】

【実施例】

（第１実施例）以下、第１の発明におけるアナログ電圧
切替回路を具体化した第１実施例を図１に基づいて詳細
に説明する。

【００２８】この実施例における電圧切替回路は一つの
集積回路（ＩＣ）を構成するチップ上に形成され、ほぼ
同一の大きさの電流Ｉ１，Ｉ２を流すための第１の定電
流源１及び第２の定電流源２を備えている。第１の定電
流源１の電流入口は所定の大きさの電源電圧Ｖｃｃを有
する定電源３に接続されている。第２の定電流源２の電
流出口は接地部４に接続されている。両定電流源１，２
の間には、互いに直列に接続された第１のダイオード５
及び第２のダイオード６が接続されている。第１のダイ
オード５のアノードは第１の定電流源１の電流出口に接
続され、第２のダイオード６のカソードは第２の定電流
源２の電流入口に接続されている。ここで、両ダイオー
ド５，６は、それらの占有面積を小さくするために、チ
ップ上にて複合素子よって同一の島内に形成されてい
る。

【００２９】この電圧切替回路は、更に、第１のトラン
ジスタ７及び第２のトランジスタ８と、互いに異なる大
きさの第１及び第２の参照電圧Ｖ１，Ｖ２を得るための
第１の参照電圧源９及び第２の参照電圧源１０とを備え
ている。第１のトランジスタ７はＰＮＰ型のバイポーラ
トランジスタよりなり、第２のトランジスタ８はＮＰＮ
型のバイポーラトランジスタよりなる。第１のトランジ
スタ７のエミッタは、第１のダイオード５と第１の定電
流源１との接続部１１に接続され、そのコレクタは接地
部４に接続されている。又、第１のトランジスタ７のベ
ースは第１の参照電圧源９に接続されている。第２のト
ランジスタ８のエミッタは、第２のダイオード６と第２
の定電流源２との接続部１２に接続され、そのコレクタ
は定電源３に接続されている。又、第２のトランジスタ
８のベースは第２の参照電圧源１０に接続されている。

【００３０】第１のダイオード５及び第１の定電流源１
の接続部１１は所定の電圧源としての接地部４に接続可
能であり、その間にはスイッチング手段としてのスイッ
チ１３が接続されている。そして、両ダイオード５，６
の接続部がスイッチ１３の作動に基づいて切り替えられ
る出力電圧Ｖｏの取出部１４となっている。この取出部
１４には第３の定電流源１５の電流出口が接続され、そ
の電流入口は定電源３に接続されている。

【００３１】ここで、各定電流源１，２の電流Ｉ１，Ｉ
２は互いに等しい大きさに設定されている。第３の定電
流源１５の電流Ｉ３の大きさは他の電流Ｉ１，Ｉ２の半
分に設定されている。この実施例において、各定電流源
１，２，１５には、カレントミラー回路よりなる能動負
荷が使用されている。一方、第１の参照電圧Ｖ１は第２
の参照電圧Ｖ２よりも大きく設定されている。各参照電
圧源９，１０は、各トランジスタ７，８におけるベース
電流の程度では電位が変動しないような出力インピーダ
ンスを有している。更に、第１のダイオード５における
電圧と第１のトランジスタ７におけるベース−エミッタ
間の電圧とが同じ大きさになるように設定されている。
同じく、第２のダイオード６における電圧と第２のトラ
ンジスタ８におけるベース−エミッタ間の電圧とが同じ
大きさになるように設定されている。

【００３２】次に、上記のように構成したアナログ電圧
切替回路の作用を説明する。今、スイッチ１３がオフさ
れており、第１のダイオード５及び第１の定電流源１の
接続部１１と接地部４との間が切り離され、両トランジ
スタ７，８が共にオフされた状態であるとする。

【００３３】このとき、取出部１４には第１及び第３の
定電流源１，１５の電流Ｉ１，Ｉ３の和が流れ、接地部
４には第２の定電流源２の電流Ｉ２のみが流れる。従っ
て、この電流Ｉ１，Ｉ３の和が電流Ｉ２よりも大きいこ
とから、取出部１４における出力電圧Ｖｏが上昇して第
１のトランジスタ７がオンする。そして、第１のトラン
ジスタ７には第３の定電流源１５の電流Ｉ３に相当する
分のエミッタ電流ＩＥ１が流れ、同トランジスタ７の状
態が安定化する。このとき、第２のトランジスタ８はオ
フの状態のままである。又、第１のダイオード５には、
第１のトランジスタ７のエミッタ電流ＩＥ１と同じ分の
電流が流れる。従って、第１のダイオード５における電
圧ＶＤ１が、第１のトランジスタ７におけるベース−エ
ミッタ間の電圧ＶＢＥ１と等しくなり、取出部１４から
は、第１の参照電圧Ｖ１が出力電圧Ｖｏとして得られ
る。

【００３４】一方、上記のように第１のトランジスタ７
がオンしている状態で、スイッチ１３がオンされること
により、接続部１１と接地部４との間が導通したとす
る。このとき、第１のトランジスタ７におけるエミッタ
電位はベース電位より小さくなることから、第１のトラ
ンジスタ７はオフする。このとき、第２のトランジスタ
８は最初、オフ状態であることから、取出部１４には電
流Ｉ３が流れ、接地部４へは電流Ｉ３よりも大きい電流
Ｉ２が流れる。その結果、取出部１４の出力電圧Ｖｏが
低下して、第２のトランジスタ８がオンする。そして、
第２のトランジスタ８には電流Ｉ３に相当する分のエミ
ッタ電流ＩＥ２が流れ、同トランジスタ８の状態が安定
化する。このとき、第１の定電流源１の電流Ｉ１はスイ
ッチ１３へ全て流れることから、第２のダイオード６に
は、第３の電流源１５の電流Ｉ３と同じ分の電流が流れ
る。そして、それと同等の電流が第２のトランジスタ８
にエミッタ電流ＩＥ２として流れる。従って、第２のダ
イオード６における電圧ＶＤ２が、第２のトランジスタ
８におけるベース−エミッタ間の電圧ＶＢＥ２と等しく
なり、取出部１４からは、第２の参照電圧Ｖ２が出力電
圧Ｖｏとして得られる。

【００３５】このように、本実施例のアナログ電圧切替
回路によれば、二つの参照電圧源９，１０の異なる参照
電圧Ｖ１，Ｖ２が出力電圧Ｖｏとして選択的に得られ
る。しかも、両トランジスタ７，８はそれらのベース電
流によらないで動作する。このことは、両トランジスタ
７，８の動作の上で、ベース電流による誤差分を無視で
きることにつながる。

【００３６】そして、この電圧切替回路では、各電流Ｉ
１，Ｉ２，Ｉ３の比が「２：２：１」であり、第１のト
ランジスタ７の電圧ＶＢＥ１と第１のダイオード５の電
圧ＶＤ１との整合、第２のトランジスタ８の電圧ＶＢＥ
２と第２のダイオード６の電圧ＶＤ２との整合がそれぞ
れとられている。従って、この電圧切替回路によれば、
理論上、誤差を含むことなく、二つの参照電圧Ｖ１，Ｖ
２を正確に切り替えて他の回路へ正確に伝えることがで
きる。即ち、この電圧切替回路によれば、二つの参照電
圧Ｖ１，Ｖ２の一方を精度良く選択的に出力することが
でき、そのための回路構成を各トランジスタ７，８を含
むバイポーラＩＣにより実現することができる。このよ
うなバイポーラＩＣよりなるアナログ電圧切替回路の実
現は新規のことである。

【００３７】このようなバイポーラＩＣよりなる電圧切
替回路の利点は、従来のＭＯＳ−ＩＣよりなる電圧切替
回路との比較の上で明らかである。即ち、一般に、ＭＯ
Ｓ−ＩＣはゲートの耐圧が低く、外部サージにも弱い傾
向があり、それを用いてなる電圧切替回路は高い耐圧の
要求される環境での使用に不向きである。これに対し、
バイポーラＩＣは耐圧や精度の面でＭＯＳ−ＩＣよりも
優れており、それを用いてなる電圧切替回路は耐圧と精
度の面で有利である。しかも、電圧切替回路を構成する
各トランジスタ７，８の動作の上でベース電流による誤
差を無視できることから、回路自体の誤動作を防止する
ことができる。その意味から、高精度なアナログ電圧切
替回路を実現することができる。

【００３８】更に、上記の電圧切替回路を実現できるこ
とから、同一のＩＣチップ上に他の回路をバイポーラト
ランジスタで容易に構成することができる。このこと
は、製造プロセスの簡略化にもつながり、電圧切替回路
を含むＩＣチップの量産化の点で有利である。

【００３９】加えて、この実施例における両参照電圧源
９，１０は、それらの参照電圧Ｖ１，Ｖ２が選択的に参
照されるだけである。そのため、同一ＩＣチップ上に複
数のアナログ電圧切替回路を設けるような場合には、そ
れらの回路に対して両参照電圧源９，１０を共用するこ
とが可能となり、複数組みの参照電圧源９，１０を設け
る必要がない。その結果、参照電圧源９，１０に要する
面積を小さくすることができ、ＩＣチップを小型化する
ことに寄与できる。併せて、この実施例の構成によれ
ば、一組の参照電源９，１０を設けるだけでよいので、
複数組みの参照電源９，１０を設ける場合と比べて消費
電力を少なくすることができる。

【００４０】尚、上記のようなアナログ電圧切替回路の
用途として、後述するヒステリシス付コンパレータに用
いることができる他に、例えば、回路の状態によってコ
ンパレータの基準電圧を切り替えるようにした回路にも
応用することができる。例えば、前記第１の従来技術で
説明したような発振回路にも応用することができる。

【００４１】（第２実施例）次に、この発明におけるア
ナログ電圧切替回路を具体化した第２実施例を図２に従
って説明する。

【００４２】この実施例における電圧切替回路の構成要
素は前記第１実施例のそれと基本的に同じであり、それ
らの接続関係において第１実施例のそれと異なってい
る。即ち、スイッチ１３は、第２の定電流源２及び第２
のダイオード６の接続部１２と定電源３との間に接続さ
れている。更に、第３の定電流源１５は、取出部１４と
接地部４との間に接続されている。この電圧切替回路に
おける各電流Ｉ１〜Ｉ３及び各参照電圧Ｖ１，Ｖ２等に
係る設定は、前記第１実施例のそれと基本的に同じであ
る。

【００４３】従って、この実施例のアナログ電圧切替回
路についても、前記第１実施例のそれと同様の作用及び
効果を得ることができる。 （第３実施例）次に、この発明におけるアナログ電圧切
替回路を具体化した第３実施例を図３に従って説明す
る。

【００４４】この実施例における電圧切替回路の構成は
前記第１実施例のそれと基本的に同じであるが、以下の
点で異なる。即ち、第１のダイオード５は、第１のトラ
ンジスタ７と同じトランジスタを使用し、そのコレクタ
とベースとの間を短絡させることにより構成されてい
る。同様に、第２のダイオード６は、第２のトランジス
タ８と同じトランジスタを使用し、そのコレクタとベー
スとの間を短絡させることにより構成されている。更
に、スイッチ１３がバイポーラトランジスタより構成さ
れ、そのベースにスイッチングのための切り替え信号が
入力される。この電圧切替回路における各電流Ｉ１〜Ｉ
３及び各参照電圧Ｖ１，Ｖ２等に係る設定は、前記第１
実施例のそれと基本的に同じである。

【００４５】従って、この実施例におけるアナログ電圧
切替回路についても、前記第１実施例のそれと同様の作
用及び効果を得ることができる。加えて、第１のトラン
ジスタ７と第１のダイオード５とが同じトランジスタで
構成されていることから、両者７，５におけるベース−
エミッタ間の電圧特性を正確に整合させることができ
る。その結果、この電圧切替回路では、第１の参照電圧
Ｖ１を出力電圧Ｖｏとして精度良く取り出すことができ
る。同様に、第２のトランジスタ８と第２のダイオード
６についても、両者８，６におけるベース−エミッタ間
の電圧特性を正確に整合させることができる。その結
果、この電圧切替回路では、第２の参照電圧Ｖ２を出力
電圧Ｖｏとして精度良く取り出すことができる。つま
り、この電圧切替回路によれば、参照電圧Ｖ１，Ｖ２の
伝達精度を更に向上させることができる。

【００４６】（第４実施例）次に、第１及び第２の発明
におけるアナログ電圧切替回路を用いたヒステリシス付
コンパレータを具体化した第４実施例を図４，５に従っ
て説明する。

【００４７】図４はこの実施例のヒステリシス付コンパ
レータの構成を示す電気回路図である。このコンパレー
タはアナログ電圧切替回路２１と、コンパレート回路２
２と、そのコンパレート回路２２の出力を増幅して出力
するための駆動回路２３とを備えている。各回路２１〜
２３は一つのバイポーラＩＣのチップ上に設けられてい
る。

【００４８】電圧切替回路２１の構成は、前記第３実施
例のそれと基本的に同じである。前記第３実施例と同一
の構成要素については、同一の符号を付して説明を省略
する。但し、第１及び第２の参照電圧源９，１０は、所
定の大きさのバッテリ電圧Ｖｂを有するバッテリ２０と
接地部４との間に直列に接続された三つの高精度抵抗２
４，２５，２６より構成されている。そして、電圧切替
回路２１における第１のトランジスタ７のベースが、両
抵抗２４，２５の接続部２７に接続され、第２のトラン
ジスタ８のベースが両抵抗２５，２６の接続部２８に接
続されている。上記のような接続関係により、第１のト
ランジスタ７のベースに対する第１の参照電圧Ｖ１が得
られると共に、第２のトランジスタ８のベースに対する
第２の参照電圧Ｖ２が得られる。

【００４９】この実施例では、第１及び第２の参照電圧
源９，１０を共用して、各々一つの電圧切替回路２１、
コンパレート回路２２及び駆動回路２３を一組とするヒ
ステリシス付コンパレータが複数組み設けられている。
図４では一組のヒステリシス付コンパレータのみが図示
されているだけで、他の組みに係る図示は省略されてい
る。

【００５０】コンパレート回路２２はＰＮＰ型のバイポ
ーラトランジスタより四つのトランジスタ２９，３０，
３１，３２と、ＮＰＮ型のバイポーラトランジスタより
なる二つのトランジスタ３３，３４とから構成されてい
る。ＰＮＰ型の第３のトランジスタ２９はそのエミッタ
が第４のトランジスタ３０のベースに接続されている。
第３のトランジスタ２９のコレクタは接地部４に接続さ
れている。そして、第３のトランジスタ２９のベースが
コンパレート回路２２の入力端子３５に接続されてい
る。入力端子３５には、他の回路から所定の信号（入力
電圧Ｖｉｎ）が入力される。又、第４のトランジスタ３
０のエミッタは、所定の電流Ｉ４を流すための第４の定
電流源３６を介してバッテリ２０に接続されている。

【００５１】同様に、ＰＮＰ型の第５のトランジスタ３
１はそのエミッタが第６のトランジスタ３２のベースに
接続されている。第５のトランジスタ３１のコレクタは
接地部４に接続されている。そして、第５のトランジス
タ３１のベースが、電圧切替回路２１における取出部１
４に接続されている。又、第６のトランジスタ３２はそ
のエミッタが第４の定電流源３６を介してバッテリ２０
に接続されている。ＮＰＮ型の第７及び第８のトランジ
スタ３３，３４は、それらのベースが互いに接続されて
いる。両トランジスタ３３，３４のエミッタはそれぞれ
接地部４に接続されている。第７のトランジスタ３３の
コレクタは第４のトランジスタ３０のコレクタに、第８
のトランジスタ３４のコレクタは第６のトランジスタ３
２のコレクタにそれぞれ接続されている。又、第７のト
ランジスタ３３はコレクタとベースが短絡している。そ
して、第８のトランジスタ３４と第６のトランジスタ３
２の接続部が同回路２２における出力部３７となってい
る。この出力部３７は抵抗３８を介して、電圧切替回路
２１のスイッチ１３のベースに接続されている。

【００５２】このコンパレート回路２２は、第５のトラ
ンジスタ３１のベースに入力される電圧切替回路２１の
出力電圧Ｖｏと、入力端子３５に入力される所定の入力
電圧Ｖｉｎとに基づいて作動し、出力部３７からの出力
が決定される。

【００５３】駆動回路２３はＮＰＮ型のバイポーラトラ
ンジスタよりなる二つのトランジスタ３９，４０と、二
つの抵抗４１，４２とを備えている。第９のトランジス
タ３９はそのコレクタが抵抗４１を介して定電源３に接
続され、そのエミッタが接地部４に接続されている。そ
して、このトランジスタ３９のベースが、抵抗４３を介
し、コンパレート回路２２の出力部３７に接続されてい
る。第１０のトランジスタ４０はそのコレクタが抵抗４
２を介して定電源３に接続され、そのエミッタが接地部
４に接続されている。又、そのトランジスタ４０のベー
スが、第９のトランジスタ３９と抵抗４１との接続部４
４に接続されている。更に、第１０のトランジスタ４０
と抵抗４２との接続部４５が、同回路２３の出力端子４
６に接続されている。

【００５４】この駆動回路２３では、コンパレート回路
２２の出力が第９のトランジスタ３９のベースに入力さ
れることにより、その入力レベルが両トランジスタ３
９，４０の協働により増幅されて出力端子４６から出力
される。

【００５５】次に、上記のヒステリシス付コンパレータ
の作用を説明する。コンパレート回路２２は第５のトラ
ンジスタ３１のベースに電圧切替回路２１から出力され
る出力電圧Ｖｏと、入力端子３５に入力される入力電圧
Ｖｉｎとに基づいて動作する。

【００５６】図５は電圧切替回路２１より出力される出
力電圧Ｖｏ（第１及び第２の参照電圧Ｖ１，Ｖ２）と、
それに対するコンパレート回路２２の入力端子３５にお
ける入力電圧Ｖｉｎと、駆動回路２３の出力端子４６に
おける出力電圧Ｖｏｕｔとの関係を示すタイムチャート
である。

【００５７】今、時刻ｔ１から時刻ｔ２の間で、コンパ
レート回路２２の入力端子３５における入力電圧Ｖｉｎ
のレベルが、電圧切替回路２１の出力電圧Ｖｏ（第１の
参照電圧Ｖ１）のレベルよりも相対的に低いとする。こ
の場合には、コンパレート回路２２の出力部３７の電位
が下がり、駆動回路２３では、その出力端子４６の出力
電圧Ｖｏｕｔがロウレベルとなる。

【００５８】そして、時刻ｔ２において、入力電圧Ｖｉ
ｎのレベルが第１の参照電圧Ｖ１のレベル以上になる
と、出力部３７の電位が上がる。その結果、出力端子４
６の出力電圧Ｖｏｕｔがハイレベルとなり、電圧切替回
路２１の出力電圧Ｖｏが第２の参照電圧Ｖ２のレベルに
切り替わる。

【００５９】その後、入力電圧Ｖｉｎのレベルが徐々に
下がって第２の参照電圧Ｖ２のレベル以下になると、出
力部３７の電位が再び上がる。その結果、出力端子４６
の出力電圧Ｖｏｕｔがロウレベルとなり、電圧切替回路
２１の出力電圧Ｖｏが第１の参照電圧Ｖ１のレベルに切
り替わる。

【００６０】このように、このコンパレータでは、入力
電圧Ｖｉｎの上昇時にそのレベルが第１の参照電圧Ｖ１
に達すると、出力電圧Ｖｏｕｔがハイレベルとなり、入
力電圧Ｖｉｎの下降時にそのレベルが第２の参照電圧Ｖ
２（＜Ｖ１）に達すると、出力電圧Ｖｏｕｔがロウレベ
ルとなる。つまり、コンパレート回路２２の動作に基づ
いてスイッチ１３が作動が切り替えられることにより、
電圧切替回路２１より出力されるべき二つの参照電圧Ｖ
１，Ｖ２が切り替えられ、それに伴い、コンパレート回
路２２の出力が切り替えられるべき電圧レベルが切り替
えられる。

【００６１】そして、このコンパレータでは、前記第３
実施例と同じ構成のアナログ電圧切替回路２１より出力
電圧Ｖｏ（第１の参照電圧Ｖ１、第２の参照電圧Ｖ２）
が選択的に出力され、その出力電圧Ｖｏがコンパレート
回路２２にて参照される。従って、電圧切替回路２１に
より二つの参照電圧Ｖ１，Ｖ２を正確に切り替えて、コ
ンパレート回路２２へ正確に伝えることができる。その
結果、コンパレート回路２２の動作精度を向上させるこ
とができ、延いては、駆動回路２３の動作精度を向上さ
せることができる。

【００６２】つまり、この実施例のコンパレータでは、
前記第３実施例と同じ構成のアナログ電圧切替回路２１
を用いて二つの参照電圧Ｖ１，Ｖ２の入力を切り替える
ことにより、正確なヒステリシス特性を得ることができ
る。しかも、電圧切替回路２１を構成する各トランジス
タ７，８の動作の上でベース電流による誤差を無視でき
ることから、同回路２１の誤動作を防止することができ
る。

【００６３】更に、この実施例では、コンパレータの回
路構成全体を一つのバイポーラＩＣにより実現すること
ができる。そのため、上記の構成を、バイポーラトラン
ジスタ及びＭＯＳトランジスタを混在させたＢｉ−ＣＭ
ＯＳでつくる必要がなく、その意味で製造プロセスの簡
略化にもつながり、コンパレータを含むＩＣチップの量
産化の点で有利である。

【００６４】加えて、この実施例における参照電圧源
９，１０は、それらの参照電圧Ｖ１，Ｖ２が選択的に参
照されるだけである。そのため、この実施例のように、
同一ＩＣチップ上に複数のコンパレータを設けるに際し
て、それらのコンパレータに対して一組の参照電圧源
９，１０を共用することができ、複数組みの参照電圧源
９，１０を設ける必要がない。その結果、参照電圧源
９，１０に要する面積を小さくすることができ、ＩＣチ
ップを小型化することができる。併せて、一組の参照電
源９，１０を設けるだけでよいので、複数組みの参照電
源９，１０を設ける場合と比べて消費電力を小さく抑え
ることができる。

【００６５】尚、この発明は次のような別の実施例に具
体化することもできる。以下の各実施例においても前記
各実施例と同様の作用及び効果を得ることができる。 （１）前記第４実施例では、アナログ電圧切替回路２１
に前記第３実施例のそれと同じ構成を使用したが、これ
に前記第１又は第２の実施例におけるアナログ電圧切替
回路と同じ構成を使用してもよい。

【００６６】（２）前記各実施例では、各定電流源１，
２，１５として、カレントミラー回路よりなる能動負荷
を使用したが、これらを単に抵抗負荷としてもよい。 （３）前記各実施例において、各参照電圧源９，１０や
取出部１４のインピーダンスを小さくするために、回路
にボルテージフォロアを構成してもよい。

【００６７】以上、本発明の各実施例について説明した
が、上記各実施例には、特許請求の範囲に記載した技術
的思想に係る次のような各種の実施態様が含まれること
を、以下にその効果と共に記載する。

【００６８】（イ）請求項１に記載のアナログ電圧切替
回路において、前記第１及び第２のダイオードのそれぞ
れを、トランジスタのコレクタとベースとを短絡させて
構成し、それら各トランジスタに前記第１及び第２のト
ランジスタと同じ特性のものを使用してなるアナログ電
圧切替回路。この構成によれば、第１のダイオードと第
１のトランジスタとのベース−エミッタ間の電圧特性、
第２のダイオードと第２のトランジスタとのベース−エ
ミッタ間の電圧特性のそれぞれを正確に整合させること
ができ、アナログ電圧切替回路を高精度に動作させるこ
とができる。

【００６９】（ロ）請求項１に記載のアナログ電圧切替
回路において、前記第１及び第２の参照電圧源のそれぞ
れを、他の少なくとも一つの回路に共用してなるアナロ
グ電圧切替回路。

【００７０】この構成によれば、同一ＩＣチップ上に複
数のアナログ電圧切替回路を設けた場合に、参照電圧源
に要する面積を小さくすることができ、チップを小型化
することができ、参照電源に要する消費電力を少なくす
ることができる。

【００７１】（ハ）請求項２に記載のコンパレータにお
いて、前記第１及び第２の参照電圧源のそれぞれを、直
列に接続された三つの抵抗を電源に接続することにより
構成し、それら第１及び第２の参照電圧源のそれぞれ
を、アナログ電圧切替回路を含んでなる他の少なくとも
一つのコンパレータに共用してなるヒステリシス付コン
パレータ。

【００７２】この構成によれば、同一ＩＣチップ上に複
数のコンパレータを設けた場合に、参照電圧源に要する
面積を小さくすることができ、チップを小型化すること
ができ、参照電源に要する消費電力を少なくすることが
できる。

【００７３】尚、この明細書において、発明の構成に係
る手段及び部材等は、以下のように定義されるものとす
る。 （ａ）バイポーラ集積回路（バイポーラＩＣ）とは、バ
イポーラトランジスタを能動素子とし、これらに抵抗あ
るいはコンデンサを接続して構成した集積回路をいう。

【００７４】（ｂ）ＭＯＳトランジスタとは、ゲート・
ソース間に加えられる電圧により酸化膜直下の半導体表
面に形成される実効的な導電層の電気伝導度を変化さ
せ、ドレン・ソース間の電流を制御する固体電子部品を
いう。

【００７５】（ｃ）ＭＯＳ−集積回路（ＭＯＳ−ＩＣ）
とは、ＭＯＳトランジスタにより構成した集積回路をい
う。 （ｄ）コンパレータとは、二つの入力信号の大小に応じ
て、予め定めた二つの値の信号のいずれかを出力信号と
する演算器をいう。

【００７６】

【発明の効果】以上詳述したように、第１の発明の構成
によれば、両トランジスタがベース電流によることなく
動作して異なる二つの参照電圧が出力電圧として選択的
に出力される。その結果、二つの参照電圧の一方を精度
良く選択的に出力させることができ、その回路構成をバ
イポーラＩＣにより実現することができる。加えて、同
一ＩＣチップ上に複数のアナログ電圧切替回路を設けた
場合には、それらの回路に対して両参照電圧源を共用す
ることが可能となる。その結果、そのチップの小型化と
省電力化を図ることができるという優れた効果を発揮す
る。

【００７７】第２の発明の構成によれば、第１の発明に
おけるアナログ電圧切替回路によりコンパレート回路に
入力されべき参照電圧が切り替えられ、そのコンパレー
ト回路の出力に基づいてスイッチング手段の動作が切り
替えられる。又、参照電圧の切り替えに伴い、コンパレ
ート回路の出力が切り替えられるべき電圧レベルが切り
替えられる。その結果、ヒステリシス特性を得ることが
でき、その回路構成をバイポーラＩＣにより実現するこ
とができる。加えて、同一ＩＣチップ上に複数のコンパ
レータを設けた場合には、それらのコンパレータに対し
て両参照電圧源を共用することが可能となる。その結
果、そのチップの小型化と省電力化を図ることができる
という優れた効果を発揮する。

【図面の簡単な説明】

【図１】第１の発明を具体化した第１実施例におけるア
ナログ電圧切替回路を示す電気回路図である。

【図２】同じく第１の発明を具体化した第２実施例にお
けるアナログ電圧切替回路を示す電気回路図である。

【図３】同じく第１の発明を具体化した第３実施例にお
けるアナログ電圧切替回路を示す電気回路図である。

【図４】第２の発明を具体化した第４実施例におけるヒ
ステリシス付コンパレータを示す電気回路図である。

【図５】第４実施例において、電圧切替回路より出力さ
れる出力電圧Ｖｏ（第１及び第２の参照電圧Ｖ１，Ｖ
２）と、それに対するコンパレート回路における入力電
圧Ｖｉｎと、駆動回路における出力電圧Ｖｏｕｔとの関
係を示すタイムチャートである。

【図６】第１の従来技術における発振回路を示す電気回
路図である。

【図７】第２の従来技術におけるコンパレータを示す電
気回路図である。

【符号の説明】

１…第１の定電流源、２…第２の定電流源、４…接地
部、５…第１のダイオード、６…第２のダイオード、７
…第１のトランジスタ、８…第２のトランジスタ、９…
第１の参照電圧源、１０…第２の参照電圧源、１３…ス
イッチング手段としてのスイッチ、１４…取出部、１５
…第３の定電流源、２１…アナログ電圧切替回路、２２
…コンパレート回路、Ｉ１，Ｉ２，Ｉ３…電流、Ｖ１…
第１の参照電圧、Ｖ２…第２の参照電圧、Ｖｏ…出力電
圧、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ほぼ同じ大きさの電流を流す第１及び第
   ２の電流源と、 前記両電流源の間に直列に接続され、前記第１の電流源
   の電流出口に接続された第１のダイオード及び前記第２
   の電流源の電流入口に接続された第２のダイオードと、 異なる大きさの二つの参照電圧を選択的に得るための第
   １及び第２の参照電圧源と、 前記第１のダイオードと前記第１の電流源との接続部
   と、前記第２のダイオードと前記第２の電流源との接続
   部とにそれぞれ接続されたエミッタを有し、前記第１の
   参照電圧源と前記第２の参照電圧源とにそれぞれ接続さ
   れたベースを有する第１及び第２のトランジスタと、 前記両参照電圧源とは異なる所定の電圧源と、 第３の電流源と、 前記第１のダイオード及び前記第１の電流源の接続部、
   又は前記第２のダイオード及び前記第２の電流源の接続
   部と、前記所定の電圧源との間を選択的に導通させるた
   めのスイッチング手段とを備え、前記両ダイオードの接
   続部を前記スイッチング手段の作動に基づいて切り替え
   られる出力電圧の取出部とすると共に、その取出部を前
   記第３の電流源に接続したことを特徴とするアナログ電
   圧切替回路。
2. 【請求項２】 請求項１に記載のアナログ電圧切替回路
   に接続されたコンパレート回路を備え、前記取出部より
   出力される電圧を参照電圧として前記コンパレート回路
   に入力すると共に、同コンパレート回路の出力に基づい
   て前記スイッチング手段の作動を切り替えるように構成
   したことを特徴とするアナログ電圧切替回路を用いたヒ
   ステリシス付コンパレータ。