JPH07114374B2 - 短縮巡回符号の符号化装置 - Google Patents
短縮巡回符号の符号化装置Info
- Publication number
- JPH07114374B2 JPH07114374B2 JP61236560A JP23656086A JPH07114374B2 JP H07114374 B2 JPH07114374 B2 JP H07114374B2 JP 61236560 A JP61236560 A JP 61236560A JP 23656086 A JP23656086 A JP 23656086A JP H07114374 B2 JPH07114374 B2 JP H07114374B2
- Authority
- JP
- Japan
- Prior art keywords
- syndrome
- parity
- matrix
- word
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、任意の位置に検査記号部のある短縮巡回符
号の符号化装置に関するものである。
号の符号化装置に関するものである。
従来、例えば特開昭59−25447号公報に示されたPCM記号
の処理装置があった。
の処理装置があった。
オーディオ信号をPCM化して記録再生する装置としてPCM
化した記号を光学的に記録再生するようにするPCMオー
ディオデイスク装置が知られている。
化した記号を光学的に記録再生するようにするPCMオー
ディオデイスク装置が知られている。
このPCMオーディオデイスク装置において、そのPCM信号
の誤り訂正のための符号として改良型クロスインターリ
ーブ符号（Improved cross interleave code）と称する
符号が用いられている。
の誤り訂正のための符号として改良型クロスインターリ
ーブ符号（Improved cross interleave code）と称する
符号が用いられている。
この改良型クロスインターリーブ符号の一例を先ず説明
する。第２図はその符号系列を示すものでW0 W1……はP
CM化されたオーディオ信号の１ワードを示している。一
方P0,P-4,P-8,………P-4n,はＰ系列のパリティワードを
示している。一方Q0,Q-4,Q-8,………Q-4nはＱ系列のパ
リティワードを示している。ここでデータワードW,パリ
ティワードＰ及びＱに負のサフイクスが付いているのは
それぞれ現時点よりも遅れたワードということを示すも
のである。
する。第２図はその符号系列を示すものでW0 W1……はP
CM化されたオーディオ信号の１ワードを示している。一
方P0,P-4,P-8,………P-4n,はＰ系列のパリティワードを
示している。一方Q0,Q-4,Q-8,………Q-4nはＱ系列のパ
リティワードを示している。ここでデータワードW,パリ
ティワードＰ及びＱに負のサフイクスが付いているのは
それぞれ現時点よりも遅れたワードということを示すも
のである。
Ｐ系列のパリティワードは図の実線でつながれたワード
によって形成され、一方Ｑ系列のパリティワードは図の
破線でつながれたワードによって形成されるものであ
る。なお、この例は２パリティ、４データワードの場合
の例である。この例の場合においてＰ系列及びＱ系列の
パリティワードの生成式を書くと次のようになる。
によって形成され、一方Ｑ系列のパリティワードは図の
破線でつながれたワードによって形成されるものであ
る。なお、この例は２パリティ、４データワードの場合
の例である。この例の場合においてＰ系列及びＱ系列の
パリティワードの生成式を書くと次のようになる。
P4n＝Q4n＋W4n＋W4n+1＋W4n+2＋W4n+3 ……（１） Q4n＝P4n-76＋W4n-4＋W4n-15＋W4n-22＋W4n-45 ＝P4n-(n-19)＋W4(n-1)＋W4(n-4)+1＋W4(n-6)+2 ＋W4(n-12)+3 ……（２） （ｎ＝0,1,2………） 上記の式から解るようにこの改良形クロスインターリー
ブ符号の場合にはインターリーブ用の遅延メモリが上の
図の例の場合には1,4,6,12,19ワードと不規則な値にな
っており、これによってＰの系列とＱの系列が重なりあ
って、訂正不能なループを作るのを防ぐようにしてい
る。又、パリティワードＰの生成及びパリティワードＱ
の生成それぞれ他のパリティワードの系列を用いるよう
にしているのでパリティワードＱに誤りが存在した時で
あってもいずれか一方に他の符号誤りが存在した時であ
ってもいずれか一方に他の符号誤りが存在しなければ回
復可能となる利点がある。
ブ符号の場合にはインターリーブ用の遅延メモリが上の
図の例の場合には1,4,6,12,19ワードと不規則な値にな
っており、これによってＰの系列とＱの系列が重なりあ
って、訂正不能なループを作るのを防ぐようにしてい
る。又、パリティワードＰの生成及びパリティワードＱ
の生成それぞれ他のパリティワードの系列を用いるよう
にしているのでパリティワードＱに誤りが存在した時で
あってもいずれか一方に他の符号誤りが存在した時であ
ってもいずれか一方に他の符号誤りが存在しなければ回
復可能となる利点がある。
そしてデータワードの誤り訂正はこの改良型クロスイン
ターリーブ符号を用いて再生系の誤り訂正回路におい
て、その前にCRCコード等で誤り検出したワードに対し
てシンドロームを形成し、それによって訂正するように
するものである。この場合のシンドロームの生成は周知
のようにＰ系列のパリティワードに対するシンドローム
はパリティワードの生成時に用いられた全てのデータワ
ードの再生されたものとそのパリティワードの半加算と
して得られる。しかしこの改良型クロスインターリーブ
符号の場合にはパリティワードＰ及びパリティワードＱ
がともに他の系列の符号を含むためシンドロームＳは基
本的には、 S1＝Ｐ＋Ｑ＋Wa＋Wb＋Wc＋Wd ……（３） から得られる。同様にパリティワードＱに対するシンド
ロームも S2＝Ｑ＋Ｐ＋We＋Wf＋Wg＋Wh ……（４） として得られる。
ターリーブ符号を用いて再生系の誤り訂正回路におい
て、その前にCRCコード等で誤り検出したワードに対し
てシンドロームを形成し、それによって訂正するように
するものである。この場合のシンドロームの生成は周知
のようにＰ系列のパリティワードに対するシンドローム
はパリティワードの生成時に用いられた全てのデータワ
ードの再生されたものとそのパリティワードの半加算と
して得られる。しかしこの改良型クロスインターリーブ
符号の場合にはパリティワードＰ及びパリティワードＱ
がともに他の系列の符号を含むためシンドロームＳは基
本的には、 S1＝Ｐ＋Ｑ＋Wa＋Wb＋Wc＋Wd ……（３） から得られる。同様にパリティワードＱに対するシンド
ロームも S2＝Ｑ＋Ｐ＋We＋Wf＋Wg＋Wh ……（４） として得られる。
そしてCRCコードによって誤りのあるデータとしてエラ
ーフラグが立っているワードをシンドロームを使って訂
正することができる。即ち誤りが有ればシンドロームは
“1"となり、その誤っているワードにこのシンドローム
を半加算することによって正しいワードが得られるので
ある。例えば上述の（３）式においてWaのみが誤ってい
るとしてWa′に対してCRCコードによるエラーフラグが
立てられこのエラーフラグによってワードWa′が誤って
いることが解かり、その時のシンドロームS1は０になら
ず、Wa′＋S1＝Waとして訂正ができる訳である。
ーフラグが立っているワードをシンドロームを使って訂
正することができる。即ち誤りが有ればシンドロームは
“1"となり、その誤っているワードにこのシンドローム
を半加算することによって正しいワードが得られるので
ある。例えば上述の（３）式においてWaのみが誤ってい
るとしてWa′に対してCRCコードによるエラーフラグが
立てられこのエラーフラグによってワードWa′が誤って
いることが解かり、その時のシンドロームS1は０になら
ず、Wa′＋S1＝Waとして訂正ができる訳である。
第３図は従来のPCM信号の処理装置の系統図であり図に
おいて、（11）はデータ記憶用のRAMで、このRAMに対し
てアドレスバス（12）及びデータバス（13）が設けられ
ている。（14）は誤り訂正回路ブロックで、（41）はエ
ラーフラグの検出回路（42）は訂正回路である。この訂
正回路（42）においてシンドロームが形成され、誤って
いるデータが訂正される訳である。
おいて、（11）はデータ記憶用のRAMで、このRAMに対し
てアドレスバス（12）及びデータバス（13）が設けられ
ている。（14）は誤り訂正回路ブロックで、（41）はエ
ラーフラグの検出回路（42）は訂正回路である。この訂
正回路（42）においてシンドロームが形成され、誤って
いるデータが訂正される訳である。
このため訂正回路には一旦RAM（11）に書き込まれたデ
ータがデータバス（13）を通じて取り込まれ、訂正され
たデータがデータバス（13）を通じてRAM（11）に再び
書き込まれるようにされている。（15）はパリティワー
ドP,Qのアドレス系列の発生回路である。又（16）は疑
似フラグの生成回路である。
ータがデータバス（13）を通じて取り込まれ、訂正され
たデータがデータバス（13）を通じてRAM（11）に再び
書き込まれるようにされている。（15）はパリティワー
ドP,Qのアドレス系列の発生回路である。又（16）は疑
似フラグの生成回路である。
アンドゲート（17）は再生時にゲート開の状態となるも
ので、その一方の入力端に再生時“1"となるモード信号
PBが供給されている。アンドゲート（18）は記録時即ち
パリティワードP,Qの生成を行う時、開となるもので、
その一方の入力端には記録時“1"となる信号RECが供給
され、ゲート開の状態となるようにされている。
ので、その一方の入力端に再生時“1"となるモード信号
PBが供給されている。アンドゲート（18）は記録時即ち
パリティワードP,Qの生成を行う時、開となるもので、
その一方の入力端には記録時“1"となる信号RECが供給
され、ゲート開の状態となるようにされている。
先ず、再生時について説明するに、この再生時において
は再生されたデータワードがデータバス（13）を通じて
RAM（11）に取り込まれるが、このRAM（11）に取り込ま
れる前の段階においてCRCコードによって誤りのあるデ
ータワードが検出され、そのデータワードに対してはエ
ラーフラグがセットされ“1"となる。そして、そのエラ
ーフラグはデータバス（13）を通じてアンドゲート（1
7）の他方の入力端に供給され、それがオアゲート（1
9）を通じて誤り訂正ブロック（14）のエラーフラグの
検出回路（41）に供給される。このエラーフラグの検出
回路（41）において、そのエラーフラグが“1"であるこ
とが検出されれば、そのエラーフラグの立っているデー
タワードを訂正するように訂正回路（42）においてデー
タバス（13）からのデータワードに対してシンドローム
を用いた前述のような誤り訂正が行われ、訂正されたワ
ードをデータバス（13）に更に戻すようにしそれをRAM
（11）に書き直すのである。
は再生されたデータワードがデータバス（13）を通じて
RAM（11）に取り込まれるが、このRAM（11）に取り込ま
れる前の段階においてCRCコードによって誤りのあるデ
ータワードが検出され、そのデータワードに対してはエ
ラーフラグがセットされ“1"となる。そして、そのエラ
ーフラグはデータバス（13）を通じてアンドゲート（1
7）の他方の入力端に供給され、それがオアゲート（1
9）を通じて誤り訂正ブロック（14）のエラーフラグの
検出回路（41）に供給される。このエラーフラグの検出
回路（41）において、そのエラーフラグが“1"であるこ
とが検出されれば、そのエラーフラグの立っているデー
タワードを訂正するように訂正回路（42）においてデー
タバス（13）からのデータワードに対してシンドローム
を用いた前述のような誤り訂正が行われ、訂正されたワ
ードをデータバス（13）に更に戻すようにしそれをRAM
（11）に書き直すのである。
次に記録時のパリティワードの生成について説明する。
記録時は入力アナログオーディオ信号がPCM化されたPCM
オーディオデータワードがデータバス（13）を通じてRA
M（11）に供給されて書き込まれる。そして次のように
してパリティワードP,Qの生成が誤り訂正回路ブロック
（14）が用いられて行なわれる。
オーディオデータワードがデータバス（13）を通じてRA
M（11）に供給されて書き込まれる。そして次のように
してパリティワードP,Qの生成が誤り訂正回路ブロック
（14）が用いられて行なわれる。
すなわち、RAM（11）に書き込まれたデータワードがP,Q
アドレス系列発生回路（15）の出力に従って読み出され
訂正回路（42）に供給され、再生時の訂正動作と同様に
してシンドロームが形成される。この場合において、疑
似フラグ生成回路（16）よりこのとき生成すべきパリテ
ィワードに対して疑似フラグがセットされ、それがアン
ドゲート（18）及びオアゲート（19）を通じてエラーフ
ラグの検出回路（41）に供給され、見かけ上、生成すべ
きパリティワードが誤っているとされる。したがって、
訂正回路（42）ではそのエラーフラグの立っているパリ
ティワードを訂正するような操作が行なわれる。
アドレス系列発生回路（15）の出力に従って読み出され
訂正回路（42）に供給され、再生時の訂正動作と同様に
してシンドロームが形成される。この場合において、疑
似フラグ生成回路（16）よりこのとき生成すべきパリテ
ィワードに対して疑似フラグがセットされ、それがアン
ドゲート（18）及びオアゲート（19）を通じてエラーフ
ラグの検出回路（41）に供給され、見かけ上、生成すべ
きパリティワードが誤っているとされる。したがって、
訂正回路（42）ではそのエラーフラグの立っているパリ
ティワードを訂正するような操作が行なわれる。
以上のように従来例では、パリティワードの生成時、生
成すべきパリティワードについて疑似フラグを立て、誤
り訂正回路において、そのパリティワードについてシン
ドロームを用いた訂正処理と同様の処理をなすことによ
りそのパリティワードを生成するようにして上記誤り訂
正回路を兼用するようにしたものである。
成すべきパリティワードについて疑似フラグを立て、誤
り訂正回路において、そのパリティワードについてシン
ドロームを用いた訂正処理と同様の処理をなすことによ
りそのパリティワードを生成するようにして上記誤り訂
正回路を兼用するようにしたものである。
従来の符号化装置は以上のように構成されているので、
誤り訂正回路を用いる必要があり、その誤り訂正回路も
すべてのパリティワードについた疑似フラグを訂正する
いわゆるイレージャ訂正が必要で、能力一杯の訂正回路
を持たない場合には、パリティワードを生成できないな
どの問題があった。
誤り訂正回路を用いる必要があり、その誤り訂正回路も
すべてのパリティワードについた疑似フラグを訂正する
いわゆるイレージャ訂正が必要で、能力一杯の訂正回路
を持たない場合には、パリティワードを生成できないな
どの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、能力一杯のイレージャ訂正を行なわない誤り
訂正回路を用いても、パリティワードの生成が可能な、
またパリティワードを求めるのに演算回数の少ない短縮
巡回符号の符号化装置を得ることを目的とする。
たもので、能力一杯のイレージャ訂正を行なわない誤り
訂正回路を用いても、パリティワードの生成が可能な、
またパリティワードを求めるのに演算回数の少ない短縮
巡回符号の符号化装置を得ることを目的とする。
この発明に係る短縮巡回符号の符号化装置は、情報記号
部とある初期値の検査記号部とからシンドロームを計算
し、パリティチェックマトリックスのうち検査記号部と
演算されるべき部分マトリックスを単位マトリックスに
変更する行操作をシンドローム結果に行い、その結果と
初期値とを減算したものである。
部とある初期値の検査記号部とからシンドロームを計算
し、パリティチェックマトリックスのうち検査記号部と
演算されるべき部分マトリックスを単位マトリックスに
変更する行操作をシンドローム結果に行い、その結果と
初期値とを減算したものである。
この発明における部分マトリックスに変更する行操作を
シンドローム結果に行うことは、パリティチェックマト
リックスをジェネレータマトリックスに変更することに
相当し、従って最終的に検査記号部（＝パリティワー
ド）を求めることが可能となる。
シンドローム結果に行うことは、パリティチェックマト
リックスをジェネレータマトリックスに変更することに
相当し、従って最終的に検査記号部（＝パリティワー
ド）を求めることが可能となる。
以下、この発明について説明する。情報記号部が符号多
項式の高次と低次の部分を占め、検査記号部が中央の部
分にあるリード・ソロモン符号の符号化を考える。受信
ベクトルをV,パリティチェックマトリックスをＨとする
とシンドロームＳは、 VHt＝Ｓ で与えられる。ここでHtはＨの転置行列である。ここで
パリティチェックマトリックスＨを、記号検査部が単位
マトリックスとなる様変形する。すなわち、 Ｈ′＝［P0IP1］ この時、VH′ｔ＝Ｓ′ である。ここでＩは単位マトリックス,P0,P1は残余のマ
トリックスである。受信ベクトルとして、検査記号部以
外を情報記号部とすると符号語となるためには、 VH′ｔ−Ｓ′≡０ である。従ってＨ′とＳ′を計算することにより検査記
号が求まることになる。
項式の高次と低次の部分を占め、検査記号部が中央の部
分にあるリード・ソロモン符号の符号化を考える。受信
ベクトルをV,パリティチェックマトリックスをＨとする
とシンドロームＳは、 VHt＝Ｓ で与えられる。ここでHtはＨの転置行列である。ここで
パリティチェックマトリックスＨを、記号検査部が単位
マトリックスとなる様変形する。すなわち、 Ｈ′＝［P0IP1］ この時、VH′ｔ＝Ｓ′ である。ここでＩは単位マトリックス,P0,P1は残余のマ
トリックスである。受信ベクトルとして、検査記号部以
外を情報記号部とすると符号語となるためには、 VH′ｔ−Ｓ′≡０ である。従ってＨ′とＳ′を計算することにより検査記
号が求まることになる。
以下に具体的な手順を述べる。（n,k,d）リード・ソロ
モン符号の符号化を考える。ここでｎは符号長,kは情報
長,dは最小距離である。
モン符号の符号化を考える。ここでｎは符号長,kは情報
長,dは最小距離である。
1.シンドロームS0,S1,…,Sd-2を計算する。
2. ｉ＝０とおく 3. Si＝Si/Mi,i Mi,j＝Mi,j/Mi,i（ｊ＝ｉ＋1,…,d−２） 4. Sk＝SkMk,i・Si （ｋ＝0,1,…,d−２ただしｋ≠ｉ） Mk,j＝Mk,jMk,i・Mi,j （ｊ＝ｉ＋1,…ｄ−２） 5. ｉ＝ｉ＋１ 6. ｉ≦ｄ−２なら３へ飛ぶ。
7. Ci＝Siri（ri＝０の時は不要） ここで、Mi,jの初期値はパリティチェックマトリックス
Ｈの記号検査部の係数であり、Ciは検査記号＋はmodulo
2加算、riは検査記号部の初期値である。Mi,i,Mk,iはあ
らかじめ計算して表にしておけばよく、3,4のSi,Skの部
分だけを計算すればよい。
Ｈの記号検査部の係数であり、Ciは検査記号＋はmodulo
2加算、riは検査記号部の初期値である。Mi,i,Mk,iはあ
らかじめ計算して表にしておけばよく、3,4のSi,Skの部
分だけを計算すればよい。
ここで、一例としてGF（28）上の（32,26,7）リード・
ソロモン符号を考える。受信ベクトルＶを、 Ｖ＝［V0,V1,…,V12,C0,C2,…,C5,V19,…,V31］ パリティチェックマトリックスＨを、 とするとマトリックスＭは、 となる。従ってＭマトリックスを表にしておけば、シン
ドローム計算後の演算回数は、除算ｄ−１回，加算と乗
算の組み合せ演算（ｄ−２）（ｄ−１）回の合計（ｄ−
１）２回で良い。上の例ではｄ＝７であるので、演算回
数は（ｄ−１）２＝36となる。
ソロモン符号を考える。受信ベクトルＶを、 Ｖ＝［V0,V1,…,V12,C0,C2,…,C5,V19,…,V31］ パリティチェックマトリックスＨを、 とするとマトリックスＭは、 となる。従ってＭマトリックスを表にしておけば、シン
ドローム計算後の演算回数は、除算ｄ−１回，加算と乗
算の組み合せ演算（ｄ−２）（ｄ−１）回の合計（ｄ−
１）２回で良い。上の例ではｄ＝７であるので、演算回
数は（ｄ−１）２＝36となる。
次に、本発明の実施例を図について説明する。第１図に
おいて、（１）は受信ベクトルＶの入力端子、（２）は
シンドローム計算回路、（３）はガロア体演算回路、
（４）は係数ROM（リード・オンリー・メモリー）、
（５）は制御回路、（６）は検査記号の出力端子であ
る。入力端子（１）より入力された受信ベクトルＶは、
シンドローム計算回路（２）でパリティチェックマトリ
ックスＨと演算され、シンドロームＳが計算される。次
に、ガロア体演算回路（３）で、係数ROM（４）からの
マトリックスＭとシンドロームＳが前述の手順で演算さ
れ、VH′ｔ＝Ｓ′なるシンドロームＳ′が求まる。続い
て、Ｓ′とＶの検査記号部が減算（２を法とする場合は
加算と同じ）されて、出力端子（６）から検査記号が出
力される。
おいて、（１）は受信ベクトルＶの入力端子、（２）は
シンドローム計算回路、（３）はガロア体演算回路、
（４）は係数ROM（リード・オンリー・メモリー）、
（５）は制御回路、（６）は検査記号の出力端子であ
る。入力端子（１）より入力された受信ベクトルＶは、
シンドローム計算回路（２）でパリティチェックマトリ
ックスＨと演算され、シンドロームＳが計算される。次
に、ガロア体演算回路（３）で、係数ROM（４）からの
マトリックスＭとシンドロームＳが前述の手順で演算さ
れ、VH′ｔ＝Ｓ′なるシンドロームＳ′が求まる。続い
て、Ｓ′とＶの検査記号部が減算（２を法とする場合は
加算と同じ）されて、出力端子（６）から検査記号が出
力される。
なお、上述実施例では、シンドローム計算回路（２）を
別構成として、速度向上を図ったが、シンドローム計算
をガロア体演算回路で行っても良く、この場合は回路規
模を小さくできる。
別構成として、速度向上を図ったが、シンドローム計算
をガロア体演算回路で行っても良く、この場合は回路規
模を小さくできる。
また、上述実施例では検査記号部が符号の中央にある場
合について説明したが、検査記号部はどこにあっても良
く、また何ケ所かに分散していても差しつかえない。
合について説明したが、検査記号部はどこにあっても良
く、また何ケ所かに分散していても差しつかえない。
以上のように、この発明によれば、まずシンドロームを
計算し、パリティチェックマトリックスのうち検査記号
部と演算されるべき部分マトリックスを単位マトリック
スに変更する行操作をシンドローム結果に行うように
し、あらかじめ決っている部分を表にして演算する様構
成したので、演算回数の少ないかつ一部複号回路と共用
可能な短縮巡回符号の符号化装置が得られる効果があ
る。
計算し、パリティチェックマトリックスのうち検査記号
部と演算されるべき部分マトリックスを単位マトリック
スに変更する行操作をシンドローム結果に行うように
し、あらかじめ決っている部分を表にして演算する様構
成したので、演算回数の少ないかつ一部複号回路と共用
可能な短縮巡回符号の符号化装置が得られる効果があ
る。
第１図はこの発明の一実施例による短縮巡回符号の符号
化装置のブロック図、第２図は従来のPCM信号処理装置
のクロスインターリーブ符号を説明する信号配列図、第
３図は従来のPCM信号処理装置のブロック図である。 （２）はシンドローム計算回路、（３）はガロア体演算
回路、（４）は係数ROMである。
化装置のブロック図、第２図は従来のPCM信号処理装置
のクロスインターリーブ符号を説明する信号配列図、第
３図は従来のPCM信号処理装置のブロック図である。 （２）はシンドローム計算回路、（３）はガロア体演算
回路、（４）は係数ROMである。
Claims (2)
- 【請求項１】パリティチェックマトリックスが既知の短
縮巡回符号の符号化装置において、 情報記号部とある初期値の検査記号部とからシンドロー
ムを計算する手段と、 パリティチェックマトリックスのうち検査記号部と演算
されるべき部分マトリックスを単位マトリックスに行操
作を用いて変更する場合の係数を予め記憶しておき、前
記シンドロームを前記係数で除算する手段と、 前記シンドロームを前記係数で除算して得られた演算結
果と前記検査記号部の初期値を減算する手段と を備えた短縮巡回符号の符号化装置。 - 【請求項２】前記パリティチェックマトリックスのうち
検査記号部と演算されるべき部分マトリックスを単位マ
トリックスに行操作を用いて変更する場合の係数を予め
記憶しておき、前記シンドロームを前記係数で除算する
手段は、 係数ROM（リード・オンリー・メモリ）とガロア体演算
回路であることを特徴とする特許請求の範囲第１項記載
の短縮巡回符号の符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236560A JPH07114374B2 (ja) | 1986-10-03 | 1986-10-03 | 短縮巡回符号の符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236560A JPH07114374B2 (ja) | 1986-10-03 | 1986-10-03 | 短縮巡回符号の符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390225A JPS6390225A (ja) | 1988-04-21 |
| JPH07114374B2 true JPH07114374B2 (ja) | 1995-12-06 |
Family
ID=17002448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236560A Expired - Lifetime JPH07114374B2 (ja) | 1986-10-03 | 1986-10-03 | 短縮巡回符号の符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114374B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120727A (ja) * | 1985-11-20 | 1987-06-02 | Sanyo Electric Co Ltd | パリテイ生成回路 |
| JPS62180617A (ja) * | 1986-02-04 | 1987-08-07 | Victor Co Of Japan Ltd | パリテイ生成回路 |
| JPS6386922A (ja) * | 1986-09-30 | 1988-04-18 | Victor Co Of Japan Ltd | 符号エラ−訂正装置 |
-
1986
- 1986-10-03 JP JP61236560A patent/JPH07114374B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390225A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0387924B1 (en) | Method and apparatus for decoding error correction code | |
| JP2605271B2 (ja) | エラー訂正及びチエツク装置 | |
| JP4598711B2 (ja) | 誤り訂正装置 | |
| EP0129849B1 (en) | Error correction method and system | |
| JPS6354254B2 (ja) | ||
| EP0567148A2 (en) | Operating circuit for galois field | |
| JPH0353817B2 (ja) | ||
| JPH0831806B2 (ja) | エラー訂正方法 | |
| EP0105499B1 (en) | Method capable of simultaneously decoding two reproduced sequences | |
| JPH0556050B2 (ja) | ||
| JP2002509331A5 (ja) | ||
| JPS628056B2 (ja) | ||
| JPH0361381B2 (ja) | ||
| JP3170920B2 (ja) | エラー訂正方法及び訂正回路 | |
| JPH048979B2 (ja) | ||
| JPH07114374B2 (ja) | 短縮巡回符号の符号化装置 | |
| JP3252515B2 (ja) | 誤り訂正装置 | |
| JP2605270B2 (ja) | エラー訂正及びチエツク装置 | |
| JPS638984Y2 (ja) | ||
| JP2578739B2 (ja) | イレ−ジャ訂正方法 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| JP2002118471A (ja) | 記録再生装置及び誤り訂正符号化方法並びに情報記録方法 | |
| JP3583905B2 (ja) | 誤り訂正装置 | |
| JP2578740B2 (ja) | 誤り訂正方法 | |
| JP2944813B2 (ja) | 誤り訂正符号の復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |