JPH0556050B2 - - Google Patents

Info

Publication number
JPH0556050B2
JPH0556050B2 JP58140144A JP14014483A JPH0556050B2 JP H0556050 B2 JPH0556050 B2 JP H0556050B2 JP 58140144 A JP58140144 A JP 58140144A JP 14014483 A JP14014483 A JP 14014483A JP H0556050 B2 JPH0556050 B2 JP H0556050B2
Authority
JP
Japan
Prior art keywords
words
check
data
error
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58140144A
Other languages
English (en)
Other versions
JPS5957541A (ja
Inventor
Hetsudorei Uirukinson Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPS5957541A publication Critical patent/JPS5957541A/ja
Publication of JPH0556050B2 publication Critical patent/JPH0556050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102Error in check bits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1028Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】
産業上の利用分野 この発明は誤り訂正コードの生成・付加方法に
関し、特に記録及び再生後のデイジタルテレビジ
ヨン信号の誤りを訂正する方法に関する。 背景技術とその問題点 今日では例えば、伝送又は記録のためにパルス
コード変調を使用してオーデイオ又はテレビジヨ
ン信号のようなアナログ信号をデイジタル信号に
変換することは、ごく普通のことである。又、受
信又は再生に使用するために伝送又は記録前に幾
つかのチエツクワードをコード化されたデータワ
ードに付加し、受信又は再生されたデータワード
の誤りを検出し、これを訂正することは、一般に
使用されている。時折、チエツクワードは、例え
ば簡単なパリテイチエツクワード及び巡回冗長チ
エツクワードの場合におけるごとく全く簡単に得
られる。しかしながら、この様な簡単な方法は、
一般に、誤り検出又は訂正の能力が比較的低いレ
ベルであり、或いは又比較的多数のチエツクワー
ドを使用し、誤りに対して所望レベルの安全性を
達成しなければならない。この様なチエツクワー
ドは総てデータワードに付加されるので、従つ
て、所望のチエツクワードの数を過度に増大させ
ることなく改善された誤り検出及び訂正能力が得
られるチエツクワードを発生するための、ある意
味では冗長で複雑な方法が、特にデイジタルテレ
ビジヨン信号に対して使用され、ここで含まれる
データ量は冗長ワードの付加がない場合でも非常
に高速のビツトを使用しなければならないことを
意味している。デイジタルテレビジヨン信号のた
めに使用されているより複雑な方法の例は種々あ
るが、その中でリード・ソロモンコードの内のい
わゆるb隣接コードは特殊な例であり、そしてボ
ーズ・チヨドーリ・オツケンジエムコードもその
一例である。 チエツクワードを使用した誤り検出及び訂正の
従来の方法の共通な問題として、例えば伝送中や
或いは記録又は再生中に誤りがチエツクワードに
発生した場合、これはチエツクワードを使用して
いる誤り検出及び訂正が不可能であり、また不良
の誤り検出及び訂正を生ずるかも知れないという
ことである。デイジタルテレビジヨン信号の場合
には、これらのいずれかの偶発的な発生により、
再生したテレビジヨン画像に重大な劣化をもたら
すかも知れない。 発明の目的 この発明は斯る点に鑑み、良好なデータの誤り
訂正を行なうことができる誤り訂正コードの生成
付加方法を提供するものである。 発明の概要 この発明では、データビツト又はワードのブロ
ツクの各々と関連して誤り検出及び訂正に使用す
るための複数個のチエツクビツト又はワードを設
け、各チエツクビツト又はワードが上記ブロツク
中のデータビツト又はワードの総てに応じて得ら
れ、そして相互に各チエツクビツト又はワードが
上記ブロツクと関連付けされて、良好なデータの
誤り検出及び訂正を行なうことができる。 実施例 以下、この発明を第1図〜第8図を参照して詳
しく説明する。 この発明の理解を良くするために、先ず幾つか
の誤り訂正コードの発生理論及び周知の従来の誤
り訂正コードについて説明する。 2値系列を考えた場合、誤りはその位置だけで
充分な識別が可能である。従つて誤りビツトの位
置が解かつていれば、所望の誤りを知ることがで
きる。これはそのビツトが2つの値だけを持つこ
とができ且つ訂正した値が実際値の反転したもの
でなければならないからである。データワードの
ブロツクを考えた場合、それは各々が複数個のビ
ツトからなる複数のデータワードであり、従つて
誤りを充分に識別するためには誤りの位置及び大
きさが既知である必要がある。 第1図において、例えば32個の8ビツトデータ
ワードW0〜W31のブロツクを考える。データワ
ードW0〜W31の各々は、アナログテレビジヨン
信号のサンプルレベルをパルスコード変調された
形で表わしてもよく、その際のサンプル範囲は
256ステツプ、即ち28である。ブロツクと関連し
て2個の8ビツトチエツクワードK0及びK1を設
け、誤つているワードの位置及び誤りの大きさを
識別することによつて、1つの8ビツトデータワ
ードの誤り訂正を得る。これは、2個の連立方程
式を設けてこれを解き、2個の未知数を求めるよ
うに考えてもよいかもしれない。これを可能とす
るためには、2個のチエツクワードが各々ブロツ
ク中のデータワードの総てに応じて得られなけれ
ばならないが、しかし別の方法ではそれらが独立
の情報を含むようにしており、それによつて式を
解くことができる。いわゆるb隣接コードはこの
独立項を得るための方法の1つである。 従つて第1図の例では、第1のチエツクワード
K0は、32個のデータワードの総ての簡単なモジ
ユロ2加算(modulo−2 addition)によつて
得られる。即ち K0=W0W1W2+…W31 ……(1) である。ここではモジユロ2加算を表わい又、
これは排他的論理和加算として知られ、第6図C
の回路によつて達成される。 第のチエツクワードK1は、原始多項式発生器
を使用して得られる。第2図において、円の中心
は8ビツトワード00000000を表わす。円の周辺の
まわりには、α0,α1,α2,……α254の付加された
255のステツプがある。第6図Dに示す様に相互
接続された8段のフイードバツクシフトレジスタ
として形成されている多項式発生器は、入力デー
タワードを円のまわりに時計方向に進める。従つ
て、8ビツトデータワードがシフトレジスタに記
憶されていれば、そのワードはα0即ち1だけ乗ぜ
られているものと考えてよい。それからシフトレ
ジスタが1回クロツクされると、そのワードはα1
乗ぜられたものと考えてよく、以下同様にして
α254まで行なわれる。更に1つのクロツクでデー
タワードが元の値に戻される。多項式は原始関数
であるので、シフトレジスタに供給された
00000000以外の任意の入力8ビツトの組合せが、
元の組合せに戻る前に、別な可能な組合せの総て
を通して所定の方法で巡回する。 チエツクワードK1を得るために、データワー
ドW0がシフトレジスタの入力側に供給され、こ
れはそれから1回クロツクされる。データワード
W1はモジユロ2加算され、そしてシフトレジス
タは再び1回クロツクされる。データワードW2
はモジユロ2加算され、そしてシフトレジスタは
再び1回クロツクされる。これは最終的にデータ
ワードW31がモジユロ2加算されるまで続けられ
る。最初の2、3のステツプは以下の様に表わす
ことができる。 (W0・α1)W1 ……(2) ((W0・α1W1)α1W2 ……(3) ((W0・α1W1)α1W2)α1+W3……(4) 上記(4)式は次の様に書き替えることができる。 W0α3W1α2W2α1W3α0 ……(5) 従つて、最終的に K1=W0α31W1α30W2α29…W31α0 ……(6) が得られる。上記(1)及び(6)式は、マトリツクスの
形で表わすと次のようになる。 K0 K1= =α0α0α0……α0 α0α1α2……α31W31 W30 W29 〓 W0 ……(7) 次にチエツクワードK0及びK1の情報から誤り
の位置及び大きさを得るために使用されるデコー
デイングの方法を説明する。デコーデイングの全
般的な方法は、すぐ前に述べたコード化の方法に
だけでなく、以下に述べるこの発明によるコード
化の方法を含むものの幾つかの変形例にも適用可
能である。データワードWxの1つが誤りである
とすると、例えば2つの関連したチエツクワード
K0及びK1を有するデータワードW0〜W31のブロ
ツクが記録及び再生された後では、誤りExが記
録されたデータワードWxにモジユロ2加算され
たものとして見ることができ、その結果再生され
た誤りデータワードWxExとなる。 再生後、2つのシンドロームS0及びS1が発生さ
れる。シンドロームS0はK0及びK0′のモジユロ2
和であり、K0′はK0と同様の方法で得られるが、
しかしデータとしては再生したデータワードから
得られる。従つて、次式が得られる。 S0=(K0)(K′0)={31n=0 Wo}{31n=0 W′o+Ex}=Ex ……(8) このように、誤りがなければ(Ex=0)、シン
ドロームS0は0であり、誤りがあれば(Ex≠
0)、シンドロームS0は、誤りExの大きさに等し
い。 シンドロームS1はK1及びK′1のモジユロ2和で
あり、K′1はK1と同様の方法で得られるが、しか
しそのデータは再生データワードから得られる。
従つて、次式が得られる。 S1=(K1)+(K′1)={31n=0 Wo 31-n}{31n=0 Wo 31-n+Ex・α31-x}=Ex・α31-x ……(9) このように、誤りがなければ(Ex=0)、シン
ドロームS1は0であり、誤りがあれば(Ex≠
0)、誤りの位置すなわち第2図の円のまわりを
31−xだけ戻された誤りExの大きさに等しい。 従つて、シンドロームS1がx−31ステツプだけ
戻されると、それは誤りExの大きさに等しくな
る。即ちシンドロームS0に等しくなる。次式はこ
のことを表わしている。 S′1=S1・αx-31=Ex・α0=S0 ……(10) 誤りデータワードWxの位置を見つけるために
チエンサーチがなされ、ここでS1が反復してα-1
を乗ぜられ、即ち第2図の円の回わりを反時計方
向に連続的に進められ、S′1=S0を各ステツプで
チエツクする。この状態が満足する時に誤りの位
置が見つけられる。 この方法の後の部分の変形例として、シンドロ
ームS1は最初にα-31を乗ぜられる。従つて、上記
(9)式は S1=Ex.α31-x ……(9) と変形されて新しいシンドロームS′1を得る。こ
こで S′1=Ex・α-x ……(10′) である。それからα1を乗じ、そしてS′1=S0を各
ステツプでチエツクすることによつてチエンサー
チが繰り返し行なうことができる。この変形例で
は円のまわりで反対に進める必要がないので、符
号器で使用されているものと同じ構成の原始多項
式発生器を使用することができ、そしてこの発生
器は、2個のフアーストイン・ラストアウトメモ
リよりむしろ1個の遅延メモリのみを要するだけ
ある。 上述した誤り訂正コードは、失敗することなく
単一の誤りを訂正できる。従つて、誤りがデータ
ワードW0〜W31の1つにあれば、チエツクワー
ドK0及びK1は誤りの大きさ及び位置を決定する
ことができる。更に誤りがチエツクワードK0
はK1の1つにあれば、シンドロームS0又はS1
1つが0であり、その他のものは0でなく、従つ
て誤りがチエツクワードS0又はS1の1つにあり、
データワードW0〜W31が誤りを持つていないと
いうことを示している。 しかしながらこの誤り訂正コードは、多数の誤
り即ち2以上の誤りが存在する総ての場合におい
て、問題を生ずる。この様な場合には、誤り訂正
コードが或る誤り検出能力をもつていればそれが
誤り訂正を行うことができない場合でも、ある利
点があるはずである。又、この様な場合に失敗の
可能性すなわち、2以上の誤りがある場合に誤つ
た訂正がなされて実際には有効であるデータを無
効であるとすることを、減少することは重要であ
る。完全なコードのために、一例として単一の誤
り訂正ハミングコードがあるが、チエツクワード
で識別可能なアドレスの数は誤りが生じるかもし
れないアドレスの数に等しい。従つて必然的に、
1個以上の誤りが存在すれば、ハミングコードは
1つの誤りをなし、そして誤つた訂正を行なうか
もしれない。不完全なコードに対しては、検出手
段として訂正のために使用されないコードの部分
を、コードの訂正条件以外は、可能な総ての誤り
パターンが最良となるように使用することが必要
である。 第1図を参照して上述したコードは、この点で
は不完全であり、これは2つのシンドロームS0
びS1は0でないパターンと異なる216−1と仮定
することができるが、誤りパターンの全体の可能
数は28−1即ち255(可能なワードパターンの数)
×34(ワードの数)であるからである。明らかに、 216−1は255×34より大きい。 そしてこれはチエツクワードを含む全部のワー
ド数が可能な最大の255まで増大されるならば、
なお、正しいものである。これは理論的には少な
くとも残余のパターンの幾つかが単一のワード以
上を含む多数の余りの検出に対して利用できるこ
とを意味する。これを達成するためには、これら
の残余のパターンのできるだけ多くが、単一の余
り訂正中に生じないようにする必要がある。 多数の誤りと関連した失敗の可能性を計算する
ことによつて、チエツクワードに誤りが存在する
場合には多くの厄介な状態が生じ、その様な場合
にはそのコードがチエツクワード中の単一の誤り
か或いはデータワード中の多数の誤りのいずれか
を識別することができないことになる。システム
でチエツクワード中に単一の誤りがあるとすれ
ば、有効として通過した少なくとも2個の誤りを
含むデータワードブロツクの可能性が大きく、一
方データブロツク中に2つの誤りが存在するなら
ば、無効として処理されている有効なデータワー
ドブロツクの可能性が大きくなる。チエツクワー
ド中に誤りが存在するという特殊な問題として、
その他のチエツクワードが誤りに関連する任意の
情報を与えることができないということである。
これは2個のチエツクワードが、データワードを
通して以外は任意の方法で互いに関連してないか
らである。 次にこの発明に関連する簡単な誤り訂正コード
を第3図を参照して説明する。第1図と同様この
第3図は、32個の8ビツトデータワードW0
W31のブロツクを示す。これらのブロツクと関連
して2個の8ビツトチエツクワードC0及びC1
設ける。基本的にはこれらのチエツクワードC0
〜C1は第1図のチエツクワードK0及びK1と同様
な方法で得られる。即ちチエツクワードC0はモ
ジユロ2和として形成され、チエツクワードC1
は原始多項式発生器を使用して形成されるが、第
1図のチエツクワードK0及びK1は共に事実上ブ
ロツクの位置31に関連しており、チエツクワー
ドC0及びC1は位置33に事実上関連している。
換言すれば、第1図のチエツクワードK0及びK1
は位置31の最終のデータワード31までこれを
含むようにしてデータワードに従つて得られる
が、第3図のチエツクワードC0及びC1は、位置
31におけるデータワードまで及びこれを含むと
共に、これに位置32及び33にあるそれ自身の
チエツクワードC0及びC1を付加したものに応じ
て得られる。 従つてチエツクワードC0及びC1の各々は、そ
の他のチエツクワードに関する情報を含み、この
結果デコーデイング中、チエツクワードC0及び
C1は、あたかもそれらがデータワードであるご
とく正確に処理することができ、そして単一の誤
りが存在すれば、誤りの大きさ及び位置は誤りが
チエツクワードC0又はC1のつに存在する場合で
も決定することが可能である。 勿論、問題は、チエツクワードC0及びC1を発
生することであるが、これは多分数学的に説明す
るのが最良である。式(1)及び(6)は第1図のチエツ
クワードK0及びK1がデータワードW0〜W31から
どの様にして得られるかを示す。 K0=W0W1W2…W31 ……(1) K1=W0α31W1α3029…W31α0……(6) 従つて、第3図の状態において、32個のデータ
ワードW0〜W31が与えられると、位置31に関
連した中間ワードK0及びK1が得られる。更に第
3図から、 C0・α0=K0α0C1α0 ……(11) C1α0=K1α2C0α1 ……(12) であることがわかる。上記(11)及び(12)式は以下のご
とく書き替えることができる。 K0=C0C1 ……(13) 及び K1=C0α-1C1α-2 ……(14) これをマトリツクスの形で表わすと次の様にな
る。 K0 K1=α0 α-1 α0 α-2C0 C1 ……(15) 中心マトリツクスは実際にはバンデモンデ行列
式であり、そこでそれは通常実数の反数を有し、
そして式(15)はC0及びC1を解決することができる。
実際に第6図Dに示す様な形の原始多項式発生器
を用いた時の解答は次式で表わされる。 X8=X4X3X2X0 ……(16) すなわち、 C0 C1= =α230α232 α231α232K0 K1 ……(17) となる。そこで、必要なチエツクワードC0及び
C1は最も都合の良いのは、プログラマブルリー
ドオンリメモリ(PROM)をルツクアツプテー
ブルとして容易に決定することができる。 第4図はチエツクワードC0及びC1を発生する
ための回路を示す。入力されたデータワードW0
〜W31は、第1及び第2の原始多項式発生器1及
び2に供給され、これらは夫々中間のワードK0
及びK1を発生してミキサ3に供給する。原始多
項式発生器1で発生された中間ワードK0は、
(512×8)PROM4に供給され、原始多項式発
生器2で発生された中間ワードK1は(512×8)
PROM5に供給される。中間のワードK0及びK1
は夫々PROM4及び5の入力端子A0〜A7に供給
され、そして入力端子A8にはスイツチング信号
が供給されてPROM4及び5を交互に動作させ、
チエツクワードC0及びC1を発生させる。そして、
これらのチエツクワードは排他的論理和回路6を
介してミキサ3に供給される。ミキサ3の出力は
データワードW0〜W31とこれに関連するC0及び
C1とで形成されている。 デコーダにおける手順は、第1図の従来方法に
関連して上述したものと基本的には同様である
が、入力データワードからだけチエツクワードを
得る代わりに、入力データワード及びチエツクワ
ードの両方を使用し、結果としてシンドロームを
直接得るようにしている点が異なる。チエツクワ
ード中に誤りが存在しなければ、シンドロームは
共に0である。シンドロームが共に0でなければ
単一の誤りが存在し、この誤りの大きさ及び位置
はチエンサーチによつて見つけることができる。
勿論このチエンサーチは、単一の誤りがチエツク
ワードの1つに有り、この場合にデータワードが
有効として通され、訂正が必要でないことを明ら
かにするようにしてもよい。 勿論この与えられた例は、非常に簡単なもので
あり、次に、より実際的な例を第5図〜第8図を
参照して説明する。第5図は60個のデータワード
W0〜W59(WK-1)のブロツクを示しており、ここ
でこれらのワードは6個のチエツクワードと関連
されている。この方法ではデイジタルビデオテー
プレコーダで使用するためのもので、そのデータ
ワードはアナログテレビジヨン信号のサンプルレ
ベルに対応した8ビツトのパルスコード変調され
たワードである。60個のデータワードと共に6個
のチエツクワードを使用して幾つかの従来方法で
使用された冗長度のレベルを得るが、しかし6〜
255に至るまでの範囲内の数が有る限り、データ
ワードの数は異なるはずである。 基本的には6個の関連してチエツクワードを有
するデータは、変調された3個の誤り訂正リー
ド・ソロモンコードを形成する。ブロツク及びこ
れと関連したチエツクワード内の誤りを訂正する
ために全部で3個の誤り訂正能力を使用する必要
はない。この能力はデータ及びこれと関連したチ
エツクワード中の1個又は2個の誤りを訂正する
ためにだけ使用してもよい。そして、残りの冗長
度は誤りの検出のため、例えばブロツクパリテイ
チエツクを斯るブロツクの幾つかからなるデータ
のセグメントに対して行なうために利用される。 慣用のリード・ソロモンコードでは、6個のチ
エツクワードが拡張フイールド要素のマトリツク
スから以下の様にして得られる。 K0 K1 K2 K3 K4 K5=α0 α0 α0 …… α0 α1 α2 …… α0 α2 α4 …… α0 α3 α6 …… α0 α4 α8 …… α0 α5 α10 ……WK-1 WK-2 WK-3 〓 〓 W0 ……(18) ここでK0〜K5は夫々6個のチエツクワードを
表わし、W0〜WK-1はデータワードを表わす。し
かしながら、実際には、次のマトリツクスを使用
することがハードウエアを観点から、より簡単で
ある。 K-2 K-1 K0 K1 K2 K3=α0 α-2 α-4 …… α0 α-1 α-2 …… α0 α0 α0 …… α0 α1 α2 …… α0 α2 α4 …… α0 α3 α6 ……WK-1 WK-2 WK-3 〓 〓 W0
……(19) チエツクワードK- 2〜K3は上述した様な原始多
項式発生器を使用してデータワードW0〜WK-1
ら発生することができる。夫々チエツクワード
K- 2〜K3を発生するために必要な特殊な原始多項
式発生器は、夫々第6A図〜第6F図にブロツク
図の形で示されている。例えば第6A図を参照す
ると、原始多項式発生器の各々は、8個の入力端
子10を有し、夫々各排他的論理和ゲート11の
1入力端に接続され、その出力端が各シフトレジ
スタ段12の入力側に接続され、これらシフトレ
ジスタの各々は、その出力側が各出力端子13に
接続されている。シフトレジスタ段12の各出力
端が各排他的論理和ゲート11の入力端に接続さ
れて又、所望の多項式を発生するための適当な帰
還回路を構成している。 第6A図〜第6F図に夫々示す様な6個の異な
つた原始多項式発生器を使用する代わりに、第7
図にそのブロツク構成で示すPROMと協動する
原始多項式発生器を使用することができる。この
原始多項式発生器は、入力端子20を有し、各々
が各排他的論理和ゲート21の1入力側に接続さ
れ、これ等のゲート21の出力側が8ウエイD型
フリツプフロツプ22に接続され、このフリツプ
フロツプ22の8個の出力端が夫々PROM23
の8個の入力端に接続され、更にPROM23の
8個の出力端が夫々8個の出力端子24に接続さ
れる。又、PROM23の各出力端を夫々排他的
論理和ゲート21の各入力端に夫々接続して帰還
回路を構成する。この原始多項式発生器によつて
実際に発生される原始多項式はPROM23のプ
ログラムに依存し、従つて、その同じ基本構成を
使用してチエツク和K-2〜K3を発生するために必
要な6個の原始多項式発生器を形成することがで
きる。 慣用のリード・ソロモンコードでは、チエツク
ワードK-2〜K3は、更に処理されないでデータブ
ロツクと関連付けされている。しかしながら、上
述した様に、これはチエツクワード自身の誤りに
対して効果的な安全性を与えず、特にチエツクワ
ード中に1つの誤り、そしてデータワードに1つ
の誤りが存在する場合は然りである。したがつ
て、上述した様に、チエツクワードは、各チエツ
クワードがデータワードの総てのみでなく、他の
チエツクワードの総てに対しても依存するように
変形される。 そこでKがブロツクのデータワードの数であ
り、Nがブロツク長であるとすれば、第1段のチ
エツクワードは以下のマトリツクスから発生され
る。
【表】 換言すれば、K-2〜K3はチエツクワードであ
り、これらは都合よくブロツクと関連付けされて
いる。実際に使用するチエツクワードをC-2〜C3
と決めた場合、チエツクワードC及びKは以下の
式で関係付けされる。 α-10C-2=α-12K-2α-8C-1α-6C0α-4C1α-2C
2α0C3 α-4C-1=α-6K-1α-2C-1α-3C0α-2C1α-1C2
α0C3 α0C0=α0K0α0C-2α0C-1α0C1α0C2α0C3 α2C1=α6K1α5C-2α4C-1α3C0α1C2α0C3 α2C2=α12K2α10C-2α8C-1α6C0α4C1α0C
3 α0C3=α18K3α15C-2α12C-1α9C0α6C1α3
C2……(21) 式(21)はチエツクワードC-2〜C3に対して解
決されなければならない。この式は以下の様な行
列式の形で書き替えることができる。
【表】 再び、これはバンダモンデ行列式であり、これ
は通常実数の反数を有し、そして次の解答を得
る。
【表】 この行列式は、実際には大きなPROMを利用
して簡単に行われる。特殊な場合の要件としては
2K×8、即ち11アドレス入力と8出力である。
完全なコード発生器のブロツク図を第8図に示
す。チエツクワードK-2〜K3の各々は、慣用の方
法で、上述した様な関連した原始多項式発生器3
0を使用して発生される。データワードのみがこ
の発生方法では使用される。各原始多項式発生器
30の出力は、2K×8PROM31の形で6ウエ
イ8−8コード変換器をアドレスする。そしてそ
の出力はパリテイ発生器32に供給される。各チ
エツクワードに対して、8−8コード変換表の1
つがアクセスされ、そしてチエツクワードが6個
の変調されたKチエツクワード値の総てのモジユ
ロ2和として発生される。このようにして発生さ
れたチエツクワードC-2〜C3が伝送又は記録のた
めにデータブロツクと関連付けされる。 2つのチエツクワードのみを使用した方法と関
連して上述したデコーダにおけるデコーデイング
の方法は、一般的である。 応用例 尚、上述の実施例では、この発明に係る方法を
b隣接コード及びリード・ソロモンコードに関連
して説明したけれどもチエツクビツト又はワード
がデータビツト又はワードのブロツクと関連して
得られ且つ各チエツクビツト又はワードがブロツ
ク中のデータビツト又はワードの総てにのみ依存
している任意の符号化の方法、例えば2以上の誤
りを訂正するためのボーズ・チヨドーリ・オツケ
ンジエムコードにも適用できる。 又、上述ではデイジタルテレビジヨン信号に関
連した場合について説明したけれども、これに限
定されることなく、その他のデータの形式の場合
にも同様に容易に適用可能である。 発明の効果 上述の如くこの発明によれば、データビツト又
はワードブロツクの各々と関連して誤り検出及び
訂正に使用するための複数個のチエツクビツト又
はワードを設け、上記各チエツクビツト又はワー
ドが上記ブロツクの上記データビツト又はワード
の総てに応じて得られ且つ相互に上記チエツクビ
ツト又ワードが上記ブロツクと関連付けされるよ
うにしたので、冗長度なく良好な2値データの誤
り訂正を行うことができ、例えば再生したテレビ
ジヨン画像の画質を劣化させるようなことがなく
なる。
【図面の簡単な説明】
第1図は従来法におけるデータワードとこれと
関連するチエツクワードのブロツクを示す線図、
第2図は原始多項式発生器の動作の説明に供する
ための線図、第3図はこの説明に係わる方法のデ
ータワードとこれと関連するチエツクワードのブ
ロツクを示す線図、第4図はこの発明に係わる方
法のチエツクワードを発生するため回路を示すブ
ロツク図、第5図はこの発明に係わる方法のデー
タワードとこれと関連するチエツクワードのブロ
ツクの更に他の例を示す線図、第6A図〜第6F
図は第5図の方法に使用するための各原始多項式
発生器を示すブロツク図、第7図は第5図の方法
で使用するための別な原始多項式発生器を示すブ
ロツク図、第8図は第5図の方法で使用するため
のコード発生器を示すブロツク図である。 1,2は原始多項式発生器、3はミキサ、4は
プログラマブルリードオンリーメモリ
(PROM)、6は排他的論理和回路である。

Claims (1)

  1. 【特許請求の範囲】 1 連続して入力される2値データから複数のデ
    ータビツトまたはデータワードから成る複数のブ
    ロツクを編成するステツプと、 各ブロツク毎にそのブロツクを構成するデータ
    ビツトまたはデータワード全てのみを用いて所定
    の演算を行つて、そのブロツクに対する複数の第
    1のチエツクビツトまたはチエツクワードを生成
    するステツプと、 上記各ブロツクに対する複数の第2のチエツク
    ビツトまたはチエツクワードを、求めるべき上記
    第2のチエツクビツトまたはチエツクワード以外
    の第2のチエツクビツトまたはチエツクワードと
    上記各ブロツク毎にそのブロツクに対応する複数
    の第1のチエツクビツトまたはチエツクワードと
    を用いて生成するステツプと、 上記各ブロツクにそのブロツクに対応する第2
    の複数のチエツクビツトまたはチエツクワードを
    付加して出力データを生成するステツプとから成
    る誤り訂正コードの生成・付加方法。
JP58140144A 1982-08-06 1983-07-30 誤り訂正コードの生成・付加方法 Granted JPS5957541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB08222767A GB2124806B (en) 1982-08-06 1982-08-06 Method of correcting errors in binary data
GB8222767 1982-08-06

Publications (2)

Publication Number Publication Date
JPS5957541A JPS5957541A (ja) 1984-04-03
JPH0556050B2 true JPH0556050B2 (ja) 1993-08-18

Family

ID=10532167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58140144A Granted JPS5957541A (ja) 1982-08-06 1983-07-30 誤り訂正コードの生成・付加方法

Country Status (5)

Country Link
US (1) US4569051A (ja)
EP (1) EP0101218A3 (ja)
JP (1) JPS5957541A (ja)
CA (1) CA1196107A (ja)
GB (1) GB2124806B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770177B2 (ja) * 1984-01-25 1995-07-31 株式会社日立製作所 ディジタル信号再生装置
CA1228166A (en) * 1984-05-30 1987-10-13 Brian C. Mortimer Method and apparatus for coding digital data to permit correction of one or two incorrect data packets (bytes)
IT1206167B (it) * 1984-08-02 1989-04-14 Bordoni Ugo Fondazione Metodo e dispositivo per la trasmissione di un segnale di temporizzazione via cavo a lunghe distanze
JPH06101207B2 (ja) * 1985-03-13 1994-12-12 ソニー株式会社 誤り検出及び誤り訂正方法
US4739506A (en) * 1985-06-03 1988-04-19 Unisys Corp. IC chip error detecting and correcting apparatus
US4739504A (en) * 1985-06-03 1988-04-19 Unisys Corp. IC chip error detecting and correcting method
US4723245A (en) * 1985-07-01 1988-02-02 Unisys Corporation IC chip error detecting and correcting method including automatic self-checking of chip operation
US4739505A (en) * 1985-07-01 1988-04-19 Unisys Corp. IC chip error detecting and correcting apparatus with automatic self-checking of chip operation
JP2555336B2 (ja) * 1985-07-01 1996-11-20 バロースコーポレーシヨン チツプ動作の自動自己診断を伴うicチツプの誤り検出訂正装置及びその方法
US4796110A (en) * 1986-02-18 1989-01-03 Irwin Magnetic Systems, Inc. System and method for encoding and storing digital information on magnetic tape
JPS6356022A (ja) * 1986-08-26 1988-03-10 Victor Co Of Japan Ltd デイジタル記録再生装置
US4908521A (en) * 1987-01-06 1990-03-13 Visa International Service Association Transaction approval system
US4890287A (en) * 1988-03-09 1989-12-26 Magnetic Peripherals Inc. On-the-fly error correction
US5243604A (en) * 1990-12-18 1993-09-07 Seagate Technology, Inc. On-the-fly error correction
EP0497545B1 (en) * 1991-01-29 1997-01-08 Canon Kabushiki Kaisha Image signal coding device
DE69532631T2 (de) * 1994-09-16 2005-02-03 Sony Corp. Einrichtung und verfahren zur datenausgabe
US5881156A (en) * 1995-06-19 1999-03-09 Treni; Michael Portable, multi-functional, multi-channel wireless conference microphone
EP1401109A1 (en) * 2002-09-20 2004-03-24 Alcatel Method and encoder for implementing a fully protected multidimensional linear block code
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130511C (ja) * 1963-10-15
JPS5857781B2 (ja) * 1978-01-17 1983-12-21 三菱電機株式会社 符号化復号化方式
US4151510A (en) * 1978-04-27 1979-04-24 Honeywell Information Systems Method and apparatus for an efficient error detection and correction system
US4413339A (en) * 1981-06-24 1983-11-01 Digital Equipment Corporation Multiple error detecting and correcting system employing Reed-Solomon codes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method

Also Published As

Publication number Publication date
GB2124806A (en) 1984-02-22
EP0101218A3 (en) 1986-05-14
JPS5957541A (ja) 1984-04-03
GB2124806B (en) 1986-05-14
US4569051A (en) 1986-02-04
CA1196107A (en) 1985-10-29
EP0101218A2 (en) 1984-02-22

Similar Documents

Publication Publication Date Title
JPH0556050B2 (ja)
KR930001071B1 (ko) 에러 정정회로
US4447902A (en) Error-correction format for digital television signals
JP2570252B2 (ja) エラー訂正コード生成方法
AU603641B2 (en) Error correction method using reed-solomon code
EP0129849B1 (en) Error correction method and system
JPH084233B2 (ja) 誤り訂正符号の復号装置
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
JPH0612592B2 (ja) 2進デ−タのエラ−訂正装置
JPS632370B2 (ja)
JP2022500918A (ja) ターボ積符号の復号方法、装置、デコーダー及びコンピュータ記憶媒体
JP4126795B2 (ja) 疑似積符号復号装置及び方法
JP2684031B2 (ja) データの復号化方法
JPH0691471B2 (ja) 誤り訂正回路
JP2664267B2 (ja) 符号誤り訂正装置
JPH0347613B2 (ja)
JP2605269B2 (ja) エラー訂正方法
JP2738659B2 (ja) 符号化方法,符号化装置,及び復号化装置
JPH0628343B2 (ja) 積符号の復号方法
JP2796291B2 (ja) 誤り訂正方式
JPS6345922A (ja) 誤り訂正方法
JP2537178B2 (ja) デ−タ処理装置
JP2594314B2 (ja) データ構造変換方式
JPS5848937B2 (ja) エラ−検出訂正方式
JPH09331263A (ja) 誤り訂正方法及び装置