JPH07113940B2 - 半導体演算回路 - Google Patents
半導体演算回路Info
- Publication number
- JPH07113940B2 JPH07113940B2 JP1248824A JP24882489A JPH07113940B2 JP H07113940 B2 JPH07113940 B2 JP H07113940B2 JP 1248824 A JP1248824 A JP 1248824A JP 24882489 A JP24882489 A JP 24882489A JP H07113940 B2 JPH07113940 B2 JP H07113940B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- output
- supplied
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、２個の入力端子にそれぞれ供給される２個
の入力信号の差信号を取出す半導体演算回路に関するも
のであり、特に上記差信号の極性切換え機能をもった集
積化に適した半導体演算回路に関するものである。
の入力信号の差信号を取出す半導体演算回路に関するも
のであり、特に上記差信号の極性切換え機能をもった集
積化に適した半導体演算回路に関するものである。
第３図は従来の半導体演算回路の一例を示す。同図で、
第１入力端子（１）に供給された信号VAはバッファ増幅
器（11）を介してトランジスタ（Q5）、（Q7）の各ベー
スに供給される。トランジスタ（Q5）のエミッタに現わ
れる出力信号はトランジスタ（Q11）及び抵抗（R7）を
経て演算増幅器（10）の正（＋）入力に供給され、一
方、トランジスタ（Q7）のエミッタに現われる出力信号
はトランジスタ（Q9）及び抵抗（R8）を経て演算増幅器
（10）の負（−）入力に供給される。同様に第２入力端
子（２）に供給された信号VBはバッファ増幅器（12）を
介してトランジスタ（Q6）、（Q8）の各ベースに供給さ
れる。トランジスタ（Q6）のエミッタに現われる出力信
号はトランジスタ（Q10）及び抵抗（R7）を経て演算増
幅器（10）の正入力に供給され、トランジスタ（Q8）の
エミッタに現われる出力信号はトランジスタ（Q12）及
び抵抗（R8）を経て演算増幅器（10）の負入力に供給さ
れる。演算増幅器（10）の出力端子（３）には、後述す
る極性切換信号入力端子（４）に供給される極性切換信
号による指示に従って２個の入力信号VAとVBの差（VA−
VB）または（VB−VA）が発生する。
第１入力端子（１）に供給された信号VAはバッファ増幅
器（11）を介してトランジスタ（Q5）、（Q7）の各ベー
スに供給される。トランジスタ（Q5）のエミッタに現わ
れる出力信号はトランジスタ（Q11）及び抵抗（R7）を
経て演算増幅器（10）の正（＋）入力に供給され、一
方、トランジスタ（Q7）のエミッタに現われる出力信号
はトランジスタ（Q9）及び抵抗（R8）を経て演算増幅器
（10）の負（−）入力に供給される。同様に第２入力端
子（２）に供給された信号VBはバッファ増幅器（12）を
介してトランジスタ（Q6）、（Q8）の各ベースに供給さ
れる。トランジスタ（Q6）のエミッタに現われる出力信
号はトランジスタ（Q10）及び抵抗（R7）を経て演算増
幅器（10）の正入力に供給され、トランジスタ（Q8）の
エミッタに現われる出力信号はトランジスタ（Q12）及
び抵抗（R8）を経て演算増幅器（10）の負入力に供給さ
れる。演算増幅器（10）の出力端子（３）には、後述す
る極性切換信号入力端子（４）に供給される極性切換信
号による指示に従って２個の入力信号VAとVBの差（VA−
VB）または（VB−VA）が発生する。
（４）は上記出力差信号の極性切換信号が供給される入
力端子で、該入力端子（４）に供給された極性切換信号
はスイッチング・トランジスタ（Q1）、（Q2）の各ベー
スに供給され、またトランジスタ（Q13）を含むインバ
ータ（９）を経てスイッチング・トランジスタ（Q3）、
（Q4）のベースに供給される。（I1）、（I2）……（1
6）はそれぞれ関連するトランジスタに動作電流を供給
する電流源である。
力端子で、該入力端子（４）に供給された極性切換信号
はスイッチング・トランジスタ（Q1）、（Q2）の各ベー
スに供給され、またトランジスタ（Q13）を含むインバ
ータ（９）を経てスイッチング・トランジスタ（Q3）、
（Q4）のベースに供給される。（I1）、（I2）……（1
6）はそれぞれ関連するトランジスタに動作電流を供給
する電流源である。
次に第３図の回路の動作を説明する。極性切換信号入力
端子（４）に供給される極性切換信号がＨ（ハイレベ
ル）のときはスイッチング・トランジスタ（Q1）、（Q
2）がオン、（Q3）、（Q4）がオフとなり、トランジス
タ（Q5）、（Q8）が動作し、トランジスタ（Q7）、（Q
6）は動作を停止する。また、これに伴ってトランジス
タ（Q9）、（Q10）はオフになる。よって、第３図の回
路は等価的に第４図に示すようになる。こゝで抵抗（R
1）、（R2）、（R7）、（R8）の値がすべて等しけれ
ば、出力端子（３）に基準電圧Vrefを基準として、２個
の入力信号VAとVBの差信号（VA−VB）が発生する。
端子（４）に供給される極性切換信号がＨ（ハイレベ
ル）のときはスイッチング・トランジスタ（Q1）、（Q
2）がオン、（Q3）、（Q4）がオフとなり、トランジス
タ（Q5）、（Q8）が動作し、トランジスタ（Q7）、（Q
6）は動作を停止する。また、これに伴ってトランジス
タ（Q9）、（Q10）はオフになる。よって、第３図の回
路は等価的に第４図に示すようになる。こゝで抵抗（R
1）、（R2）、（R7）、（R8）の値がすべて等しけれ
ば、出力端子（３）に基準電圧Vrefを基準として、２個
の入力信号VAとVBの差信号（VA−VB）が発生する。
第３図の回路の極性切換信号入力端子（４）に供給され
る信号がＬ（ロウレベル）のときは、上記と逆にスイッ
チング・トランジスタ（Q3）、（Q4）がオン、（Q1）、
（Q2）がオフで、トランジスタ（Q7）、（Q9）、（Q
6）、（Q10）が動作し、出力端子（３）に上記と逆極性
の差信号（VB−VA）が発生する。
る信号がＬ（ロウレベル）のときは、上記と逆にスイッ
チング・トランジスタ（Q3）、（Q4）がオン、（Q1）、
（Q2）がオフで、トランジスタ（Q7）、（Q9）、（Q
6）、（Q10）が動作し、出力端子（３）に上記と逆極性
の差信号（VB−VA）が発生する。
上記のような従来の半導体演算回路では、出力信号の極
性を切換えるために、スイッチング・トランジスタ（Q
1）乃至（Q4）で制御されるエミッタ・ホロワ接続され
たトランジスタ（Q5）乃至（Q12）を使用している。こ
のため、これらのエミッタ・ホロワ・トランジスタのベ
ース−エミッタ間電圧のばらつきにより入出力間にオフ
セット電圧が生じるので精度が悪く、正確な差信号を得
ることができないという欠点があった。
性を切換えるために、スイッチング・トランジスタ（Q
1）乃至（Q4）で制御されるエミッタ・ホロワ接続され
たトランジスタ（Q5）乃至（Q12）を使用している。こ
のため、これらのエミッタ・ホロワ・トランジスタのベ
ース−エミッタ間電圧のばらつきにより入出力間にオフ
セット電圧が生じるので精度が悪く、正確な差信号を得
ることができないという欠点があった。
この発明は、上記のような従来の回路の欠点を解消する
ことを目的としたもので、オフセット電圧の発生をなく
して２個の入力信号の正確な差電圧を得ることのできる
半導体演算回路を提供するものである。
ことを目的としたもので、オフセット電圧の発生をなく
して２個の入力信号の正確な差電圧を得ることのできる
半導体演算回路を提供するものである。
この発明による半導体演算回路は、それぞれの入力端子
に供給された入力信号電圧を、各入力信号電圧の大きさ
に比例する大きさの電流に変換する１対の電圧−電流変
換器と、これらの電圧−電流変換器に各々第１のダイオ
ードを介して電流を供給する第１の電流源と、上記電圧
−電流変換器に各々第２のダイオードを介して電流を供
給する第２の電流源と、上記１対の電圧−電流変換器の
うちの第１の電圧−電流変換器の第１の出力と第２の電
圧−電流変換器の第２の出力とをそれぞれ演算増幅器の
正入力端子に結合する各第１の結合ダイオードと、上記
第１の電圧−電流変換器の第２の出力と上記第２の電圧
−電流変換器の第１の出力とをそれぞれ上記演算増幅器
の負入力端子に結合する各第２の結合ダイオードと、上
記演算増幅器の出力に結合されていて、上記入力信号電
圧の差を表わす差信号を発生する出力端子と、上記第１
および第２の電流源のうちのいずれか一方を選択的に動
作させて上記差信号の極性を切換える極性切換手段とか
らなっている。
に供給された入力信号電圧を、各入力信号電圧の大きさ
に比例する大きさの電流に変換する１対の電圧−電流変
換器と、これらの電圧−電流変換器に各々第１のダイオ
ードを介して電流を供給する第１の電流源と、上記電圧
−電流変換器に各々第２のダイオードを介して電流を供
給する第２の電流源と、上記１対の電圧−電流変換器の
うちの第１の電圧−電流変換器の第１の出力と第２の電
圧−電流変換器の第２の出力とをそれぞれ演算増幅器の
正入力端子に結合する各第１の結合ダイオードと、上記
第１の電圧−電流変換器の第２の出力と上記第２の電圧
−電流変換器の第１の出力とをそれぞれ上記演算増幅器
の負入力端子に結合する各第２の結合ダイオードと、上
記演算増幅器の出力に結合されていて、上記入力信号電
圧の差を表わす差信号を発生する出力端子と、上記第１
および第２の電流源のうちのいずれか一方を選択的に動
作させて上記差信号の極性を切換える極性切換手段とか
らなっている。
上記の構造をもった半導体演算回路は、各入力に供給さ
れた入力信号電圧を一旦電流に変換してからダイオード
を介して演算増幅器の各入力に供給するようにしている
から、オフセット電圧の発生をなくすことができる。
れた入力信号電圧を一旦電流に変換してからダイオード
を介して演算増幅器の各入力に供給するようにしている
から、オフセット電圧の発生をなくすことができる。
次に第１図及び第２図を参照してこの発明を詳細に説明
する。なお、第１図の回路で第３図に示す従来の回路と
同等部分には同じ参照番号を付す。同図で、第１入力端
子（１）に供給された信号VAは第１の電圧−電流変換器
（５）に供給され、第２入力端子（２）に供給された信
号VBは第２の電圧−電流変換器（６）に供給される。第
１の電圧−電流変換器（５）はバッファ増幅器（11）
と、該バッファ増幅器の出力が供給され、第１の出力を
発生するトランジスタ（Q51）及び第２の出力を発生す
るトランジスタ（Q52）と、各トランジスタのエミッタ
とアースとの間に接続された抵抗（R11）及び（R12）と
からなっている。同様に第２の電圧−電流変換器（６）
はバッファ増幅器（12）と、トランジスタ（Q61）及び
（Q62）と、抵抗（R21）及び（R22）とからなってい
る。第１の電圧−電流変換器（５）のトランジスタ（Q5
1）のコレクタに発生する第１の出力と、第２の電圧−
電流変換器（６）のトランジスタ（Q62）に発生する第
２の出力はそれぞれ結合ダイオード（D5）、（D6）を経
て演算増幅器（10）の正（＋）入力端子に供給される。
一方、第１の電圧−電流変換器（５）のトランジスタ
（Q52）のコレクタに発生する第２の出力と、第２の電
圧−電流変換器（６）のトランジスタ（Q61）のコレク
タに発生する第１の出力はそれぞれ結合ダイオード（D
7）、（D8）を経て演算増幅器（10）の負（−）入力端
子に供給される。演算増幅器（10）の出力端子（３）に
は後程説明する極性切換信号入力端子（４）に供給され
る極性切換信号に従って２個の入力信号の差（VA−VB）
または（VB−VA）が発生する。
する。なお、第１図の回路で第３図に示す従来の回路と
同等部分には同じ参照番号を付す。同図で、第１入力端
子（１）に供給された信号VAは第１の電圧−電流変換器
（５）に供給され、第２入力端子（２）に供給された信
号VBは第２の電圧−電流変換器（６）に供給される。第
１の電圧−電流変換器（５）はバッファ増幅器（11）
と、該バッファ増幅器の出力が供給され、第１の出力を
発生するトランジスタ（Q51）及び第２の出力を発生す
るトランジスタ（Q52）と、各トランジスタのエミッタ
とアースとの間に接続された抵抗（R11）及び（R12）と
からなっている。同様に第２の電圧−電流変換器（６）
はバッファ増幅器（12）と、トランジスタ（Q61）及び
（Q62）と、抵抗（R21）及び（R22）とからなってい
る。第１の電圧−電流変換器（５）のトランジスタ（Q5
1）のコレクタに発生する第１の出力と、第２の電圧−
電流変換器（６）のトランジスタ（Q62）に発生する第
２の出力はそれぞれ結合ダイオード（D5）、（D6）を経
て演算増幅器（10）の正（＋）入力端子に供給される。
一方、第１の電圧−電流変換器（５）のトランジスタ
（Q52）のコレクタに発生する第２の出力と、第２の電
圧−電流変換器（６）のトランジスタ（Q61）のコレク
タに発生する第１の出力はそれぞれ結合ダイオード（D
7）、（D8）を経て演算増幅器（10）の負（−）入力端
子に供給される。演算増幅器（10）の出力端子（３）に
は後程説明する極性切換信号入力端子（４）に供給され
る極性切換信号に従って２個の入力信号の差（VA−VB）
または（VB−VA）が発生する。
（７）はトランジスタ（Q71）と（Q72）をカレントミラ
ー接続してなる第１の電流源、（８）は同じくトランジ
スタ（Q81）と（Q82）とをカレントミラー接続してなる
第２の電流源である。そして、極性切換信号入力端子
（４）に供給される極性切換信号がＨのときはスイッチ
ング・トランジスタ（Q14）がオンになって第１の電流
源（７）が動作するが、スイッチング・トランジスタ
（Q15）はインバータ（９）より供給される反転された
信号によりオフになり、第２の電流源（８）は動作を停
止する。反対に極性切換信号がＬのときは第２の電流源
（８）が動作し、第１の電流源（７）は動作を停止す
る。第１の電流源（７）はダイオード（D2）、（D4）を
経てトランジスタ（Q51）、（Q61）にそれぞれ電流を供
給し、第２の電流源（８）はダイオード（D1）、（D3）
を経てトランジスタ（Q52）、（Q62）にそれぞれ電流を
供給する。
ー接続してなる第１の電流源、（８）は同じくトランジ
スタ（Q81）と（Q82）とをカレントミラー接続してなる
第２の電流源である。そして、極性切換信号入力端子
（４）に供給される極性切換信号がＨのときはスイッチ
ング・トランジスタ（Q14）がオンになって第１の電流
源（７）が動作するが、スイッチング・トランジスタ
（Q15）はインバータ（９）より供給される反転された
信号によりオフになり、第２の電流源（８）は動作を停
止する。反対に極性切換信号がＬのときは第２の電流源
（８）が動作し、第１の電流源（７）は動作を停止す
る。第１の電流源（７）はダイオード（D2）、（D4）を
経てトランジスタ（Q51）、（Q61）にそれぞれ電流を供
給し、第２の電流源（８）はダイオード（D1）、（D3）
を経てトランジスタ（Q52）、（Q62）にそれぞれ電流を
供給する。
次に第１図の回路の動作を説明する。極性切換信号入力
端子（４）に供給される極性切換信号がＨのときはスイ
ッチング・トランジスタ（Q14）がオンになって第１の
電流源（７）のみが動作する。第１の電流源（７）の電
流はダイオード（D2）、（D4）を通ってトランジスタ
（Q51）、（Q61）に吸い込まれる。このとき電流源
（７）の出力掃き出し電流がトランジスタ（Q51）、（Q
61）の吸い込み電流の和よりも大きくなるように設定さ
れておれば、結合ダイオード（D5）、（D8）には全く電
流は流れない。また、このときスイッチング・トランジ
スタ（Q15）はオフであるから、第２の電流源（８）は
電流を供給せず、従ってダイオード（D1）、（D3）には
電流は流れない。従って、第１図の回路は等価的に第２
図に示すようになる。
端子（４）に供給される極性切換信号がＨのときはスイ
ッチング・トランジスタ（Q14）がオンになって第１の
電流源（７）のみが動作する。第１の電流源（７）の電
流はダイオード（D2）、（D4）を通ってトランジスタ
（Q51）、（Q61）に吸い込まれる。このとき電流源
（７）の出力掃き出し電流がトランジスタ（Q51）、（Q
61）の吸い込み電流の和よりも大きくなるように設定さ
れておれば、結合ダイオード（D5）、（D8）には全く電
流は流れない。また、このときスイッチング・トランジ
スタ（Q15）はオフであるから、第２の電流源（８）は
電流を供給せず、従ってダイオード（D1）、（D3）には
電流は流れない。従って、第１図の回路は等価的に第２
図に示すようになる。
第２図において、抵抗（R1）、（R2）、（R12）、（R2
2）の値をすべて等しいとし、その値をｒとすると、結
合ダイオード（D6）、（D7）を流れる電流はそれぞれVB
/r、VA/rとなり、出力端子（３）には基準電圧Vrefを基
準として２個の出力信号の差信号（VA−VB）が発生す
る。この場合、ダイオード（D6）、（D7）のアノードに
流れ込む電流とカソードから流れ出る電流は当然等しい
ので、結合ダイオード（D6）、（D7）を設けたことによ
るオフセット電圧の発生は全くない。
2）の値をすべて等しいとし、その値をｒとすると、結
合ダイオード（D6）、（D7）を流れる電流はそれぞれVB
/r、VA/rとなり、出力端子（３）には基準電圧Vrefを基
準として２個の出力信号の差信号（VA−VB）が発生す
る。この場合、ダイオード（D6）、（D7）のアノードに
流れ込む電流とカソードから流れ出る電流は当然等しい
ので、結合ダイオード（D6）、（D7）を設けたことによ
るオフセット電圧の発生は全くない。
第１図の回路で、極性切換信号入力端子（４）に供給さ
れる極性切換信号がＬのときは、上記と逆にスイッチン
グ・トランジスタ（Q15）がオン、（Q14）がオフにな
り、ダイオード（D1）、（D3）を経てトランジスタ（Q5
2）、（Q62）にそれぞれ電流が吸い込まれる。そして、
信号電流はトランジスタ（Q51）のコレクタより結合ダ
イオード（D5）を経て、またトランジスタ（Q61）より
結合ダイオード（D8）を経て演算増幅器（10）側に流
れ、出力端子（３）に極性が逆の差信号（VB−VA）が発
生する。
れる極性切換信号がＬのときは、上記と逆にスイッチン
グ・トランジスタ（Q15）がオン、（Q14）がオフにな
り、ダイオード（D1）、（D3）を経てトランジスタ（Q5
2）、（Q62）にそれぞれ電流が吸い込まれる。そして、
信号電流はトランジスタ（Q51）のコレクタより結合ダ
イオード（D5）を経て、またトランジスタ（Q61）より
結合ダイオード（D8）を経て演算増幅器（10）側に流
れ、出力端子（３）に極性が逆の差信号（VB−VA）が発
生する。
以上のように、この発明によれば、入力信号電圧を一旦
電流に変換してから結合ダイオードを経て演算増幅器
（10）の２個の入力に供給するようにしているので、信
号路中のオフセット電圧の発生を完全に無くすことがで
き、オフセット電圧の影響のない２個の入力信号の差信
号を、極性変換可能に高精度で発生させることができ
る。
電流に変換してから結合ダイオードを経て演算増幅器
（10）の２個の入力に供給するようにしているので、信
号路中のオフセット電圧の発生を完全に無くすことがで
き、オフセット電圧の影響のない２個の入力信号の差信
号を、極性変換可能に高精度で発生させることができ
る。
第１図はこの発明による半導体演算回路の一実施例の回
路図、第２図は第１図の半導体演算回路の動作を説明す
る等価回路図、第３図は従来の半導体演算回路の例を示
す回路図、第４図は第３図の半導体演算回路の動作を説
明する等価回路図である。 （１）、（２）……入力端子、（３）……出力端子、
（４）、（９）……極性切換手段、（５）……第１の電
圧−電流変換器、（６）……第２の電圧−電流変換器、
（10）……演算増幅器、（D2）、（D4）……第１のダイ
オード、（D1）、（D3）……第２のダイオード、（D
5）、（D6）……第１の結合ダイオード、（D7）、（D
8）……第２の結合ダイオード。
路図、第２図は第１図の半導体演算回路の動作を説明す
る等価回路図、第３図は従来の半導体演算回路の例を示
す回路図、第４図は第３図の半導体演算回路の動作を説
明する等価回路図である。 （１）、（２）……入力端子、（３）……出力端子、
（４）、（９）……極性切換手段、（５）……第１の電
圧−電流変換器、（６）……第２の電圧−電流変換器、
（10）……演算増幅器、（D2）、（D4）……第１のダイ
オード、（D1）、（D3）……第２のダイオード、（D
5）、（D6）……第１の結合ダイオード、（D7）、（D
8）……第２の結合ダイオード。
Claims (1)
- 【請求項１】それぞれの入力端子に供給された入力信号
電圧を、各入力信号電圧の大きさに比例する大きさの電
流に変換する１対の電圧−電流変換器と、これらの電圧
−電流変換器に各々第１のダイオードを介して電流を供
給する第１の電流源と、上記電圧−電流変換器に各々第
２のダイオードを介して電流を供給する第２の電流源
と、上記１対の電圧−電流変換器のうちの第１の電圧−
電流変換器の第１の出力と第２の電圧−電流変換器の第
２の出力とをそれぞれ演算増幅器の正入力端子に結合す
る各第１の結合ダイオードと、上記第１の電圧−電流変
換器の第２の出力と上記第２の電圧−電流変換器の第１
の出力とをそれぞれ上記演算増幅器の負入力端子に結合
する各第２の結合ダイオードと、上記演算増幅器の出力
に結合されていて、上記入力信号電圧の差を表わす差信
号を発生する出力端子と、上記第１および第２の電流源
のうちのいずれか一方を選択的に動作させて上記差信号
の極性を切換える極性切換手段とからなる半導体演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248824A JPH07113940B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1248824A JPH07113940B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110687A JPH03110687A (ja) | 1991-05-10 |
| JPH07113940B2 true JPH07113940B2 (ja) | 1995-12-06 |
Family
ID=17183967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1248824A Expired - Lifetime JPH07113940B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113940B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI353577B (en) * | 2006-10-26 | 2011-12-01 | Novatek Microelectronics Corp | Voltage conversion device having non-linear gain a |
-
1989
- 1989-09-25 JP JP1248824A patent/JPH07113940B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03110687A (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| NO933658D0 (no) | Elektrisk spenningsomvandler | |
| JPH0473806B2 (ja) | ||
| CA1088639A (en) | Gain control circuit | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JPH07113940B2 (ja) | 半導体演算回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JP2570877B2 (ja) | スイッチ付クランプ回路 | |
| JPS5936039Y2 (ja) | スイッチング回路 | |
| RU2020729C1 (ru) | Усилитель тока | |
| JPH0793561B2 (ja) | トライステ−ト信号−バイナリ信号変換回路 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPH0434849B2 (ja) | ||
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPH08102672A (ja) | 半導体集積回路 | |
| JPS60148223A (ja) | 高速ダイオ−ドスイツチ回路 | |
| JPS63229914A (ja) | レベル変換回路 | |
| JPH0646519B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS60148208A (ja) | レベル変換回路 | |
| JPS62117085A (ja) | 絶対値回路 | |
| JPS6123415A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |