JPH07112106B2 - 薄膜電気回路を相互接続する方法 - Google Patents
薄膜電気回路を相互接続する方法Info
- Publication number
- JPH07112106B2 JPH07112106B2 JP1265311A JP26531189A JPH07112106B2 JP H07112106 B2 JPH07112106 B2 JP H07112106B2 JP 1265311 A JP1265311 A JP 1265311A JP 26531189 A JP26531189 A JP 26531189A JP H07112106 B2 JPH07112106 B2 JP H07112106B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- circuit
- metal
- interconnect
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1338—Chemical vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、薄膜回路を相互接続する方法に関する。本発
明は、寸法がミクロン級の薄膜回路の開路欠陥の修理に
特に有用である。
明は、寸法がミクロン級の薄膜回路の開路欠陥の修理に
特に有用である。
B.従来技術 金属中の欠陥一般、特に開路を修理する分野の従来技術
は多数ある。米国特許第3229361号、第4259367号、第42
72775号、第4358659号、第4374314号、第4381441号、第
4439754号、第4532401号がその代表である。しかし、本
発明者等の知る限り、本発明に含まれる工程ステップを
含む従来技術はない。
は多数ある。米国特許第3229361号、第4259367号、第42
72775号、第4358659号、第4374314号、第4381441号、第
4439754号、第4532401号がその代表である。しかし、本
発明者等の知る限り、本発明に含まれる工程ステップを
含む従来技術はない。
C.発明が解決しようとする問題点 薄膜回路の相互接続は、一般に集積回路、集積回路モジ
ュール、及びプリント回路板の作成に必要である。たと
えば、集積回路、実装モジュールまたはプリント回路板
上に薄膜回路を作成する際に開路欠陥が生じることがあ
る。そうした欠陥を修理するには、既存の回路と同じ基
板上に付着させた薄膜金属の修理用パッチの形で、欠陥
のある回路を補修するための追加的メタラジ(金属配
線)を付着させることによって、開路欠陥の両側で分離
した回路線を相互接続することが必要となる。別の例を
挙げると、1回の全体処理で多目的用の薄膜回路を作成
し、各目的に共通した全回路を最初のパスで画定するこ
とがしばしば望ましい。第2のパスでは、その既存の回
路と同じ基板上で回路の様々な領域に専用の薄膜金属の
相互結線を付着して、各目的用の回路を完成する。
ュール、及びプリント回路板の作成に必要である。たと
えば、集積回路、実装モジュールまたはプリント回路板
上に薄膜回路を作成する際に開路欠陥が生じることがあ
る。そうした欠陥を修理するには、既存の回路と同じ基
板上に付着させた薄膜金属の修理用パッチの形で、欠陥
のある回路を補修するための追加的メタラジ(金属配
線)を付着させることによって、開路欠陥の両側で分離
した回路線を相互接続することが必要となる。別の例を
挙げると、1回の全体処理で多目的用の薄膜回路を作成
し、各目的に共通した全回路を最初のパスで画定するこ
とがしばしば望ましい。第2のパスでは、その既存の回
路と同じ基板上で回路の様々な領域に専用の薄膜金属の
相互結線を付着して、各目的用の回路を完成する。
薄膜回路相互間に相互接続を形成することは、多くの場
合、難しい。たとえば、既存の薄膜回路中のメタラジが
多数の層からなり、上層がバリア金属、たとえばクロム
であり、空気中でそれが制御された深さまで酸化して保
護絶縁層を形成するものがある。こうした回路に接続を
行なう前に、この上部保護層を除去して、相互接続メタ
ラジと既存の回路の間で良好な電気的接触を行なわなけ
ればならない。もう一つ例を挙げると、接続点にある既
存の回路の端部の段差が非常に大きくて、相互結線とし
て付着させた薄膜メタラジがその段差を越えて接続でき
ないこともある。この場合は、既存の回路の厚さを減ら
して接続点での段差を減少させないと、相互接続が行な
えない。最後の例を挙げると、既存の回路平面の上面に
後続の回路層が作成できるように、薄膜回路をできるだ
け平坦にする必要のあることも多い。そのような平面状
回路上に薄膜金属の相互接続を行なう場合、その層の平
面性が維持される形で相互接続メタラジを付着させなけ
ればならない。この場合も、相互接続メタラジが、接続
点で回路平面より上に持ち上がらないような形で付着で
きるように、接続点での既存の回路の厚さを減少させる
ことが望ましい。
合、難しい。たとえば、既存の薄膜回路中のメタラジが
多数の層からなり、上層がバリア金属、たとえばクロム
であり、空気中でそれが制御された深さまで酸化して保
護絶縁層を形成するものがある。こうした回路に接続を
行なう前に、この上部保護層を除去して、相互接続メタ
ラジと既存の回路の間で良好な電気的接触を行なわなけ
ればならない。もう一つ例を挙げると、接続点にある既
存の回路の端部の段差が非常に大きくて、相互結線とし
て付着させた薄膜メタラジがその段差を越えて接続でき
ないこともある。この場合は、既存の回路の厚さを減ら
して接続点での段差を減少させないと、相互接続が行な
えない。最後の例を挙げると、既存の回路平面の上面に
後続の回路層が作成できるように、薄膜回路をできるだ
け平坦にする必要のあることも多い。そのような平面状
回路上に薄膜金属の相互接続を行なう場合、その層の平
面性が維持される形で相互接続メタラジを付着させなけ
ればならない。この場合も、相互接続メタラジが、接続
点で回路平面より上に持ち上がらないような形で付着で
きるように、接続点での既存の回路の厚さを減少させる
ことが望ましい。
D.問題点を解決するための手段 本発明は、上記の諸問題が解決されるような形で薄膜回
路を相互接続する、2段式プロセスである。第1のステ
ップでは、パルス式レーザを用いて、相互接続点で薄膜
回路中のメタラジを部分的に融除即ち除去する。第2ス
テップでは、先にパルス式レーザ光線に当てた既存回路
の領域をも金属で覆うように、相互接続点間に導体金属
を付着させる。薄膜回路の2つの区間を接合するため、
第2ステップで付着させる導体金属は、所望の相互接続
を形成するのに適した正確な厚さ、長さ、幅をもたらす
ようにパターン付けする。このステップは、当業者なら
すぐに思い浮かべるいくつかの方法で実施できる。本明
細書に記載する方法を用いて、単一平面上に存在する薄
膜回路を接合することもでき、また多段薄膜回路の異な
る平面上に存在するいくつかの薄膜回路を接合すること
もできる。後者の場合、第2ステップで画定される相互
接続メタラジは、相互接続すべき諸回路平面を分離する
誘電体層中の穴を通して付着させる。本明細書において
メタラジ(金属配線)とは、単層又は多層の薄膜導体、
これらの表面に金属酸化物を含むもの等をいう。
路を相互接続する、2段式プロセスである。第1のステ
ップでは、パルス式レーザを用いて、相互接続点で薄膜
回路中のメタラジを部分的に融除即ち除去する。第2ス
テップでは、先にパルス式レーザ光線に当てた既存回路
の領域をも金属で覆うように、相互接続点間に導体金属
を付着させる。薄膜回路の2つの区間を接合するため、
第2ステップで付着させる導体金属は、所望の相互接続
を形成するのに適した正確な厚さ、長さ、幅をもたらす
ようにパターン付けする。このステップは、当業者なら
すぐに思い浮かべるいくつかの方法で実施できる。本明
細書に記載する方法を用いて、単一平面上に存在する薄
膜回路を接合することもでき、また多段薄膜回路の異な
る平面上に存在するいくつかの薄膜回路を接合すること
もできる。後者の場合、第2ステップで画定される相互
接続メタラジは、相互接続すべき諸回路平面を分離する
誘電体層中の穴を通して付着させる。本明細書において
メタラジ(金属配線)とは、単層又は多層の薄膜導体、
これらの表面に金属酸化物を含むもの等をいう。
上記の第1ステップでパルス式レーザ処理によって誘導
される部分融除は、容易に制御できる。レーザ光線のフ
ルエンス(Fluence)を調節し、パルス数を変化させる
ことによって、所望の厚さの金属を再現可能に除去する
ことができる。すなわち、薄膜導体から金属酸化物層を
除去したり、多層薄膜導体から上面の金属層を除去した
り、ある厚さだけ金属を除去して、単層または多層薄膜
導体中に所望の高さの段差を作成したりすることができ
る。融除される領域の面積は融除される回路の表面での
レーザ光線のスポット・サイズを変化させることによっ
て制御される。
される部分融除は、容易に制御できる。レーザ光線のフ
ルエンス(Fluence)を調節し、パルス数を変化させる
ことによって、所望の厚さの金属を再現可能に除去する
ことができる。すなわち、薄膜導体から金属酸化物層を
除去したり、多層薄膜導体から上面の金属層を除去した
り、ある厚さだけ金属を除去して、単層または多層薄膜
導体中に所望の高さの段差を作成したりすることができ
る。融除される領域の面積は融除される回路の表面での
レーザ光線のスポット・サイズを変化させることによっ
て制御される。
好ましい実施例では、上記の第2ステップでの相互接続
用薄膜メタラジ・パターンの付着は、レーザ化学蒸着に
よって実施する。この工程では、連続波レーザ光線を基
板表面上の電気的に相互接続すべき領域内に集束させ
る。レーザ光は基板表面で吸収されて、局部的加熱を引
き起こす。加熱された領域で金属化合物の蒸気が分解し
て、高純度の導体金属の局部的化学蒸着をもたらす。こ
の工程には様々な金属化合物が使用できる。この好まし
い方法では、金属化合物は、金または銅のβ−ジケトン
錯体である。第2ステップでレーザ化学蒸着を行なうこ
の2段式相互接続を使用すると、優れた電気特性をもつ
電気的相互接続が得られる。相互接続された回路を反復
熱サイクルにかけまたは高湿度にさらしても、電気的性
能の劣化は見られない。一方、パルス式レーザ融除・ス
テップなしのレーザ化学蒸着による相互接続は、最初か
ら電気伝導度が不十分であり、あるいは最初は伝導度が
良好でも、反復熱サイクルにかけまたは高湿度にさらす
と低下する。
用薄膜メタラジ・パターンの付着は、レーザ化学蒸着に
よって実施する。この工程では、連続波レーザ光線を基
板表面上の電気的に相互接続すべき領域内に集束させ
る。レーザ光は基板表面で吸収されて、局部的加熱を引
き起こす。加熱された領域で金属化合物の蒸気が分解し
て、高純度の導体金属の局部的化学蒸着をもたらす。こ
の工程には様々な金属化合物が使用できる。この好まし
い方法では、金属化合物は、金または銅のβ−ジケトン
錯体である。第2ステップでレーザ化学蒸着を行なうこ
の2段式相互接続を使用すると、優れた電気特性をもつ
電気的相互接続が得られる。相互接続された回路を反復
熱サイクルにかけまたは高湿度にさらしても、電気的性
能の劣化は見られない。一方、パルス式レーザ融除・ス
テップなしのレーザ化学蒸着による相互接続は、最初か
ら電気伝導度が不十分であり、あるいは最初は伝導度が
良好でも、反復熱サイクルにかけまたは高湿度にさらす
と低下する。
E.実施例 下記の例は、例示のために示したものにすぎず、本発明
を限定するものではない。本発明の範囲または原理から
逸脱することなく、当業者には多数の変形が思い浮かぶ
はずである。
を限定するものではない。本発明の範囲または原理から
逸脱することなく、当業者には多数の変形が思い浮かぶ
はずである。
例1 ポリイミド基板上の多重メタラジ・スタック(Cr/Cu/Ni
/Au/Cr)の幅15μm、厚さ10μmの線からなる開いた薄
膜回路を、以下の相互接続工程によって接合した。既存
の回路の開路欠陥のある部位の一端を、フルエンス12.7
J/cm2、反復率1Hzのエキシマ・レーザ(308nm)からの
4つのパルスで部分的に融除した。既存の回路の開路欠
陥部位の他端で同じことを繰り返した。次いで、ジメチ
ル金β−ジケトン錯体からのレーザ化学蒸着によって、
金を付着させた。既存の薄膜回路の線と同じ厚さ及び幅
で必要な長さの相互接続線が得られるようにレーザ出力
と走査の諸パラメータを調節して、レーザ化学蒸着工程
を最適化した。
/Au/Cr)の幅15μm、厚さ10μmの線からなる開いた薄
膜回路を、以下の相互接続工程によって接合した。既存
の回路の開路欠陥のある部位の一端を、フルエンス12.7
J/cm2、反復率1Hzのエキシマ・レーザ(308nm)からの
4つのパルスで部分的に融除した。既存の回路の開路欠
陥部位の他端で同じことを繰り返した。次いで、ジメチ
ル金β−ジケトン錯体からのレーザ化学蒸着によって、
金を付着させた。既存の薄膜回路の線と同じ厚さ及び幅
で必要な長さの相互接続線が得られるようにレーザ出力
と走査の諸パラメータを調節して、レーザ化学蒸着工程
を最適化した。
例2 ポリイミド基板上の多重メタラジ・スタック(Cr/Cu/C
r)の厚さ6μm、幅8μmの線からなる薄膜回路の2
つの区間を、以下の相互接続工程によって接合した。既
存回路の線を、フルエンス8.6J/cm2のエキシマ・レーザ
(308nm)からの2個のパルスで、その接続点で部分的
に融除した。次いで、ジメチル金β−ジケトン錯体から
のレーザ化学蒸着によって金を付着させた。薄膜回路の
残りの部分と同一平面上にある既存回路の線と同じ幅及
び厚さで必要な長さの相互接続線が得られるように、レ
ーザ出力と走査の諸パラメータを調節して、レーザ化学
蒸着工程を最適化した。
r)の厚さ6μm、幅8μmの線からなる薄膜回路の2
つの区間を、以下の相互接続工程によって接合した。既
存回路の線を、フルエンス8.6J/cm2のエキシマ・レーザ
(308nm)からの2個のパルスで、その接続点で部分的
に融除した。次いで、ジメチル金β−ジケトン錯体から
のレーザ化学蒸着によって金を付着させた。薄膜回路の
残りの部分と同一平面上にある既存回路の線と同じ幅及
び厚さで必要な長さの相互接続線が得られるように、レ
ーザ出力と走査の諸パラメータを調節して、レーザ化学
蒸着工程を最適化した。
例3 セラミック基板上の多重メタラジ・スタック(Cr/Cu/Ni
/Au/Cr)の幅15μm、厚さ8μmの線からなる薄膜回路
の2つの区間を、以下の相互接続工程によって接合し
た。既存回路の線を、フルエンス12.7J/cm2のエキシマ
・レーザ(308nm)からの4個のパルスで、接続点で部
分的に融除した。次いで、銅β−ジケトン錯体からのレ
ーザ化学蒸着によって、銅を付着させた。既存の薄膜回
路の線と同じ厚さ及び幅で必要な長さの相互接続線が得
られるように、レーザ出力と走査の諸パラメータを調節
して、レーザ化学蒸着を最適化した。
/Au/Cr)の幅15μm、厚さ8μmの線からなる薄膜回路
の2つの区間を、以下の相互接続工程によって接合し
た。既存回路の線を、フルエンス12.7J/cm2のエキシマ
・レーザ(308nm)からの4個のパルスで、接続点で部
分的に融除した。次いで、銅β−ジケトン錯体からのレ
ーザ化学蒸着によって、銅を付着させた。既存の薄膜回
路の線と同じ厚さ及び幅で必要な長さの相互接続線が得
られるように、レーザ出力と走査の諸パラメータを調節
して、レーザ化学蒸着を最適化した。
F.発明の効果 本発明により、薄膜回路の相互接続に有用な方法が達成
された。
された。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ライオード・ジヤクソン アメリカ合衆国カリフオルニア州サン・ホ セ、シヤドウ・ブロツク・ドライブ981番 地 (56)参考文献 特開 昭63−183481(JP,A) 特開 昭52−21229(JP,A) 特開 平2−47893(JP,A) 特公 昭52−35596(JP,B2) 昭和61年秋季第47回応用物理学会学術講 演会講演予稿集 第348頁 289−ZG−10
Claims (3)
- 【請求項1】(a)相互接続接点における金属配線を融
除するのに十分なエネルギを有するパルス式レーザを用
いて、上記相互接続接点における金属配線を部分的に融
除する工程と、 (b)金属を付着して所望の大きさの相互接続を形成す
る工程と、 を含む、薄膜電気回路を相互接続する方法。 - 【請求項2】前記パルス式レーザがエキシマ・レーザで
ある、特許請求の範囲第1項に記載の方法。 - 【請求項3】前記相互接続の金属がレーザ化学蒸着によ
って付着されることである、特許請求の範囲第1項に記
載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/263,103 US4880959A (en) | 1988-10-26 | 1988-10-26 | Process for interconnecting thin-film electrical circuits |
US263103 | 1988-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02183592A JPH02183592A (ja) | 1990-07-18 |
JPH07112106B2 true JPH07112106B2 (ja) | 1995-11-29 |
Family
ID=23000376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1265311A Expired - Lifetime JPH07112106B2 (ja) | 1988-10-26 | 1989-10-13 | 薄膜電気回路を相互接続する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4880959A (ja) |
EP (1) | EP0366259B1 (ja) |
JP (1) | JPH07112106B2 (ja) |
DE (1) | DE68914939T2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079070A (en) * | 1990-10-11 | 1992-01-07 | International Business Machines Corporation | Repair of open defects in thin film conductors |
US5153408A (en) * | 1990-10-31 | 1992-10-06 | International Business Machines Corporation | Method and structure for repairing electrical lines |
US5243140A (en) * | 1991-10-04 | 1993-09-07 | International Business Machines Corporation | Direct distribution repair and engineering change system |
US5221426A (en) * | 1991-11-29 | 1993-06-22 | Motorola Inc. | Laser etch-back process for forming a metal feature on a non-metal substrate |
US5246745A (en) * | 1991-12-23 | 1993-09-21 | International Business Machines Corporation | Laser-induced chemical vapor deposition of thin-film conductors |
JPH0799791B2 (ja) * | 1992-04-15 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 透明基板上の回路ライン接続方法 |
JP2718893B2 (ja) * | 1993-06-04 | 1998-02-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 移相マスクの移相欠陥を修復する方法 |
US5384953A (en) * | 1993-07-21 | 1995-01-31 | International Business Machines Corporation | Structure and a method for repairing electrical lines |
US5446961A (en) * | 1993-10-15 | 1995-09-05 | International Business Machines Corporation | Method for repairing semiconductor substrates |
US5643476A (en) * | 1994-09-21 | 1997-07-01 | University Of Southern California | Laser system for removal of graffiti |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
US6211080B1 (en) | 1996-10-30 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Repair of dielectric-coated electrode or circuit defects |
US6159832A (en) * | 1998-03-18 | 2000-12-12 | Mayer; Frederick J. | Precision laser metallization |
WO2002074027A1 (en) * | 2001-03-12 | 2002-09-19 | Agency For Science, Technology And Research | Improved laser metallisation circuit formation and circuits formed thereby |
US7800014B2 (en) | 2004-01-09 | 2010-09-21 | General Lasertronics Corporation | Color sensing for laser decoating |
US7633033B2 (en) | 2004-01-09 | 2009-12-15 | General Lasertronics Corporation | Color sensing for laser decoating |
TWI431380B (zh) * | 2006-05-12 | 2014-03-21 | Photon Dynamics Inc | 沉積修復設備及方法 |
WO2008118365A1 (en) | 2007-03-22 | 2008-10-02 | General Lasertronics Corporation | Methods for stripping and modifying surfaces with laser-induced ablation |
US20090008827A1 (en) * | 2007-07-05 | 2009-01-08 | General Lasertronics Corporation, A Corporation Of The State Of California | Aperture adapters for laser-based coating removal end-effector |
US8728589B2 (en) * | 2007-09-14 | 2014-05-20 | Photon Dynamics, Inc. | Laser decal transfer of electronic materials |
US10112257B1 (en) | 2010-07-09 | 2018-10-30 | General Lasertronics Corporation | Coating ablating apparatus with coating removal detection |
US9895771B2 (en) | 2012-02-28 | 2018-02-20 | General Lasertronics Corporation | Laser ablation for the environmentally beneficial removal of surface coatings |
JP6665386B2 (ja) * | 2013-12-15 | 2020-03-13 | オーボテック リミテッド | プリント回路配線の修復 |
US10086597B2 (en) | 2014-01-21 | 2018-10-02 | General Lasertronics Corporation | Laser film debonding method |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2704728A (en) * | 1951-10-08 | 1955-03-22 | Ohio Commw Eng Co | Gas plating metal objects with copper acetylacetonate |
US3229361A (en) * | 1964-08-07 | 1966-01-18 | Valacich Walter Barry | Metal repairing |
JPS5221229A (en) * | 1975-08-13 | 1977-02-17 | Kogyo Gijutsuin | Partial plating method by gaseous phase plating method |
JPS5235596A (en) * | 1975-09-12 | 1977-03-18 | Hitachi Ltd | Burglar watch system |
US4044222A (en) * | 1976-01-16 | 1977-08-23 | Western Electric Company, Inc. | Method of forming tapered apertures in thin films with an energy beam |
US4272775A (en) * | 1978-07-03 | 1981-06-09 | National Semiconductor Corporation | Laser trim protection process and structure |
US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
US4381441A (en) * | 1980-10-30 | 1983-04-26 | Western Electric Company, Inc. | Methods of and apparatus for trimming film resistors |
US4439754A (en) * | 1981-04-03 | 1984-03-27 | Electro-Films, Inc. | Apertured electronic circuit package |
US4358659A (en) * | 1981-07-13 | 1982-11-09 | Mostek Corporation | Method and apparatus for focusing a laser beam on an integrated circuit |
US4374314A (en) * | 1981-08-17 | 1983-02-15 | Analog Devices, Inc. | Laser template trimming of circuit elements |
JPS58170037A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 配線の切断方法及び切断装置 |
EP0130398B1 (de) * | 1983-06-29 | 1991-01-23 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung und Vorrichtung zur Durchführung eines solchen Verfahrens |
ES2019931B3 (es) * | 1986-02-14 | 1991-07-16 | Amoco Corp | Tratamiento por laser ultravioleta de superficies moldeadas. |
JP2590856B2 (ja) * | 1987-01-27 | 1997-03-12 | 三菱電機株式会社 | 回路基板およびその修復方法 |
US5182230A (en) * | 1988-07-25 | 1993-01-26 | International Business Machines Corporation | Laser methods for circuit repair on integrated circuits and substrates |
-
1988
- 1988-10-26 US US07/263,103 patent/US4880959A/en not_active Expired - Lifetime
-
1989
- 1989-09-21 DE DE68914939T patent/DE68914939T2/de not_active Expired - Fee Related
- 1989-09-21 EP EP89309601A patent/EP0366259B1/en not_active Expired - Lifetime
- 1989-10-13 JP JP1265311A patent/JPH07112106B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
昭和61年秋季第47回応用物理学会学術講演会講演予稿集第348頁289−ZG−10 |
Also Published As
Publication number | Publication date |
---|---|
EP0366259A2 (en) | 1990-05-02 |
EP0366259A3 (en) | 1990-11-22 |
DE68914939D1 (de) | 1994-06-01 |
JPH02183592A (ja) | 1990-07-18 |
US4880959A (en) | 1989-11-14 |
DE68914939T2 (de) | 1994-11-10 |
EP0366259B1 (en) | 1994-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07112106B2 (ja) | 薄膜電気回路を相互接続する方法 | |
JP3338465B2 (ja) | レーザの使用による熱効率の悪い表面上の金属の直接パターン化 | |
US5593901A (en) | Monolithic series and parallel connected photovoltaic module | |
JP3587884B2 (ja) | 多層回路基板の製造方法 | |
US4931134A (en) | Method of using laser routing to form a rigid/flex circuit board | |
US5093279A (en) | Laser ablation damascene process | |
KR900004268B1 (ko) | 반도체 장치 제조방법 | |
JP2683696B2 (ja) | 金属製基層の選択的メッキ法 | |
JPH061793B2 (ja) | 集積回路の相互接続配線網を形成する多層配線導体間をレ−ザプログラミングにより接続する方法およびこの方法を応用して得られる集積回路 | |
US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
US6541868B2 (en) | Interconnecting conductive links | |
JP3810629B2 (ja) | 半導体装置およびその半導体装置の製造方法 | |
US4855871A (en) | Thin film semiconductor interconnect module | |
US7145243B2 (en) | Photo-thermal induced diffusion | |
US5920789A (en) | Technique for producing interconnecting conductive links | |
JP3284694B2 (ja) | 多層抵抗モジュール | |
US5940727A (en) | Technique for producing interconnecting conductive links | |
JP3343812B2 (ja) | バイアホール形成方法及びレーザ加工装置 | |
WO2022118517A1 (ja) | 導電部の製造方法、導電部を含む電子部品の製造方法、導電部を含む電子部品を組み立てた製品の製造方法、導電部、導電部を有する電子部品、導電部を含む電子部品を組み込んだ製品 | |
US5989989A (en) | Die and cube reroute process | |
JPH0582970A (ja) | 混成回路基板 | |
Terrill | Laser ablation patterning for low cost 3D die packaging | |
JP3342086B2 (ja) | 光起電力装置の製造方法 | |
JPS62250655A (ja) | 半導体装置およびその製造方法 | |
JP2897313B2 (ja) | 配線形成法 |