JPH07107045A - 光信号検出回路 - Google Patents
光信号検出回路Info
- Publication number
- JPH07107045A JPH07107045A JP5245480A JP24548093A JPH07107045A JP H07107045 A JPH07107045 A JP H07107045A JP 5245480 A JP5245480 A JP 5245480A JP 24548093 A JP24548093 A JP 24548093A JP H07107045 A JPH07107045 A JP H07107045A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- capacitor
- optical
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 光信号入力検出時間を調節することの可能な
光信号検出回路を提供する。 【構成】 トランジスタ１１、コンデンサ１２および電
流源１３はピークホールド回路を構成し、光電変換され
た光入力信号を検出してそのピーク値を保持する。ま
た、トランジスタ１４、コンデンサ１７、電流源１８お
よび基準電圧発生回路１５は基準電位設定回路を構成
し、光入力信号の検出レベルを設定する。光入力信号検
出点Ｂおよび検出レベル設定点Ｃの間にはコンデンサ１
９が設けられている。識別回路１６は光入力信号が検出
レベルを越えたタイミングに光信号入力を検出する。こ
の検出時間はコンデンサ１９に蓄積される電荷の放電量
が電流源１８によって調節されることにより、任意の時
間に調節される。
光信号検出回路を提供する。 【構成】 トランジスタ１１、コンデンサ１２および電
流源１３はピークホールド回路を構成し、光電変換され
た光入力信号を検出してそのピーク値を保持する。ま
た、トランジスタ１４、コンデンサ１７、電流源１８お
よび基準電圧発生回路１５は基準電位設定回路を構成
し、光入力信号の検出レベルを設定する。光入力信号検
出点Ｂおよび検出レベル設定点Ｃの間にはコンデンサ１
９が設けられている。識別回路１６は光入力信号が検出
レベルを越えたタイミングに光信号入力を検出する。こ
の検出時間はコンデンサ１９に蓄積される電荷の放電量
が電流源１８によって調節されることにより、任意の時
間に調節される。
Description
【０００１】
【産業上の利用分野】本発明は、光受信器等において受
信光を検出する光信号検出回路に関するものである。
信光を検出する光信号検出回路に関するものである。
【０００２】
【従来の技術】従来、この種の光信号検出回路としては
図３に示す回路構成のものがある。
図３に示す回路構成のものがある。
【０００３】光受信器に受光された光信号は光電変換さ
れ、例えば、図４（ａ）に示す電気信号に変換される。
この電気信号は光信号検出回路を構成するトランジスタ
１のベース（点Ｅ）に入力される。トランジスタ１はこ
の光信号入力によってオンし、コンデンサ２に電荷が蓄
積される。この電荷の蓄積により、トランジスタ１のエ
ミッタ（点Ｆ）の電位は図４（ｂ）に示すように信号入
力に対応して上昇し、光入力信号のピーク値がコンデン
サ２に保持される。この電荷保持時間は電流源３によっ
て調整される。一方、トランジスタ４は基準電圧発生回
路５によって一定電圧にバイアスされており、トランジ
スタ４のエミッタ（点Ｇ）の電位は図４（ｂ）に示すよ
うに一定電圧に設定されている。識別回路６は各トラン
ジスタ１，４のエミッタ電位を入力し、トランジスタ１
のエミッタ電位がトランジスタ４のエミッタ電位を越え
たタイミング、つまり光入力信号が基準電位を越えたタ
イミングに、出力端（点Ｈ）の電位を図４（ｃ）に示す
ようにハイレベルにする。識別回路６のこのハイレベル
信号の出力により、光受信器に一定レベルの光信号が入
力されたことが検出される。なお、コンデンサ７および
電流源８は、トランジスタ１、コンデンサ２および電流
源３によって構成される信号入力側の回路構成と、基準
電位発生側の回路構成とを対称にして雑音性能の向上を
図るものである。
れ、例えば、図４（ａ）に示す電気信号に変換される。
この電気信号は光信号検出回路を構成するトランジスタ
１のベース（点Ｅ）に入力される。トランジスタ１はこ
の光信号入力によってオンし、コンデンサ２に電荷が蓄
積される。この電荷の蓄積により、トランジスタ１のエ
ミッタ（点Ｆ）の電位は図４（ｂ）に示すように信号入
力に対応して上昇し、光入力信号のピーク値がコンデン
サ２に保持される。この電荷保持時間は電流源３によっ
て調整される。一方、トランジスタ４は基準電圧発生回
路５によって一定電圧にバイアスされており、トランジ
スタ４のエミッタ（点Ｇ）の電位は図４（ｂ）に示すよ
うに一定電圧に設定されている。識別回路６は各トラン
ジスタ１，４のエミッタ電位を入力し、トランジスタ１
のエミッタ電位がトランジスタ４のエミッタ電位を越え
たタイミング、つまり光入力信号が基準電位を越えたタ
イミングに、出力端（点Ｈ）の電位を図４（ｃ）に示す
ようにハイレベルにする。識別回路６のこのハイレベル
信号の出力により、光受信器に一定レベルの光信号が入
力されたことが検出される。なお、コンデンサ７および
電流源８は、トランジスタ１、コンデンサ２および電流
源３によって構成される信号入力側の回路構成と、基準
電位発生側の回路構成とを対称にして雑音性能の向上を
図るものである。
【０００４】ところで、ＦＤＤＩ（ファイバ・ディスト
リビューティッド・データ・インターフェイス）、ＳＤ
Ｈ（シンクロナス・デジタル・ハイアラーキ）等の通信
方式の規定においては、信号検出系の動作は実際の信号
入力タイミングよりも所定時間遅れて動作することが要
求されている。例えば、図５に概略を示す光信号検出回
路において、光電変換された入力光信号は、バッファ２
１を介してバッファ２２，２３からなる信号系と、バッ
ファ２４，２５および遅延素子２６からなる信号検出系
とに分けられる。信号検出系における信号検出の開始タ
イミングｔ1 は、信号系における実際の信号入力タイミ
ングｔ0 から所定の遅延時間ＴD だけ図示のように遅れ
ており、信号検出系がオンになっているにもかかわら
ず、信号系が立ち上がっていない不都合な状態が起きな
いようにされている。
リビューティッド・データ・インターフェイス）、ＳＤ
Ｈ（シンクロナス・デジタル・ハイアラーキ）等の通信
方式の規定においては、信号検出系の動作は実際の信号
入力タイミングよりも所定時間遅れて動作することが要
求されている。例えば、図５に概略を示す光信号検出回
路において、光電変換された入力光信号は、バッファ２
１を介してバッファ２２，２３からなる信号系と、バッ
ファ２４，２５および遅延素子２６からなる信号検出系
とに分けられる。信号検出系における信号検出の開始タ
イミングｔ1 は、信号系における実際の信号入力タイミ
ングｔ0 から所定の遅延時間ＴD だけ図示のように遅れ
ており、信号検出系がオンになっているにもかかわら
ず、信号系が立ち上がっていない不都合な状態が起きな
いようにされている。
【０００５】上記従来の図３に示す光信号検出回路で
は、トランジスタ１に信号が入力されて識別回路６から
検出信号が出力されるまで、図４（ｃ）に示すように時
間Ｔだけ遅れている。
は、トランジスタ１に信号が入力されて識別回路６から
検出信号が出力されるまで、図４（ｃ）に示すように時
間Ｔだけ遅れている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成においては、信号入力検出タイミングの遅
れ時間調整を行うことは困難であった。これは、トラン
ジスタ４によって構成される基準電位発生回路の出力す
る基準電圧が一定値に保たれているため、つまり、入力
信号レベルと比較される基準レベルが固定した一定値で
あるためである。このため、実際に光信号入力があって
から信号検出を確実に行うために、信号入力検出時間Ｔ
をさらに長く確保するといったことはできなかった。
来の回路構成においては、信号入力検出タイミングの遅
れ時間調整を行うことは困難であった。これは、トラン
ジスタ４によって構成される基準電位発生回路の出力す
る基準電圧が一定値に保たれているため、つまり、入力
信号レベルと比較される基準レベルが固定した一定値で
あるためである。このため、実際に光信号入力があって
から信号検出を確実に行うために、信号入力検出時間Ｔ
をさらに長く確保するといったことはできなかった。
【０００７】なお、コンデンサ２の容量値を選択して入
力信号レベルを変え、信号入力検出時間Ｔを調整するこ
ともできる。しかし、コンデンサ２の容量値を変化させ
ると、入力信号がなくなる信号断検出のタイミングも変
化してしまい、信号入力検出時間Ｔだけを調整すること
はできない。
力信号レベルを変え、信号入力検出時間Ｔを調整するこ
ともできる。しかし、コンデンサ２の容量値を変化させ
ると、入力信号がなくなる信号断検出のタイミングも変
化してしまい、信号入力検出時間Ｔだけを調整すること
はできない。
【０００８】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、光電変換された光入
力信号を検出してそのピーク値を保持するピークホール
ド回路と、光入力信号の検出レベルを設定する基準電位
設定回路と、光入力信号が検出レベルを越えたタイミン
グに光信号入力を検出する識別回路とを備えた光信号検
出回路において、ピークホールド回路の光入力信号検出
点および基準電位設定回路の検出レベル設定点の間にコ
ンデンサを設けたことを特徴とするものである。
を解消するためになされたもので、光電変換された光入
力信号を検出してそのピーク値を保持するピークホール
ド回路と、光入力信号の検出レベルを設定する基準電位
設定回路と、光入力信号が検出レベルを越えたタイミン
グに光信号入力を検出する識別回路とを備えた光信号検
出回路において、ピークホールド回路の光入力信号検出
点および基準電位設定回路の検出レベル設定点の間にコ
ンデンサを設けたことを特徴とするものである。
【０００９】また、このコンデンサに蓄積される電荷の
放電量を調節する放電回路を設けたことを特徴とするも
のである。
放電量を調節する放電回路を設けたことを特徴とするも
のである。
【００１０】
【作用】ピークホールド回路の光入力信号検出点の電位
は光信号入力によって変化し、この電位変化はコンデン
サを介して基準電位設定回路の検出レベル設定点に伝え
られ、検出レベル設定点の電位は基準電位設定回路によ
って設定された値から一定時間だけシフトする。
は光信号入力によって変化し、この電位変化はコンデン
サを介して基準電位設定回路の検出レベル設定点に伝え
られ、検出レベル設定点の電位は基準電位設定回路によ
って設定された値から一定時間だけシフトする。
【００１１】この時間は、コンデンサに蓄積される電荷
の放電量を放電回路によって調節することにより任意の
ものとなる。
の放電量を放電回路によって調節することにより任意の
ものとなる。
【００１２】
【実施例】図１は本発明の一実施例による光信号検出回
路を示している。本回路は光受信機における信号検出系
に用いられるものである。
路を示している。本回路は光受信機における信号検出系
に用いられるものである。
【００１３】ＮＰＮトランジスタ１１のコレクタは電源
電圧Ｖccに吊り上げられており、エミッタは電流源１３
に接続されている。また、コレクタ・エミッタ回路には
並列にコンデンサ１２が接続されている。これらトラン
ジスタ１１、コンデンサ１２および電流源１３は光電変
換された光入力信号を検出し、そのピーク値を保持する
ピークホールド回路を構成している。また、ＮＰＮトラ
ンジスタ１４のコレクタも電源電圧Ｖccに吊り上げられ
ており、エミッタは電流源１８に接続されている。この
コレクタ・エミッタ回路には並列にコンデンサ１７が接
続されており、ベースには基準電圧発生回路１５の出力
する一定の基準電圧が与えられている。これらトランジ
スタ１４、コンデンサ１７、電流源１８および基準電圧
発生回路１５は、光電変換された光入力信号の検出レベ
ルを設定する基準電位設定回路を構成している。
電圧Ｖccに吊り上げられており、エミッタは電流源１３
に接続されている。また、コレクタ・エミッタ回路には
並列にコンデンサ１２が接続されている。これらトラン
ジスタ１１、コンデンサ１２および電流源１３は光電変
換された光入力信号を検出し、そのピーク値を保持する
ピークホールド回路を構成している。また、ＮＰＮトラ
ンジスタ１４のコレクタも電源電圧Ｖccに吊り上げられ
ており、エミッタは電流源１８に接続されている。この
コレクタ・エミッタ回路には並列にコンデンサ１７が接
続されており、ベースには基準電圧発生回路１５の出力
する一定の基準電圧が与えられている。これらトランジ
スタ１４、コンデンサ１７、電流源１８および基準電圧
発生回路１５は、光電変換された光入力信号の検出レベ
ルを設定する基準電位設定回路を構成している。
【００１４】また、トランジスタ１１のエミッタはピー
クホールド回路の光入力信号検出点Ｂ、トランジスタ１
４のエミッタは基準電位設定回路の検出レベル設定点Ｃ
になっている。これら各トランジスタ１１，１４のエミ
ッタ間にはコンデンサ１９が設けられており、光入力信
号検出点Ｂの電位がコンデンサ１９を介して検出レベル
設定点Ｃに伝えられる構成になっている。このコンデン
サ１９に蓄積される電荷の放電量は電流源１８によって
調節され、電流源１８はコンデンサ１９の放電量を調節
する放電回路を構成している。また、トランジスタ１
１，１４の各エミッタ電位は識別回路１６に与えられて
いる。この識別回路１６は、点Ｂに検出される光入力信
号レベルが点Ｃに設定された検出レベルを越えたタイミ
ングに出力端Ｄの電位をハイレベルにし、光信号入力を
検出する。
クホールド回路の光入力信号検出点Ｂ、トランジスタ１
４のエミッタは基準電位設定回路の検出レベル設定点Ｃ
になっている。これら各トランジスタ１１，１４のエミ
ッタ間にはコンデンサ１９が設けられており、光入力信
号検出点Ｂの電位がコンデンサ１９を介して検出レベル
設定点Ｃに伝えられる構成になっている。このコンデン
サ１９に蓄積される電荷の放電量は電流源１８によって
調節され、電流源１８はコンデンサ１９の放電量を調節
する放電回路を構成している。また、トランジスタ１
１，１４の各エミッタ電位は識別回路１６に与えられて
いる。この識別回路１６は、点Ｂに検出される光入力信
号レベルが点Ｃに設定された検出レベルを越えたタイミ
ングに出力端Ｄの電位をハイレベルにし、光信号入力を
検出する。
【００１５】このような回路構成において、光受信機に
入力された光信号は光電変換され、電気信号に変換され
る。この電気信号はアンプで所定倍に増幅され、例え
ば、図２（ａ）に示す波形の信号に変換される。光電変
換されたこの光入力信号は、本実施例による光信号検出
回路を構成するトランジスタ１１のベースに与えられ
る。トランジスタ１１はこの信号入力によってオンし、
コンデンサ１２は、電源電圧Ｖccによってコレクタ・エ
ミッタ回路を介して充電される。この充電により、光入
力信号検出点Ｂの電位は図２（ｂ）に示すように上昇す
る。このコンデンサ１２の充電電圧はトランジスタ１１
のベース電位が低下しても変化せず、コンデンサ１２に
は光入力信号のピーク値が保持される。このコンデンサ
１２に蓄積された電荷の放電量は電流源１３によって調
節され、電流源１３の通電量によって放電時間が規定さ
れる。
入力された光信号は光電変換され、電気信号に変換され
る。この電気信号はアンプで所定倍に増幅され、例え
ば、図２（ａ）に示す波形の信号に変換される。光電変
換されたこの光入力信号は、本実施例による光信号検出
回路を構成するトランジスタ１１のベースに与えられ
る。トランジスタ１１はこの信号入力によってオンし、
コンデンサ１２は、電源電圧Ｖccによってコレクタ・エ
ミッタ回路を介して充電される。この充電により、光入
力信号検出点Ｂの電位は図２（ｂ）に示すように上昇す
る。このコンデンサ１２の充電電圧はトランジスタ１１
のベース電位が低下しても変化せず、コンデンサ１２に
は光入力信号のピーク値が保持される。このコンデンサ
１２に蓄積された電荷の放電量は電流源１３によって調
節され、電流源１３の通電量によって放電時間が規定さ
れる。
【００１６】この光信号検出点Ｂの電位上昇はコンデン
サ１９を介して検出レベル設定点Ｃに伝えられる。検出
レベル設定点Ｃの電位は基準電圧発生回路１５によるト
ランジスタ１４へのバイアスレベルによって所定値に設
定されているが、光入力信号に応じた検出点Ｂの電位上
昇がコンデンサ１９を介して伝えられるため、検出レベ
ル設定点Ｃの電位は図２（ｂ）に示すように上昇する。
すなわち、光入力信号と比較される検出レベルは光入力
信号に応じて高くなる。
サ１９を介して検出レベル設定点Ｃに伝えられる。検出
レベル設定点Ｃの電位は基準電圧発生回路１５によるト
ランジスタ１４へのバイアスレベルによって所定値に設
定されているが、光入力信号に応じた検出点Ｂの電位上
昇がコンデンサ１９を介して伝えられるため、検出レベ
ル設定点Ｃの電位は図２（ｂ）に示すように上昇する。
すなわち、光入力信号と比較される検出レベルは光入力
信号に応じて高くなる。
【００１７】電位上昇の伝えられた検出レベル設定点Ｃ
の電位は、コンデンサ１９に蓄積された電荷が電流源１
８を介して放電することにより、徐々に低下する。従っ
て、電流源１８の通電量を調節することにより、検出レ
ベル設定点Ｃの電位降下を調節することができる。この
ため、光信号検出点Ｂの電位が検出レベル設定点Ｃの電
位を越えるタイミングを任意に設定することが可能にな
る。識別回路１６はこれら各点Ｂ，Ｃの電位を入力して
おり、光信号検出点Ｂの電位が検出レベル設定点Ｃの電
位を越えるタイミングに、図２（ｃ）に示すように出力
端Ｄの電位をハイレベルにする。よって、トランジスタ
１１のベースに光信号が入力されてから識別回路１６の
出力がハイレベルになるまでの光信号検出時間Ｔは、電
流源１８の通電量を選択することにより、任意の時間に
設定することが可能になる。電流源１８の通電量の選択
は回路設計時に行ってもよいし、また、電流源１８を可
変のものとし、回路の組み立て後にボリュームを調節す
ることによって行ってもよい。なお、コンデンサ１９の
容量値を選択することによっても検出レベル設定点Ｃの
電位降下を調整することができる。しかし、コンデンサ
１９の容量値を変えると、コンデンサ１２の容量値を変
えた場合と同様に入力信号断検出のタイミングが変化し
てしまい、好ましくない。
の電位は、コンデンサ１９に蓄積された電荷が電流源１
８を介して放電することにより、徐々に低下する。従っ
て、電流源１８の通電量を調節することにより、検出レ
ベル設定点Ｃの電位降下を調節することができる。この
ため、光信号検出点Ｂの電位が検出レベル設定点Ｃの電
位を越えるタイミングを任意に設定することが可能にな
る。識別回路１６はこれら各点Ｂ，Ｃの電位を入力して
おり、光信号検出点Ｂの電位が検出レベル設定点Ｃの電
位を越えるタイミングに、図２（ｃ）に示すように出力
端Ｄの電位をハイレベルにする。よって、トランジスタ
１１のベースに光信号が入力されてから識別回路１６の
出力がハイレベルになるまでの光信号検出時間Ｔは、電
流源１８の通電量を選択することにより、任意の時間に
設定することが可能になる。電流源１８の通電量の選択
は回路設計時に行ってもよいし、また、電流源１８を可
変のものとし、回路の組み立て後にボリュームを調節す
ることによって行ってもよい。なお、コンデンサ１９の
容量値を選択することによっても検出レベル設定点Ｃの
電位降下を調整することができる。しかし、コンデンサ
１９の容量値を変えると、コンデンサ１２の容量値を変
えた場合と同様に入力信号断検出のタイミングが変化し
てしまい、好ましくない。
【００１８】
【発明の効果】以上説明したように本発明によれば、ピ
ークホールド回路の光入力信号検出点の電位は光信号入
力によって変化し、この電位変化はコンデンサを介して
基準電位設定回路の検出レベル設定点に伝えられ、検出
レベル設定点の電位は基準電位設定回路によって設定さ
れた値から一定時間だけシフトする。このため、光入力
信号レベルが基準電位設定回路で設定された検出レベル
に達するまでの時間は長くなり、光信号入力検出時間を
従来よりも長く設定することが可能になる。
ークホールド回路の光入力信号検出点の電位は光信号入
力によって変化し、この電位変化はコンデンサを介して
基準電位設定回路の検出レベル設定点に伝えられ、検出
レベル設定点の電位は基準電位設定回路によって設定さ
れた値から一定時間だけシフトする。このため、光入力
信号レベルが基準電位設定回路で設定された検出レベル
に達するまでの時間は長くなり、光信号入力検出時間を
従来よりも長く設定することが可能になる。
【００１９】また、この時間は、コンデンサに蓄積され
る電荷の放電量を放電回路によって調節することにより
任意のものとなる。このため、光信号入力検出時間を任
意の時間に調節することが可能になる。
る電荷の放電量を放電回路によって調節することにより
任意のものとなる。このため、光信号入力検出時間を任
意の時間に調節することが可能になる。
【図１】本発明の一実施例による光信号検出回路を示す
回路図である。
回路図である。
【図２】本実施例による光信号検出回路各部の信号波形
図である。
図である。
【図３】従来の光信号検出回路を示す回路図である。
【図４】従来の光信号検出回路各部の信号波形図であ
る。
る。
【図５】光信号検出タイミングが実際の信号入力タイミ
ングよりも遅れている必要性があることを説明する図で
ある。
ングよりも遅れている必要性があることを説明する図で
ある。
１１，１４…ＮＰＮトランジスタ、１２，１７，１９…
コンデンサ、１３，１８…電流源、１５…基準電圧発生
回路、１６…識別回路。
コンデンサ、１３，１８…電流源、１５…基準電圧発生
回路、１６…識別回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/06 Ｈ０４Ｌ 25/03 Ｅ 9199−5Ｋ 25/06 9199−5Ｋ
Claims (2)
- 【請求項１】 光電変換された光入力信号を検出してそ
のピーク値を保持するピークホールド回路と、光入力信
号の検出レベルを設定する基準電位設定回路と、前記光
入力信号が前記検出レベルを越えたタイミングに光信号
入力を検出する識別回路とを備えた光信号検出回路にお
いて、 前記ピークホールド回路の光入力信号検出点および前記
基準電位設定回路の検出レベル設定点の間にコンデンサ
を設けたことを特徴とする光信号検出回路。 - 【請求項２】 前記コンデンサに蓄積される電荷の放電
量を調節する放電回路を設けたことを特徴とする請求項
１記載の光信号検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245480A JP2910526B2 (ja) | 1993-09-30 | 1993-09-30 | 光信号検出回路 |
| US08/315,498 US5473462A (en) | 1993-09-30 | 1994-09-30 | Optical signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245480A JP2910526B2 (ja) | 1993-09-30 | 1993-09-30 | 光信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107045A true JPH07107045A (ja) | 1995-04-21 |
| JP2910526B2 JP2910526B2 (ja) | 1999-06-23 |
Family
ID=17134292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245480A Expired - Lifetime JP2910526B2 (ja) | 1993-09-30 | 1993-09-30 | 光信号検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5473462A (ja) |
| JP (1) | JP2910526B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276329A (ja) * | 1985-09-28 | 1987-04-08 | Toshiba Corp | 光受信回路 |
| JPS62285534A (ja) * | 1986-06-03 | 1987-12-11 | Nec Corp | 光デイジタル受信回路 |
| JPH0775336B2 (ja) * | 1990-11-26 | 1995-08-09 | 株式会社東芝 | 光受信回路 |
-
1993
- 1993-09-30 JP JP5245480A patent/JP2910526B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-30 US US08/315,498 patent/US5473462A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127216A (ja) * | 1997-07-03 | 1999-01-29 | Oki Tec:Kk | 入力有無検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910526B2 (ja) | 1999-06-23 |
| US5473462A (en) | 1995-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214263A (en) | Pulse signal processing circuit | |
| US4748352A (en) | Power source reset circuit for contactless switch | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| JPH07107045A (ja) | 光信号検出回路 | |
| JP3828224B2 (ja) | 車両用通信装置 | |
| US6184731B1 (en) | Reset signal generation circuit | |
| KR970005123B1 (ko) | Fsk 데이타 파형 정형 회로 | |
| JPH07193437A (ja) | 利得切り替え型光受信増幅回路 | |
| JP3548399B2 (ja) | ピーク値検出回路およびバースト信号増幅器 | |
| EP0409322A1 (en) | Filter circuit comprising an amplifier and a capacitor | |
| KR100451709B1 (ko) | 오에프디엠(ofdm)의자동이득조정장치 | |
| JP3064311B2 (ja) | バーストフラグ回路 | |
| JPH0134455Y2 (ja) | ||
| JP3030971B2 (ja) | 同期分離装置 | |
| JP2587527B2 (ja) | スイッチ・レシーバ回路 | |
| JPS5825571A (ja) | 電子調整点火装置 | |
| JPS5937604B2 (ja) | ショック音防止回路 | |
| JPH0334025B2 (ja) | ||
| JPS645384Y2 (ja) | ||
| JPS6325554B2 (ja) | ||
| JPH10304224A (ja) | ピーククランプ回路 | |
| JPH03194475A (ja) | 包絡線回路 | |
| JPS5939758B2 (ja) | チャイム音発生装置 | |
| JPH1131930A (ja) | クランプ回路 | |
| JPH04225684A (ja) | ディスパーサル除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |