JPS6325554B2 - - Google Patents

Info

Publication number
JPS6325554B2
JPS6325554B2 JP53132579A JP13257978A JPS6325554B2 JP S6325554 B2 JPS6325554 B2 JP S6325554B2 JP 53132579 A JP53132579 A JP 53132579A JP 13257978 A JP13257978 A JP 13257978A JP S6325554 B2 JPS6325554 B2 JP S6325554B2
Authority
JP
Japan
Prior art keywords
capacitor
resistor
level
amplifier
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53132579A
Other languages
English (en)
Other versions
JPS5560376A (en
Inventor
Masahisa Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13257978A priority Critical patent/JPS5560376A/ja
Publication of JPS5560376A publication Critical patent/JPS5560376A/ja
Publication of JPS6325554B2 publication Critical patent/JPS6325554B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明はフアクシミリ受信機の自動利得制御装
置の改良に関するものである。
従来、アナログフアクシミリ装置は、送信側で
アナログ画信号を走査の開始点を表わす位相信号
と共にAM又はAM−PM−VSB変調して伝送
し、受信側のフアクシミリ受信機で伝送された変
調信号を復調してもとのアナログ画信号にもどし
記録再生している。しかし、フアクシミリ受信機
で受信された変調信号は伝送路を伝送中に振幅が
変化するので、受信機は復調前に自動利得制御装
置で振幅レベルの変動を防止する必要がある。
従来のフアクシミリ受信機の自動利得制御装置
としては、例えば第1図に示す回路系統図のもの
が実用に供されている。図に於て、1はフアクシ
ミリ信号を受信する入力端子、2は増幅器、3は
制御端子に印加する電圧によつて抵抗値が変化す
る可変抵抗素子、4は出力端子、5は前記増幅器
2の出力レベルを設定する基準電源、6は充電抵
抗器、7は前記増幅器2の出力レベルを検出する
トランジスタ、8は放電抵抗器、9はコンデンサ
を夫々示している。
入力端子1に印加される振幅変調されたフアク
シミリ信号は増幅器2で増幅され、抵抗器6を通
してトランジスタ7のエミツタ電極に印加され
る。前記トランジスタ7のエミツタ電極に印加さ
れる信号のレベルがトランジスタ7のベース電極
に接続された基準電源5の電圧値を越えると、ト
ランジスタ7は導通してコンデンサ9を充電す
る。コンデンサ9の充電によつて得られた電圧は
増幅器2の負帰還回路に接続されている可変抵抗
素子3の抵抗値を変化させ、増幅器2の利得を変
化させる。
第3図は入力信号1に入力する信号の波形図で
ある。図において、位相信号aは走査周期Tごと
に発生しそのピーク電圧はV、発生時間はtで表
わされる。第1図の自動利得制御回路は第3図の
位相信号aを基準にして利得制御を行つており、
基準電源5の電圧値は位相信号のピーク値に設定
されている。第1図において、トランジスタ7は
位相信号aの時間tでオンとなりコンデンサ9に
電荷がたまる。一方、時間(T−t)ではトラン
ジスタ7がオンとなりコンデンサ9の電荷が抵抗
器8を介して放電される。利得を一定に保つため
にはコンデンサ9には一定の電荷がたまつている
必要があるので、時間tで充電される電荷と時間
(T−t)で放電される電荷とは等しくなければ
ならない。第4図はこのことを等価的に説明する
ための回路図である。図において、R1,R2はそ
れぞれ抵抗器6,8の抵抗値、Cはコンデンサ9
の容量である。今、第4図の回路に位相信号aが
供給されたとすると、時間tでコンデンサ9にた
まる電荷Q1は、抵抗器6の電圧降下分υ(ダイオ
ードの電圧降下は無視する)とすると、 Q1=∫t pυ/R1dt …(1) また時間(T−t)で放電される電荷Q2は Q2=∫T tV−υ/R2dt …(2) となる。ここで、Q1=Q2の条件から ∫t pυ/R1dt=∫T tV−υ/R2dt コンデンサ9の容量が十分大きく周期Tで殆ん
ど充電電圧が変化ないものとすると、 υ/R1t pdt=V−υ/R2T tdt υ/R1×t=V−υ/R2(T−t) ∴R1/R2=υ×t/(V−υ)×(T−t) …(3) (3)式でt/Tを5%、υ/Vを1%とすると、 R1/R2≒1/2000 となる。したがつて振幅変調されたフアクシミリ
信号の最大値のレベルを一定にするためには、放
電抵抗器8と抵抗器6の抵抗値の比R1/R2を十
分大きくする必要がある。
しかしながら、自動利得制御装置の応答を速く
するために放電抵抗器8とコンデンサ9の時定数
をフアクシミリ信号の2ないし3走査時間に設定
すると、抵抗器6とコンデンサ9の時定数が小さ
くなる結果、フアクシミリ信号より大なる振幅を
持つ雑音が混入した場合には、コンデンサ9は前
記雑音を充電し、出力端子4のレベルは雑音の直
後で著しく減衰し、受信記録できなくなる欠点が
あつた。
又、前記雑音の影響を軽減するために、抵抗器
6とコンデンサ9の時定数を大きくすると、放電
抵抗器8とコンデンサ9の時定数が極端に大きく
なり、自動利得制御装置の応答が非常に遅くなる
欠点があつた。
本発明は従来の上記諸欠点を除去することを目
的とし、その目的達成の為に次の手段が与えられ
る。即ち、増幅器と該増幅器の出力レベルが所定
の設定レベルより大なるときに出力レベルに応じ
た出力信号を発生する第1の検出器と、該検出器
の出力信号を充電するコンデンサと、該コンデン
サに充電れた電荷を放電する放電抵抗器と、前記
コンデンサの端子電圧により抵抗値が変化する可
変抵抗素子とを含むフアクシミリ受信機の自動利
得制御装置において、前記充電抵抗器の抵抗値を
到来する雑音により前記コンデンサが充電されな
いような値とし、前記増幅器の出力レベルが第1
の検出器における設定レベルと同じ設定レベルよ
り大なる時に出力信号を発生する第2の検出器
と、該第2の検出器の出力信号を充電する第2の
コンデンサと、該第2のコンデンサに充電された
電荷を放電する第2の放電抵抗器と、前記第2の
コンデンサが充電されていない時には前記可変抵
抗素子に接続された前記放電抵抗器を接続し且つ
前記第2のコンデンサが充電されている時には前
記放電抵抗器を切断するスイツチ手段とを含み、
第1の検出器からの出力信号を充電するコンデン
サの充電電荷はスイツチ手段で形成される放電通
路のみで放電し、スイツチ手段が閉じたとき放電
通路の時定数がフアクシミリ走査周期の数倍であ
ることを特徴としたフアクシミリ受信機の自動利
得制御装置、である。
本発明では可変抵抗素子の抵抗値を変化させる
電圧を供給するコンデンサが充電され設定レベル
に達したとき、そのコンデンサは全く放電されな
い状態となり利得は一定に保たれる。この状態で
は第1図の従来例のように周期Tで充放電をくり
返しながらコンデンサの電荷を保つ動作がない。
このため、充電抵抗器と放電抵抗器の比を大きく
とる必要がなく抵抗値の大きさを自由にとれる。
以下、本発明をその良好な一実施例について第
2図を参照しながら詳細に説明する。
第2図は本発明の一実施例を示す構成図であ
る。図に於て、参照番号1はフアクシミリ信号を
受信する入力端子、2は増幅器、3は制御端子に
印加される電圧によつて抵抗値が変化する可変抵
抗素子、4は出力端子、5は前記増幅器2の出力
レベルを設定する基準電源、6,10及び15は
抵抗器、7及び11は前記増幅器2の出力レベル
を検出するトランジスタ、9及び13はコンデン
サ、8及び12は前記コンデンサ9及び13に充
電された電荷を放電する放電抵抗器、14はトラ
ンジスタ、16は前記放電抵抗器8を接続又は切
断するトランジスタを夫々示す。参照番号1〜9
にて示す部分は第1図に示した部分と同一の要素
である。
入力端子1に印加される振幅変調されたフアク
シミリ信号は増幅器2で増幅され、抵抗器6及び
10を通してそれぞれトランジスタ7及び11の
エミツタ電極に印加される。前記トランジスタ7
及び11のエミツタ電極に印加されるフアクシミ
リ信号のレベルが、トランジスタ7及び11のベ
ース電極に接続された基準電源5の電圧値を越え
ると、トランジスタ7及び11は導通となり、コ
ンデンサ9及び13を充電する。
コンデンサ9の充電によつて得られた電圧は増
幅器2の負帰還回路に接続されている可変抵抗素
子3の制御端子に印加され、その抵抗値を変化さ
せる。可変抵抗素子3の抵抗値の変化により、増
幅器3の利得が変化(減少)し、その結果、出力
端子4の出力レベルが一定にされる。
一方、コンデンサ13の充電によつて得られた
電圧はトランジスタ14を導通させ、次段に接続
されたトランジスタ16を遮断させる。従つて、
出力端子4のレベルが設定レベルに等しい時、す
なわち、自動利得制御装置が定常の動作状態にあ
る時には、トランジスタ16が遮断し、自動利得
制御装置はフアクシミリ信号の最大値を一定レベ
ルに設定するよう動作する。
また、入力端子1に印加されるフアクシミリ信
号の入力レベルが一定状態から減少するように変
化した場合には、コンデンサ9に充電された電荷
はトランジスタ16の遮断により保持されている
ために、増幅器2の出力レベルも減少し、その結
果、トランジスタ11は遮断する。トランジスタ
11の遮断により、コンデンサ13に充電された
電荷は放電抵抗器12及びトランジスタ14を通
して放電し、フアクシミリ信号の1ないし2走査
時間後にトランジスタ14を遮断させ、トランジ
スタ16を導通させる。トランジスタ16の導通
により、コンデンサ9に充電された電荷は放電抵
抗器8及びトランジスタ16を通して放電する。
前記コンデンサ9に充電された電荷の放電につれ
て、可変抵抗素子3の抵抗値が除々に増大し、そ
れに伴つて増幅器2の利得が増大する。その結
果、前記増幅器2の出力レベルがしだいに大きく
なり、基準電源5の電圧値を越えるとトランジス
タ7,11を介してコンデンサ9,13が充電さ
れる。コンデンサ13の充電によりトランジスタ
14がオン、トランジスタ16がオフとなりコン
デンサ9は全く放電されない状態となる。したが
つてコンデンサ9の端子電圧が設定レベルに達す
ると、その状態を保持し続ける。このとき抵抗器
6,8の比には全く依存しない。
以上の様に、本発明によれば、フアクシミリ信
号を受信し、自動利得制御装置が定常状態にある
時には、放電抵抗器8はトランジスタ16が遮断
することにより回路から切離されているために、
抵抗器6の値に関係なく自動利得制御装置はフア
クシミリ信号の最大値を一定レベルに設定するよ
う動作する。又、出力端子4のレベルが設定レベ
ル以下の場合には、トランジスタ16が導通する
ために、コンデンサ9の電荷は放電抵抗器8を通
して放電する。従つて、本発明によれば、抵抗器
6とコンデンサ9との時定数を大とし、放電抵抗
器8とコンデンサ9の時定数をフアクシミリ信号
の2ないし3走査時間に設定することにより、雑
音等による影響が少なく、比較的応答が速く、フ
アクシミリ信号の最大値を一定にする自動利得制
御装置が得られる。
以上、本発明はその良好な一実施例について説
明されたが、それは単なる例示的なものであり、
ここで説明された実施例によつてのみ本発明が限
定されるものでなくて、その技術的範囲から逸脱
することなく本発明は種々の変形、変更を含むこ
とは勿論である。例えばレベル検出器として本実
施例ではトランジスタ11が用いられているが、
これの代りにICのコンパレータを使用できるし、
またスイツチ手段として用いられているトランジ
スタ14,16の代りにICで構成されたアナロ
グスイツチ、コンパレータ等を使用することもで
きる。
【図面の簡単な説明】
第1図は従来に於ける自動利得制御装置の一例
を示す回路系統図、第2図は本発明による自動利
得制御装置の一実施例を示す回路系統図、第3図
は位相信号を示す波形図、第4図は第1図に示す
自動利得制御回路の充放電動作を説明するための
回路図である。 2……増幅器、3……可変抵抗素子。

Claims (1)

    【特許請求の範囲】
  1. 1 増幅器と、該増幅器の出力レベルが所定の設
    定レベルより大なるときに前記出力レベルに応じ
    た出力信号を発生する第1の検出器と、該第1の
    検出器の出力信号を充電する第1のコンデンサ
    と、該第1のコンデンサの充電電流の値を制御す
    る充電抵抗器と、前記第1のコンデンサに充電さ
    れた電荷を放電する第1の放電抵抗器と、前記第
    1のコンデンサの端子電圧により抵抗値が変化す
    る可変抵抗素子とを含むフアクシミリ受信機の自
    動利得制御装置において、前記充電抵抗器の抵抗
    値を前記第1のコンデンサが雑音で充電されない
    値とし、前記増幅器の出力レベルが前記設定レベ
    ルより大なる時に前記出力レベルに応じた出力信
    号を発生する第2の検出器と、該第2の検出器の
    出力信号を充電する第2のコンデンサと、該第2
    のコンデンサに充電された電荷を放電する第2の
    放電抵抗器と、前記第2のコンデンサが充電され
    ていない時には前記第1のコンデンサと前記第1
    の放電抵抗器の作る放電通路を閉じ且つ前記第2
    のコンデンサが充電されている時には前記放電通
    路を開くスイツチ手段とを含み、前記第1のコン
    デンサの充電電荷は前記スイツチ手段による放電
    通路の閉成によつてのみ放電し、前記放電通路が
    閉成時の前記放電通路の時定数がフアクシミリ走
    査周期の数倍であることを特徴とするフアクシミ
    リ受信機の自動利得制御装置。
JP13257978A 1978-10-30 1978-10-30 Automatic gain controller of facsimile receiver Granted JPS5560376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13257978A JPS5560376A (en) 1978-10-30 1978-10-30 Automatic gain controller of facsimile receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13257978A JPS5560376A (en) 1978-10-30 1978-10-30 Automatic gain controller of facsimile receiver

Publications (2)

Publication Number Publication Date
JPS5560376A JPS5560376A (en) 1980-05-07
JPS6325554B2 true JPS6325554B2 (ja) 1988-05-25

Family

ID=15084617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13257978A Granted JPS5560376A (en) 1978-10-30 1978-10-30 Automatic gain controller of facsimile receiver

Country Status (1)

Country Link
JP (1) JPS5560376A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202769A (ja) * 1983-05-04 1984-11-16 Fuji Xerox Co Ltd バツクグラウンドレベル自動調整回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5040263A (ja) * 1973-08-16 1975-04-12

Also Published As

Publication number Publication date
JPS5560376A (en) 1980-05-07

Similar Documents

Publication Publication Date Title
KR960700575A (ko) 통신장치
US3191066A (en) Signal sensing switch with slow release
US4176286A (en) Signal translator with squelch
JPS6325554B2 (ja)
US4651025A (en) Circuit for generating a triangular voltage
US3140445A (en) Communication receiver with noise blanking
US4027280A (en) Transducer drive circuit for remote control transmitter
US4415869A (en) Sawtooth generator switchable between a free-running state or a synchronizable state
US3757228A (en) Circuit for automatic search tuning in radio receivers
US3292106A (en) Variable frequency oscillator utilizing current controls
JPS6339162B2 (ja)
US4297601A (en) Monostable multivibrator circuit and FM detector circuit employing predetermined load resistance and constant current to increase response rate of differential transistor pair
US3568065A (en) Signal seeking scanning communication receiver with lower gain during scanning
US3078444A (en) Remote control system
US4051442A (en) Gain control circuits for audio amplifiers
US3390339A (en) Pulse rate limiting circuit
JP2790471B2 (ja) ミューティング回路
US4075513A (en) Averaging and peak detection circuit
JPS5837135Y2 (ja) ミユ−テイング信号発生回路
JPS5934212Y2 (ja) 信号処理回路用保護回路
JPS6122345Y2 (ja)
KR910004790Y1 (ko) Vt전압 제어회로
KR890007289Y1 (ko) 전원 절환시의 볼륨 리세트 회로
JPS5937604B2 (ja) ショック音防止回路
JPS6025153Y2 (ja) ミュ−ティング信号発生回路