KR910004790Y1 - Vt전압 제어회로 - Google Patents

Vt전압 제어회로 Download PDF

Info

Publication number
KR910004790Y1
KR910004790Y1 KR2019870023499U KR870023499U KR910004790Y1 KR 910004790 Y1 KR910004790 Y1 KR 910004790Y1 KR 2019870023499 U KR2019870023499 U KR 2019870023499U KR 870023499 U KR870023499 U KR 870023499U KR 910004790 Y1 KR910004790 Y1 KR 910004790Y1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
channel
pulse width
output
Prior art date
Application number
KR2019870023499U
Other languages
English (en)
Other versions
KR890015365U (ko
Inventor
조현기
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870023499U priority Critical patent/KR910004790Y1/ko
Publication of KR890015365U publication Critical patent/KR890015365U/ko
Application granted granted Critical
Publication of KR910004790Y1 publication Critical patent/KR910004790Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

내용 없음.

Description

VT전압 제어회로
제 1 도는 본 고안의 VT전압 제어회로를 상세히 보인 도면.
제 2a,b도는 제 1 도의 각 부 입출력 파형도.
본 고안은 전압합성(Voltage Synthesis)방식의 튜너를 내장한 TV나 VCR등에 있어서, 채널 변환시 새로운 채널의 VT(Voltage Tuning : 이후 VT라 통칭함) 전압이 신속히 발생되도록 하는 VT전압 제어회로에 관한 것이다.
종래에는 전압합성 방식의 튜너를 가지는 TV나 VCR에서, 채널을 변환할 경우에 화면상에 새로운 채널의 영상이 즉시 나타나지 않고 채널 변환 이전의 영상이나 노이즈(Noise)가 나타나므로 잠시 동조되기를 기다려야 하는 문제점이 있었다.
특히, 높은 채널에서 갑자기 낮은 채널로 절환할 경우 이러한 영상 수신의 지연현상은 더욱 심하였다.
왜냐하면 종래에는 튜너의 VT전압을 가변저항을 조정하여 제어 하였고, 채널 절환시 이전 VT전압이 영향을 방지하고 새로운 VT전압이 신속히 발생되도록 하는 회로가 없었으므로 VT전압이 가변될 때 그 반응 속도가 빠르지 못했기 때문이다.
이에 본 고안은 마이콤의 펄스폭 변조(PWM : Pulse Width Modulation)신호를 이용하여 VT전압을 발생시키고, 채널절환에 따른 VT전압의 가변시 그제어 반응속도를 빠르게 하여 채널 절환과 동시에 새로운 영상을 수신하도록 한 VT전압 제어회로를 제공하는데 그 목적이 있다.
이를 위하여 본 고안은 마이콤에서 출력된 펄스폭 변조 신호를 소정의 진폭을 가지도록 반전 증폭하는 VT전압 발생 회로와, 증폭된 펄스폭 변조 신호를 평탄한 직류레벨로 변환하여 튜너에 VT전압을 인가하는 VT전압평활 회로와, VT전압 평활 회로의 출력에 의해 충방전 동작이 일어나 채널 변환시 이전 채널의 VT전압을 빠르게 방전시키고 새로운 채널의 VT전압이 신속히 발생되도록 하는 반응 속도 향상회로로 구성되어 있다.
그러므로 본 고안에 의하면 전압합성 방식의 튜너를 가진 TV나 VCR에서 채널 절환에 따른 지연현상, 특히 높은 채널에서 낮은 채널로 절환될때의 영상수신의 지연현상을 방지할 수 있게 된다. 이하, 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.
제 1 도는 본 고안의 VT전압 제어 회로도이다. 이에 도시된 바와 같이, VT전압 발생 회로(1)는 마이콘(도시되지 않음)에서 출력된 펄스폭 변조 신호를 증폭하기 위한 트랜지스터(Q2)를 구비하고 있다. 이 트랜지스터(Q2)는 그의 베이스가 저항(R9)을 통해 펄스폭 변조 신호 입력단자(PWM)에 접속됨과 아울러 저항(R10)을 통해 접지되고, 그의 콜렉터와 펄스폭 변조 신호 입력단자(PWM)사이에는 콘덴서(C7)(C8)가 접속되어 있다.
또, 트랜지스터(Q2)의 콜렉터는 저항(R2)(R1)을 경유하여 33V 전원단자(A)에 연결된다.
VT전압 평활회로(2)는 VT전압 발생회로(1)의 출력단에 연결된 저항(R6)과 이에 병렬접속된 콘덴서(C5)(C6)로 이루어진 제1저역통과 필터와, 병렬 접속된 저항(R7) 및 콘덴서(C4)로 이루어진 제2저역 통과 필터로 구성되어 있다.
이 VT전압 평활회로(2)의 출력단은 저항(R6)(R5)을 경유하여 VT전압출력단자(VT)에 연결된다.
반응속도 향상회로(3)는 채널 절환시 온되어 방전통로를 형성하는 트랜지스터(Q1)를 구비하며, 이 트랜지스터(Q1)의 베이스는 저항(R4)을 통해 콜렉터에 접속됨과 아울러 콘덴서(C3)를 경유하여 저항(R5)(R6)의 접속점에 접속되고, 이 접속점은 콘덴서(C2)를 경유하여 트랜지스터(Q1)의 콜렉터에 접속됨과 아울러 저항(R3)을 통해 전원단자(Vcc)에 접속되어 있다.
여기서, 미설명 부호 C1과 ZD1은 33V 전원단자(A)를 통해 입력되는 전원의 리플(Ripple)성분을 제거하고 정전압으로 만들기 위한 평활 콘덴서와 제너 다이오드이다.
이와같이 구성된 본 고안은 시스템의 전원 스위치를 온시키면, 33V전원 단자(A)와 또다른 전원 단자(Vcc)를 통해 직류 전원이 인가되므로 트랜지스터(Q2)의 콜렉터에는 33V가 걸려 있게 되고, 트랜지스터(Q1)의 콜렉터에는 전원(Vcc)전압이 걸려있게되며, 이때 트랜지스터(Q1)는 오프된 상태이다.
이후 VTR이나 TV를 프리세트시키고 채널을 선택하면, 마이콤에서 출력된 채널 선택에 따른 펄스폭 변조신호(제 2a 도에 도시)가 VT전압 발생회로(1)의 저항(R9)을 통해 트랜지스터(Q2)의 베이스에 인가된다.
그러므로 트랜지스터(Q2)는 펄스폭 변조 신호가 고전위일 경우에는 온되고, 저전위일 경우에는 오프되면서 제 2b 도에 도시된 것과 같이 반전된 신호를 출력하게 되며, 이때 신호의 전폭은 33V로 증폭되어 나타난다.
이 신호는 VT전압 평활회로(2)에 인가되고, 직류성분은 차단하고 교류성분을 통과시키는 특성과 교류 변동에 따른 충방전 특성을 가지는 콘덴서의 작용에 의하여 평탄한 직류로 변환된다. 그러므로 VT전압 발생회로(1)에서 출력된 펄스 신호가 제1저역 통과 필터를 거치게 되면, 콘덴서(C5)(C6)의 충방전에 의해 제 2c 도에 도시된 바와같이 불안정한 상태의 신호가 되고, 이 신호가 다시 제2저역 통과 필터를 거치게되면, 제 2d 도에 도시된 바와 같이 안정된 직류로 바뀌어 출력된다. 이 직류신호가 VT전압으로 저항(R6)(R5)을 통해 튜너(도시되지 않음)로 인가된다. 이때 반응속도 향상회로(3)에서는 전원이 공급됨과 동시에 콘덴서(C2)(C3)가 충전상태로 되고, VT전압 평활 회로(2)에서 출력된 VT전압에 의해 콘덴서(C2)(C3)에 계속 전압이 충전된다. 이상태에서 사용자가 채널을 절환하게 되면, 순간적으로 VT전압 평활 회로(2)의 출력전위가 OV로 되면서 콘덴서(C2)(C3)의 충격전압에 의해 트랜지스터(Q1)가 도통되고, 동시에 콘덴서(C2)(C3)에 충전되어 있던 채널 변환전의 VT전압이 트랜지스터(Q1)를 통해 접지로 빠르게 방전되므로 채널절환 즉시 새로운 채널의 VT전압을 출력할 수 있게되고, 채널절환시 영상수신의 지연현상을 방지할 수 있게 된다.

Claims (1)

  1. 전압 합성 방식의 튜너를 내장한 시스템에 있어서, 마이콤에서 출력된 펄스폭 변조신호를 소정의 레벨로반전 증폭하는 VT전압 발생 회로(1)와, 증폭된 펄스폭 변조 신호를 평탄한 직류 레벨로 변환하여 튜너에 VT전압을 인가하는 VT전압 평활 회로(2)와, VT전압 평활 회로(2)의 출력에 의해 충방전 동작이 일어나 채널 변환시 이전채널의 TV전압을 빠르게 방전시키고 새로운 채널의 TV전압이 신속히 발생되도록 하는 반응 속도 향상 회로(3)를 구비한 것을 특징으로 하는 VT전압 제어회로.
KR2019870023499U 1987-12-29 1987-12-29 Vt전압 제어회로 KR910004790Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023499U KR910004790Y1 (ko) 1987-12-29 1987-12-29 Vt전압 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023499U KR910004790Y1 (ko) 1987-12-29 1987-12-29 Vt전압 제어회로

Publications (2)

Publication Number Publication Date
KR890015365U KR890015365U (ko) 1989-08-12
KR910004790Y1 true KR910004790Y1 (ko) 1991-07-04

Family

ID=19270926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023499U KR910004790Y1 (ko) 1987-12-29 1987-12-29 Vt전압 제어회로

Country Status (1)

Country Link
KR (1) KR910004790Y1 (ko)

Also Published As

Publication number Publication date
KR890015365U (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
US4139860A (en) Television receiver equipped for simultaneously showing several programs
SG48293A1 (en) Switched capacitor charge pump as well as sawtooth oscillator comprising such a switched capacitor charge pump
US5606296A (en) Pulse width modulation control circuit
KR910004790Y1 (ko) Vt전압 제어회로
KR910003547B1 (ko) 삼각파 전압을 발생시키기 위한 방법 및 그 회로
US4891608A (en) #6 Control circuit for horizontal oscillator
US5949665A (en) Soft start pulse width modulation integrated circuit
US4027280A (en) Transducer drive circuit for remote control transmitter
US2469227A (en) Electronic wave generating method and means
US4001715A (en) Vertical deflection circuit for television receiver set
US4083284A (en) Delayed vibrato arrangement for an electronic musical instrument
US4384305A (en) Circuit arrangement for generating a synchronizable sawtooth voltage
US5770930A (en) Vertical deflecting circuit using a raised source voltage
US4184106A (en) Vertical deflection circuit for a television receiver
JP2535851B2 (ja) 鋸歯状波信号発生回路
JPS6134764Y2 (ko)
GB1490928A (en) Circuit arrangement for television receiving equipment
KR890006238Y1 (ko) 뮤팅 신호 발생 회로
JPH0417510B2 (ko)
JPH0923640A (ja) Dc/dcコンバータのパルス幅変調回路
JPS6157751B2 (ko)
JPH08307216A (ja) タイミングパルス生成回路
KR890006056A (ko) 수직 편향용 톱니파 발생회로
KR930000989Y1 (ko) 마이크로 컴퓨터용 리세트 장치
SU783965A1 (ru) Генератор пилообразного напр жени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee