JPH07104802B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 ［概要］ プログラムやハードウェアのデバッグ時にマイクロ命令
を１つだけ実行させる機能を備えた情報処理装置に関
し、 命令実行中にマシンチェックが起きても処理の継続を可
能にしてデバッグ効率を向上することを目的とし、 マシンチェックに基づくHALT後にマイクロ命令を更に１
つ実行させるHALT制御回路を設ける。

［産業上の利用分野］ 本発明は、プログラムやハードウェアのデバック時にマ
イクロ命令を１つだけ実行させる機能を備えた情報処理
装置に関する。

マイクロプログラム方式の情報処理装置にあっては、プ
ログラムやハードウェアのデバックの際にマイクロ命令
を１つだけ実行させる機能、即ちステップ機能が設けら
れている。

このステップ機能を用いれば、多数あるマイクロ命令の
中の１つのマイクロ命令を取り出して実行させ、その実
行結果から適否を判断できるので、マイクロプログラム
やハードウェアのデバックに極めて有効である。

ところで、ステップ機能による１つのマイクロ命令の実
行中に何らかの原因でパリティエラーやその他のエラー
によるマシンチェックMCKが起きた場合には、装置の誤
動作やメモリの破壊等を未然に防ぐためにHALTするよう
にしている。

第４図は従来のステップ機能を実現するためのホルト制
御回路の一例を示す。

第４図において、12はSTART信号のセット・リセットを
行なうレジスタを構成するJK−FF、14はHALT信号のセッ
ト・リセットを行なうレジスタとしてのＤ−FF、16はHL
TST信号（ホルトステート信号）のセット・リセットを
行なうレジスタとしてのJK−FFである。

STARTセット・リセット用のJK−FF12のＪ端子にはスタ
ートセットのためのデータD1がSE信号により許容状態に
あるANDゲート18を介して与えられ、データD1が「１」
のときJK−FF12のSTART出力が「１」にセットされる。

またHALTセット・リセット用のＤ−FF14のＤ端子にはHA
LTセットのためのデータD2が与えられ、データD2が
「１」になると、SE信号により許容状態にあるANDゲー
ト20からのクロックCLKに同期してHALT出力が「１」に
セットされる。

JK−FF16のJ,K端子にはJK−FF12からのSRART信号及びＤ
−FF14からのHALT信号が入力され、START＝１でHALT＝
０のときクロックCLKに同期してHLTST出力（反転出力）
がHALT状態を示す「１」からHALT解除状態を示す「０」
に反転し、マイクロ命令を１ステップ実行させるスター
ト機能が得られる。またSTARTとHALTが共に「１」セッ
トされると、同様にHLTST出力を「０」に反転してマイ
クロ命令を１ステップ実行させるステップ機能が得られ
る。

一方、マイクロ命令の実行中のエラー検出に基づくマシ
ンチェック信号MCKはJK−FF16の出力に設けたORゲート2
2に入力され、このORゲート22の出力をHLTST信号とする
ことで、マシンチェック信号がエラー検出により「１」
となった時には、JK−FF16の出力の如何にかかわらずHL
TST信号を「１」としてHLTを掛けるようにしている。

第５図にスタート機能によるマイクロ命令の実行中にマ
シンチェックが起きたときのタイミング説明図を示す。

まず時刻t1のタイミングでデータD2＝１とすることでＤ
−FF14によりHALTセット（HALT＝１）が行なわれると、
このときJK−FF12によるSTART信号は「０」であること
から、次にクロックCLKによる時刻t2のタイミングでJK
−FF16がリセットされ、その反転出力としてORゲート22
からのHLTST信号が「１」となり、HALT状態に置かれ
る。

次の時刻t3のタイミングでデータD1＝１、D2＝０とする
ことでJK−FF12のセットによりSTART信号が「１」とな
り、同時にＤ−FF12のリセットでHALT信号が「０」とな
り、次のクロックCLKによる時刻t4のタイミングでJK−F
F16がセットされてORゲート22から得られるHLTST信号は
「０」となり、このスタート機能によってマイクロ命令
が１ステップ実行される。

このスタート機能によるマイクロ命令実行中の時刻t5で
エラーが検出されてマシンチェック信号MCKが「１」に
なると、ORゲート22からのHLTST信号も時刻t6以降で
「１」となり、次のクロックCLKによる時刻t7のタイミ
ングでHLTST信号「１」に基づくHALT状態となる。

このようにマシンチェックによるHALT状態に至ると、例
えば時刻t8のタイミングに示すように、チェック機能を
実現するためにSTART及びHALT信号を共に「１」とする
同時セットによりJK−FF16の出力を「０」に反転して
も、マシンチェック信号MCKが「１」に保たれているた
め、ORゲート22の出力となるHLTST信号は変化せず、HAL
T状態が維持される。

［発明が解決しようとする問題点］ しかしながら、このようなマシンチェックが起きたとき
のHALT状態への固定は、本来、エラー発生による装置の
誤動作やメモリ破壊を防止するためのものであるが、装
置のデバック時にあっては、マシンチェックによるHALT
状態が逆に妨げとなってデバック効率が悪くなるという
問題がある。

即ち、ステップ機能によりあるマイクロ命令を実行中に
マシンチェックが起きた場合、マイクロ命令によっては
別のマイクロ命令あるいは次に続くマイクロ命令を実行
してみないとエラー発生の原因を突き止められない場合
がある。

しかし、従来装置にあっては、マシンチェックによりHA
LTした場合には、再スタートのためにマシンチェックを
クリアしなければならない。このためマシンチェックを
クリアした後のスタートでは装置の状態が変ってしま
い、マシンチェックの原因を突き止めるために別のマイ
クロ命令や次に続くマイクロ命令を実行しても、その原
因を示すような実行結果は得られず、デバッグがやりず
らくなる。

本発明は、このような従来の問題点に鑑みてなされたも
ので、命令実行中にマシンチェックが起きても処理の継
続を可能にしてデバッグ効率を向上できる情報処理装置
を提供することを目的とする。

［問題点を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、10はホルト制御回路であり、例えば、
スタート信号STARTとホルト信号HALTの同時セットによ
りホルトステート信号HLTSTが「０」となってマイクロ
命令を１ステップ実行し、実行後にホルトステート信号
HLTSTを「１」としてHALT停止するステップ機能を有
し、更に、ステップ機能によるマイクロ命令の実行中に
エラー検出に基づくマシンチェック信号MCK（＝１）を
受けると、HALT停止する機能を備えている。

これに加えて本発明にあっては、マシンチェックによる
HALT後に、STARTセット（START＝１）とHALTの同時セッ
ト（START＝HALT＝１）を行なうと、マシンチェック（M
CK＝１）が得られていても、ホルトステートHLTST信号
を「０」として更にマイクロ命令を１つ実行することが
できるように構成している。

［作用］ マシンチェックによりHALTしても、マシンチェックをク
リアすることなく更にマイクロ命令を１ステップ実行さ
せることができるため、マシンチェック後のマイクロ命
令の実行によりマシンチェックの原因となったエラー発
生原因を突き止めるための有効な情報を得ることができ
る。

例えばSTARTセットによるスタート機能により別の関連
するマイクロ命令を１ステップ実行でき、一方、START
とHALTの同時セットによるステップ機能により次に続く
マイクロ命令を１ステップ実行させることができ、デバ
ッグ効率をより一層向上できる。

［実施例］ 第２図は本発明の情報処理装置で設けられるホルト制御
回路10の一実施例を示した実施例構成図である。

第２図において、12はホルトステート信号STARTのセッ
ト、リセットを行なうレジスタを構成するJK−FFであ
り、Ｊ端子にはSE信号により許容状態にあるANDゲート1
8を介してスタートセット用のデータD1が入力されてい
る。尚、JK−FF12のＱ出力はＫ端子に帰還接続されてい
る。このためJK−FF12はＱ＝０となるリセット状態でＪ
端子にデータD1を「１」とするセット入力を受けると、
クロックCLKのタイミングでＱ＝１となるセット状態に
反転してSTART信号を「１」とする。また、Ｑ＝１とな
るセット後にＪ端子が「０」となれば、クロックCLKに
同期してＱ＝０にリセットされる。

14はHALT信号のセット、リセット用のレジスタを構成す
るＤ−FFであり、HALT信号をセットするためのデータD2
がＤ端子に入力され、このＤ端子に対する信号入力を受
けた後のANDゲート20を介して得られるクロックCLKのタ
イミングで入力データを読込んでHALT信号を「１」又は
「０」とする。尚、ANDゲート20はANDゲート18と同様、
SE信号により許容状態におかれる。

16はJK−FF12からのSTART信号及びＤ−FF14からORゲー
ト24を介して得られるHALT信号に基づいてHALT状態又は
HALT解除状態を示すホルトスタート信号（以下「HLTST
信号という）のセット、リセットを行なうレジスタとし
てのJK−FFである。HLTST信号はJK−FF16の反転出力Ｑ
から取出されており、HLTST信号が「１」となるJK−FF1
6のリセット状態でHALT状態となり、HLTST信号が「０」
となるJK−FF16のセット状態でHALTの解除状態、即ち命
令実行状態となる。

JK−FF16のＫ端子に対するＤ−FF14からのHALT信号はOR
ゲート24を介して与えられており、このORゲート24の他
方の入力にはマシンチェック信号（以下「MCK信号」と
いう）が入力されている。MCK信号は正常な命令実行状
態で「０」にあり、パリティエラーや他のエラーが検出
されるとMCK信号は「１」となる。

この第２図の実施例構成図に示したホルト制御回路10の
状態は次表−１に示すようになる。

即ち、表−１の動作状態表は、HLTST信号が「１」とな
るホルト状態とHLTST信号が「０」となる命令実行状態
に分けてSTART信号とHALT信号の信号状態に基づく動作
機能を示している。

まずHLTST＝１となるホルト状態にあっては、START信号
とHALT信号が（00）及び（01）のときホルト状態に変化
がなく、（10）となるとスタート機能によりマイクロ命
令を１ステップ実行する実行状態に切換わり、また（1
1）となるとステップ機能によりマイクロ命令を１ステ
ップ実行する実行状態に切換わる。

一方、HLTST＝０となる命令実行状態にあっては、START
信号とHALT信号が（00）（01）となっても命令実行状態
は変化せず、（01）又は（11）となって初めてホルト状
態に切換わる。

次に、第３図のタイミング説明図を参照して第２図の実
施例構成図の動作を説明する。

第３図において、初期状態にあっては、HLTST＝０とな
る命令実行状態に切換わって１つのマイクロ命令の実行
中にあり、このマイクロ命令の実行中の時刻t1でエラー
発生によりMCK信号がMCK＝１に立上がったとする。MCK
信号が「１」に立上がると次のクロックCLKが得られる
時刻t2のタイミングでJK−FF16がリセットされて出力Ｑ
＝１となることでHLTST信号が「１」に反転し、マシン
チェックに基づくホルト状態となる。

このようにマシンチェックに基づくホルト状態になった
後、従来装置にあってはスタート機能あるいはステップ
機能による更に１つのマイクロ命令の実行はできなかっ
たが、本発明の実施例にあっては、次のようにしてマシ
ンチェック後にマイクロ命令を１つ更に実行させること
ができる。

即ち、時刻t2でマシンチェックによりHLTST＝１となっ
た状態でデータD1＝１、D2＝０に１クロック期間に亘っ
てセットすると、例えば時刻t3のタイミングでJK−FF12
がセットされてＱ出力としてのSTART信号が「１」とな
る。このようにSTART信号が「１」になるとJK−FF16の
J,K端子は共に「１」となり、次のクロックCLKが得られ
る時刻t4のタイミングでJK−FF16がリセットされてHLTS
T＝０となり、またJK−FF12は時刻t4のタイミングでス
タート信号が「０」になり、t7のタイミングではJK−FF
16は再びHLTST＝１となる。上記の動作によりマシンチ
ェックを受けていてもマイクロ命令を１つ実行すること
ができる。更に、時刻t5に示すようにデータD1＝１、D2
＝１とすることでJK−FF12からのSTART信号及びＤ−FF1
4からのHALT信号が共に「１」になると、次のクロックC
LKによる時刻t6のタイミングでJK−FF16がリセットされ
て、HLTST＝０となることで更に１つのマイクロ命令を
実行させることができる。

尚、時刻t6におけるHLTST＝０とする命令実行にあって
は、HALTを時刻t5で「１」としているが、ORゲート24か
らはHALT信号の如何に係わらず時刻t1で得られたMCK＝
１がJK−FF16のＫ端子に与えられているため、結果的に
は時刻t3においてSTART信号を「１」にセットしたこと
と同じになる。

このように第２図の実施例にあってはマシンチェックに
よるHALT状態にあっては、ホルト制御回路10のスタート
機能を実現するためのSTART信号の「１」へのセット、
若しくはステップ機能を実現するためのSTART信号とHAL
T信号の「１」への同時セットのいずれかによりマシン
チェックによるHALT状態で更にマイクロ命令を１つ実行
させることができ、マシンチェックをクリアせずに次の
処理に進めることができるため、マシンチェック後のマ
イクロ命令の実行で得られた情報からエラー発生原因や
発生場所を容易に知ることが可能となり、デバックの効
率をより一層高めることができる。

尚、第２図の実施例はハードウェアで構成されたホルト
制御回路10を例にとるものであったが、本発明はこれに
限定されず、プログラム制御により前記表−１の状態表
を満足するホルト制御処理を行なうようにしてもよい。

［発明の効果］ 以上説明してきたように本発明によれば、マシンチェッ
クによりホルトしても更にマイクロ命令を１つ実行させ
ることが可能なため、デバックの効率を向上することが
できる。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明のホルト制御のタイミング説明図； 第４図は従来のホルト制御構成図； 第５図は従来のホルト制御のタイミング説明図である。 図中、 10:ホルト制御回路 12,16:JK−FF 14:D−FF 18,20:ANDゲート 24:ORゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神阪 裕士 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 阿保 憲一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 武居 正善 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野々村 一泰 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 桜井 康智 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−112250（ＪＰ，Ａ) 特開 昭54−17641（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】デバック時等にマイクロ命令を１つ単位で
   実行し、該マイクロ命令の実行中にエラー検出に基づく
   マシンチェックMCKが得られるとホルトする情報処理装
   置であって、 マシンチェックMCKに基づくホルト後に更にマイクロ命
   令を１つ実行させるホルト制御回路（10）を設けたこと
   を特徴とする情報処理装置。
2. 【請求項２】前記ホルト制御回路（10）は、START信号
   のセット又はSTART信号とHALT信号の同時セットにより
   マシンチェックMCKに基づくホルト後に更にマイクロ命
   令を１つ実行させることを特徴とする特許請求の範囲第
   １項記載の情報処理装置。