JPH0697569A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0697569A JPH0697569A JP24385892A JP24385892A JPH0697569A JP H0697569 A JPH0697569 A JP H0697569A JP 24385892 A JP24385892 A JP 24385892A JP 24385892 A JP24385892 A JP 24385892A JP H0697569 A JPH0697569 A JP H0697569A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- mask
- layer
- substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 埋込み型メサストライプの形成方法に関し，
異方性イオンエッチングで形成したメサをＭＯＣＶＤ法
で平坦に埋込むことを目的とする。 【構成】 半導体基板１上にストライプ状メサ１０を形
成するメサエッチング工程と，メサ１０上のマスク６を
利用してその両側を選択的に埋込む埋込み層１１を基板
１上に堆積する工程とを有する半導体レーザの製造方法
において，埋込み層１１の堆積に先立って予めメサ１０
の両側の該基板１上に該メサ１０に沿う溝９を形成する
ことを特徴として構成する。
異方性イオンエッチングで形成したメサをＭＯＣＶＤ法
で平坦に埋込むことを目的とする。 【構成】 半導体基板１上にストライプ状メサ１０を形
成するメサエッチング工程と，メサ１０上のマスク６を
利用してその両側を選択的に埋込む埋込み層１１を基板
１上に堆積する工程とを有する半導体レーザの製造方法
において，埋込み層１１の堆積に先立って予めメサ１０
の両側の該基板１上に該メサ１０に沿う溝９を形成する
ことを特徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明は，埋込み型メサストライ
プ半導体レーザの製造方法に関し，特に埋込み層の表面
を平坦に堆積する方法に関する。
プ半導体レーザの製造方法に関し，特に埋込み層の表面
を平坦に堆積する方法に関する。
【０００２】活性層を含むメサストライプを高抵抗層で
埋め込んだ埋込み型メサストライプ半導体レーザは，優
れた特性を有する半導体レーザとして知られる。他方，
半導体レーザを利用した光通信システムを個人，家庭の
利用に給するには，より安価な且つ均一な特性の半導体
レーザを必要とされる。
埋め込んだ埋込み型メサストライプ半導体レーザは，優
れた特性を有する半導体レーザとして知られる。他方，
半導体レーザを利用した光通信システムを個人，家庭の
利用に給するには，より安価な且つ均一な特性の半導体
レーザを必要とされる。
【０００３】このため，埋込み型メサストライプ半導体
レーザを高い製造歩留りで均一に製造する方法が要望さ
れている。
レーザを高い製造歩留りで均一に製造する方法が要望さ
れている。
【０００４】
【従来の技術】従来，埋込み型メサストライプ半導体レ
ーザのストライプ状メサは，半導体上に形成されメサを
画定するマスクを用いた等方性エッチングにより，半導
体をストライプ状メサの領域を残して所要の深さまで除
去することにより形成されていた。
ーザのストライプ状メサは，半導体上に形成されメサを
画定するマスクを用いた等方性エッチングにより，半導
体をストライプ状メサの領域を残して所要の深さまで除
去することにより形成されていた。
【０００５】かかる等方性エッチングによると，マスク
の下に形成されるメサの側面がオーバエッチングされる
ため，メサ上面を覆うマスクはメサの両側に突出した庇
状の形状になる。
の下に形成されるメサの側面がオーバエッチングされる
ため，メサ上面を覆うマスクはメサの両側に突出した庇
状の形状になる。
【０００６】このため，埋込み層をＭＯＣＶＤ（有機金
属気相成長法）を用いてメサを埋め込み堆積するとき，
メサの両側に突出した庇状のマスクによってメサ上面に
近いメサ側壁面上への埋込み層の堆積が抑制され，その
結果，埋込み層は基板表面と略平行に堆積し，メサは平
坦に埋め込まれるのである。
属気相成長法）を用いてメサを埋め込み堆積するとき，
メサの両側に突出した庇状のマスクによってメサ上面に
近いメサ側壁面上への埋込み層の堆積が抑制され，その
結果，埋込み層は基板表面と略平行に堆積し，メサは平
坦に埋め込まれるのである。
【０００７】しかし，エッチング液を用いる通常の等方
性エッチングはエッチング量の制御が困難で，再現性に
乏しく，また大口径基板では均一性が劣るという欠点を
有する。
性エッチングはエッチング量の制御が困難で，再現性に
乏しく，また大口径基板では均一性が劣るという欠点を
有する。
【０００８】このため，かかる欠点の少ない異方性イオ
ンエッチングをメサ形成に用いる方法が考案された。以
下，その製造工程を説明する。図３は従来の実施例断面
図であり，異方性イオンエッチングによりメサを埋め込
んで堆積された埋込み層の構造を表している。
ンエッチングをメサ形成に用いる方法が考案された。以
下，その製造工程を説明する。図３は従来の実施例断面
図であり，異方性イオンエッチングによりメサを埋め込
んで堆積された埋込み層の構造を表している。
【０００９】先ず，図３を参照して，半導体基板１上に
ガイド層２，活性層３，クラッド層４，コンタクト層５
を順次堆積し，ついでメサ１０を画定するマスク６をコ
ンタクト層５上に形成する。
ガイド層２，活性層３，クラッド層４，コンタクト層５
を順次堆積し，ついでメサ１０を画定するマスク６をコ
ンタクト層５上に形成する。
【００１０】次いで，マスク６を用いた選択的異方性イ
オンエッチングにより，コンタクト層５乃至ガイド層２
及び基板１表層を除去し，ストライプ状の活性層３を含
むメサ１０を形成するとともに，メサ１０の外側に基板
１のエッチング面を表出する。
オンエッチングにより，コンタクト層５乃至ガイド層２
及び基板１表層を除去し，ストライプ状の活性層３を含
むメサ１０を形成するとともに，メサ１０の外側に基板
１のエッチング面を表出する。
【００１１】次いで，埋込み層１１を，エッチングに用
いたものと同じマスク６を堆積用マスクとして用いたＭ
ＯＣＶＤ法により，マスク６で被覆されるメサ１０の上
面を除き，エッチングで表出された基板１表面上及びメ
サ１０側壁面上に堆積して，メサ１０を埋め込む。
いたものと同じマスク６を堆積用マスクとして用いたＭ
ＯＣＶＤ法により，マスク６で被覆されるメサ１０の上
面を除き，エッチングで表出された基板１表面上及びメ
サ１０側壁面上に堆積して，メサ１０を埋め込む。
【００１２】ところで異方性イオンエッチングによる
と，メサ１０はマスク６と同大に形成されるから，等方
性エッチングによる如くマスクが庇状に張り出す部分は
形成されないか，例え庇が形成されても極めて小さいの
である。
と，メサ１０はマスク６と同大に形成されるから，等方
性エッチングによる如くマスクが庇状に張り出す部分は
形成されないか，例え庇が形成されても極めて小さいの
である。
【００１３】このため，気相堆積法を用いて埋込み層１
１を堆積するとき，マスク６直下のメサ１０側壁面に
も，埋込み層１１は基板１表面と同等の速度で堆積され
る。その結果，図３に示すように，メサ１０の近傍で埋
込み層１１が厚く堆積されて，埋込み層１１の表面が凸
状に盛り上がるのである。
１を堆積するとき，マスク６直下のメサ１０側壁面に
も，埋込み層１１は基板１表面と同等の速度で堆積され
る。その結果，図３に示すように，メサ１０の近傍で埋
込み層１１が厚く堆積されて，埋込み層１１の表面が凸
状に盛り上がるのである。
【００１４】かかる盛り上がりの上に形成された電極
は，密着性，加工精度が劣り，半導体レーザの製造歩留
りを悪化する。ＭＯＣＶＤ法は，埋込み層を大口径基板
上に均一に堆積できる手段であり，また量産性にも優れ
ている。しかし，均一に，再現性良く大口径基板を処理
できるという優れたエッチング特性を有する異方性イオ
ンエッチングをメサ形成に適用した場合は，上述した欠
点のためＭＯＣＶＤ法を適用することが困難となる。
は，密着性，加工精度が劣り，半導体レーザの製造歩留
りを悪化する。ＭＯＣＶＤ法は，埋込み層を大口径基板
上に均一に堆積できる手段であり，また量産性にも優れ
ている。しかし，均一に，再現性良く大口径基板を処理
できるという優れたエッチング特性を有する異方性イオ
ンエッチングをメサ形成に適用した場合は，上述した欠
点のためＭＯＣＶＤ法を適用することが困難となる。
【００１５】なお，埋込み層の堆積温度を高くすること
で，かかる埋込み層表面の盛り上がりを防止することは
できる。しかし，これには堆積温度を６８０℃以上とし
なければならず，不純物拡散への悪影響を考慮すると実
用に適さない。
で，かかる埋込み層表面の盛り上がりを防止することは
できる。しかし，これには堆積温度を６８０℃以上とし
なければならず，不純物拡散への悪影響を考慮すると実
用に適さない。
【００１６】
【発明が解決しようとする課題】上述したように，従来
の半導体レーザの製造方法において，メサを異方性イオ
ンエッチングにより形成し，ついでそのエッチングマス
クを利用して埋込み層をＭＯＣＶＤ法により堆積する方
法は，埋込み層の表面に盛り上がりを生ずるため素子の
製造歩留りを低下するという問題があった。
の半導体レーザの製造方法において，メサを異方性イオ
ンエッチングにより形成し，ついでそのエッチングマス
クを利用して埋込み層をＭＯＣＶＤ法により堆積する方
法は，埋込み層の表面に盛り上がりを生ずるため素子の
製造歩留りを低下するという問題があった。
【００１７】本発明は，異方性イオンエッチングにより
形成されたメサの外側の基板上に，予め溝を形成してか
ら埋込み層を堆積することにより，異方性イオンエッチ
ングにより形成されたメサをＭＯＣＶＤ法により堆積さ
れた埋込み層によって表面が平坦になるように埋め込む
半導体レーザの製造方法を提供することを目的とする。
形成されたメサの外側の基板上に，予め溝を形成してか
ら埋込み層を堆積することにより，異方性イオンエッチ
ングにより形成されたメサをＭＯＣＶＤ法により堆積さ
れた埋込み層によって表面が平坦になるように埋め込む
半導体レーザの製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】図１は本発明の実施例断
面工程図であり，埋込み型メサストライプ半導体レーザ
のメサの形成とメサの埋込み層の堆積工程を表してい
る。
面工程図であり，埋込み型メサストライプ半導体レーザ
のメサの形成とメサの埋込み層の堆積工程を表してい
る。
【００１９】上記課題を解決するために，本発明の構成
は，図１を参照して，半導体基板１上にストライプ状メ
サ１０を形成するメサエッチング工程と，メサ１０上の
マスク６を利用してその両側を選択的に埋込む埋込み層
１１を基板１上に堆積する工程とを有する半導体レーザ
の製造方法において，埋込み層１１の堆積に先立って予
めメサ１０の両側の該基板１上に該メサ１０に沿う溝９
を形成することを特徴として構成する。
は，図１を参照して，半導体基板１上にストライプ状メ
サ１０を形成するメサエッチング工程と，メサ１０上の
マスク６を利用してその両側を選択的に埋込む埋込み層
１１を基板１上に堆積する工程とを有する半導体レーザ
の製造方法において，埋込み層１１の堆積に先立って予
めメサ１０の両側の該基板１上に該メサ１０に沿う溝９
を形成することを特徴として構成する。
【００２０】
【作用】図２は本発明の原理説明図である。本発明の構
成では，図２を参照して、ＭＯＣＶＤ法により埋込み層
を堆積するとき，メサ側壁面への堆積と基板表面への堆
積とが加わって厚く堆積されるメサの両側の基板上に，
予め溝が設けられている。このため，埋込み層の表面は
溝の深さに相当する分凹に形成されるから，埋込み層が
メサの両側に厚く堆積されても埋込み層の表面は平坦に
なるのである。
成では，図２を参照して、ＭＯＣＶＤ法により埋込み層
を堆積するとき，メサ側壁面への堆積と基板表面への堆
積とが加わって厚く堆積されるメサの両側の基板上に，
予め溝が設けられている。このため，埋込み層の表面は
溝の深さに相当する分凹に形成されるから，埋込み層が
メサの両側に厚く堆積されても埋込み層の表面は平坦に
なるのである。
【００２１】従って，メサを異方性エッチングによりマ
スクと同じ大きさに形成して，その後ＭＯＣＶＤ法を用
いて埋込み層を堆積しても，埋込み層の表面は平坦とな
る。このため，量産性に優れ，均一かつ精密な加工及び
堆積手段である異方性イオンエッチング及びＭＯＣＶＤ
法を用いて，信頼性のある半導体レーザの製造方法を実
現することができる。
スクと同じ大きさに形成して，その後ＭＯＣＶＤ法を用
いて埋込み層を堆積しても，埋込み層の表面は平坦とな
る。このため，量産性に優れ，均一かつ精密な加工及び
堆積手段である異方性イオンエッチング及びＭＯＣＶＤ
法を用いて，信頼性のある半導体レーザの製造方法を実
現することができる。
【００２２】
【実施例】以下，本発明を実施例を参照して詳細に説明
する。本実施例は，高抵抗層埋込み構造のメサストライ
プ半導体レーザの製造に適用した例である。
する。本実施例は，高抵抗層埋込み構造のメサストライ
プ半導体レーザの製造に適用した例である。
【００２３】先ず，図１（ａ）を参照して，ｎ型ＩｎＰ
からなる半導体基板１上に，ＭＯＣＶＤ法により順次，
厚さ０．２μｍのｎ型ＩｎＧａＡｓＰからなるガイド層
２，厚さ０．１μｍのＩｎＧａＡｓＰからなる活性層
３，厚さ１．５μｍのｐ型ＩｎＰからなるクラッド層
４，厚さ０．３μｍのｐ型ＩｎＧａＡｓＰからなるコン
タクト層５を堆積する。
からなる半導体基板１上に，ＭＯＣＶＤ法により順次，
厚さ０．２μｍのｎ型ＩｎＧａＡｓＰからなるガイド層
２，厚さ０．１μｍのＩｎＧａＡｓＰからなる活性層
３，厚さ１．５μｍのｐ型ＩｎＰからなるクラッド層
４，厚さ０．３μｍのｐ型ＩｎＧａＡｓＰからなるコン
タクト層５を堆積する。
【００２４】次いで，コンタクト層５表面に厚さ０．５
μｍのＳｉＯ2 膜を堆積し，リソグラフィにより幅１．
５μｍのメサストライプ領域を画定するストライプ状パ
ターンの両側に幅２．５μｍのスリット７をＳｉＯ2 膜
に開口して，マスク６を形成する。
μｍのＳｉＯ2 膜を堆積し，リソグラフィにより幅１．
５μｍのメサストライプ領域を画定するストライプ状パ
ターンの両側に幅２．５μｍのスリット７をＳｉＯ2 膜
に開口して，マスク６を形成する。
【００２５】次いで，レジストを塗布し，図１（ｂ）を
参照して，そのレジストをリソグラフィして，メサスト
ライプ領域を画定するストライプ状パターンを覆いその
両側のスリット７内に延在するレジスト８を残し他の領
域のレジストを除去する。
参照して，そのレジストをリソグラフィして，メサスト
ライプ領域を画定するストライプ状パターンを覆いその
両側のスリット７内に延在するレジスト８を残し他の領
域のレジストを除去する。
【００２６】次いで，図１（ｃ）を参照して，レジスト
８で覆われたストライプ状パターンの領域を除き，他の
領域のＳｉＯ2 マスク６を０．３μｍエッチングして
０．２の厚さにする。
８で覆われたストライプ状パターンの領域を除き，他の
領域のＳｉＯ2 マスク６を０．３μｍエッチングして
０．２の厚さにする。
【００２７】次いで，レジスト８を除去し，図１（ｄ）
を参照して，メタンを含むエッチングガスを用いたＲＩ
Ｅ（反応性イオンエッチング）法により，スリット７に
表出する基板１表面をエッチングして，図１（ｄ）を参
照して，深さ０．４μｍの溝９をメサ１０形成領域の両
側に形成する。
を参照して，メタンを含むエッチングガスを用いたＲＩ
Ｅ（反応性イオンエッチング）法により，スリット７に
表出する基板１表面をエッチングして，図１（ｄ）を参
照して，深さ０．４μｍの溝９をメサ１０形成領域の両
側に形成する。
【００２８】次いで，図１（ｅ）を参照して，ＳｉＯ2
からなるマスク６を０．２μｍエッチングして，ストラ
イプ状メサ１０を画定するマスク６を残し，他の領域の
マスク６を除去する。
からなるマスク６を０．２μｍエッチングして，ストラ
イプ状メサ１０を画定するマスク６を残し，他の領域の
マスク６を除去する。
【００２９】次いで，図１（ｆ）を参照して，メサ１０
を画定するマスク６をエッチング用マスクとして，ＲＩ
Ｅ法によりメサの外側の全領域の基板１が表出するまで
例えば２μｍエッチングしてメサ１０を形成する。
を画定するマスク６をエッチング用マスクとして，ＲＩ
Ｅ法によりメサの外側の全領域の基板１が表出するまで
例えば２μｍエッチングしてメサ１０を形成する。
【００３０】この時，メサ１０の両側の基板には，先に
形成した溝が転写され，深さ０．４μｍの溝９がメサ１
０に沿って形成される。次いで，図１（ｇ）を参照し
て，トリメチルインジュウムとホスフィンとの混合ガス
を原料としてフェロセンをＦｅのドーパントガスとして
加えたＭＯＣＶＤ法により，堆積温度６００℃で，メサ
の外側に表出する基板１表面及びメサ１０の側壁面に埋
込み層１１として高抵抗のＦｅ添加ＩｎＰを例えば２μ
ｍ堆積し，メサを埋め込む。
形成した溝が転写され，深さ０．４μｍの溝９がメサ１
０に沿って形成される。次いで，図１（ｇ）を参照し
て，トリメチルインジュウムとホスフィンとの混合ガス
を原料としてフェロセンをＦｅのドーパントガスとして
加えたＭＯＣＶＤ法により，堆積温度６００℃で，メサ
の外側に表出する基板１表面及びメサ１０の側壁面に埋
込み層１１として高抵抗のＦｅ添加ＩｎＰを例えば２μ
ｍ堆積し，メサを埋め込む。
【００３１】このとき，メサ１０の両側に溝９が形成さ
れているため，埋込み層１１の表面はメサ１０の近傍に
おいても大きな盛り上がりは生じず，平坦になる。な
お，エッチングのマスク６はそのままＭＯＣＶＤにおけ
る選択的堆積用マスクとして使用する。
れているため，埋込み層１１の表面はメサ１０の近傍に
おいても大きな盛り上がりは生じず，平坦になる。な
お，エッチングのマスク６はそのままＭＯＣＶＤにおけ
る選択的堆積用マスクとして使用する。
【００３２】次いで，図１（ｈ）を参照して，マスク６
を除去し，基板１上下に電極１２を設けることにより，
半導体レーザが製造される。本実施例では，電極形成面
が平坦であるから，信頼性の高い半導体レーザを製造す
ることができる。
を除去し，基板１上下に電極１２を設けることにより，
半導体レーザが製造される。本実施例では，電極形成面
が平坦であるから，信頼性の高い半導体レーザを製造す
ることができる。
【００３３】
【発明の効果】本発明によれば，異方性イオンエッチン
グにより形成されたメサをＭＯＣＶＤ法により堆積され
た埋込み層によって表面が平坦になるように埋め込むこ
とができるので，精度が高く，信頼性が高くかつ量産性
に優れた埋込み型メサストライプ半導体レーザの製造方
法を提供することができ，半導体レーザの性能向上に寄
与するところが大きい。
グにより形成されたメサをＭＯＣＶＤ法により堆積され
た埋込み層によって表面が平坦になるように埋め込むこ
とができるので，精度が高く，信頼性が高くかつ量産性
に優れた埋込み型メサストライプ半導体レーザの製造方
法を提供することができ，半導体レーザの性能向上に寄
与するところが大きい。
【図１】 本発明の実施例断面工程図
【図２】 本発明の原理説明図
【図３】 従来の実施例断面図
【符号の説明】 １ 基板 ２ ガイド層 ３ 活性層 ４ クラッド層 ５ コンタクト層 ６ マスク ７ スリット ８ レジスト ９ 溝 １０ メサ １１ 埋込み層 １２ 電極
Claims (1)
- 【請求項１】 半導体基板（１）上にストライプ状メサ
（１０）を形成するメサエッチング工程と，該メサ（１
０）上のマスク（６）を利用してその両側を選択的に埋
込む埋込み層（１１）を該基板（１）上に堆積する工程
とを有する半導体レーザの製造方法において， 該埋込み層（１１）の堆積に先立って予め該メサ（１
０）の両側の該基板（１）上に該メサ（１０）に沿う溝
（９）を形成することを特徴とする半導体レーザの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24385892A JPH0697569A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24385892A JPH0697569A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697569A true JPH0697569A (ja) | 1994-04-08 |
Family
ID=17110016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24385892A Withdrawn JPH0697569A (ja) | 1992-09-14 | 1992-09-14 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162093A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体レーザ及びその製造方法 |
-
1992
- 1992-09-14 JP JP24385892A patent/JPH0697569A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162093A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体レーザ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| JPS60147133A (ja) | 半導体基板内に溝を形成する方法 | |
| JPS6115344A (ja) | 半導体構造体の形成方法 | |
| US8039282B2 (en) | Semiconductor optical device and method of fabricating the same | |
| US4980314A (en) | Vapor processing of a substrate | |
| US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| JPH0697569A (ja) | 半導体レーザの製造方法 | |
| TW200528576A (en) | Buried heterostructure device fabricated by single step MOCVD | |
| KR960011859B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| CN111370995B (zh) | 表面光栅半导体激光器及其制作方法 | |
| JPH07202317A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP2714642B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPH0422021B2 (ja) | ||
| JPH10117038A (ja) | 光半導体装置の製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS60147119A (ja) | 半導体素子の製造方法 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPH01287969A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |