KR0152951B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR0152951B1
KR0152951B1 KR1019950012071A KR19950012071A KR0152951B1 KR 0152951 B1 KR0152951 B1 KR 0152951B1 KR 1019950012071 A KR1019950012071 A KR 1019950012071A KR 19950012071 A KR19950012071 A KR 19950012071A KR 0152951 B1 KR0152951 B1 KR 0152951B1
Authority
KR
South Korea
Prior art keywords
film
buried layer
oxide film
forming
buffer
Prior art date
Application number
KR1019950012071A
Other languages
English (en)
Other versions
KR960043087A (ko
Inventor
전표만
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950012071A priority Critical patent/KR0152951B1/ko
Publication of KR960043087A publication Critical patent/KR960043087A/ko
Application granted granted Critical
Publication of KR0152951B1 publication Critical patent/KR0152951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 반도체 기판 상부에 산화막을 형성하는 공정과; 상기 산화막 상부 및 기판 하부에 완충막을 형성하는 공정과; 매몰층 형성 부위의 완충막 및 산화막을 식각처리하는 공정과; 상기 완충막과 매몰층이 형성될 부분에 불순물을 주입한 후 확산시키는 공정 및; 상기 산화막과 완충막을 제거하고, 매몰층 및 반도체 기판 위에 에피층을 형성하는 공정을 거쳐 소자 제조를 완료하므로써, 1) 에피층 형성 후 매몰층 패턴의 뭉게짐(washout)을 줄일 수 있어 이후 얼라인(align) 공정시 정확성을 기할 수 있고, 2) Sb2O3적층시 실리콘과 산화막 게면에서 발생되는 Si 덩어리를 제거할 수 있으며, 3) 질화막을 반도체 기판 전면(상·하부)에 증착한 후 매몰층을 형성하여 Sb2O3적층 및 확산 공정시 실리콘에 함유된 불순물 이온이 질화막과 산화막 필름의 스트레스 작용에 의해 이동되는 게터링(gettering)효과를 얻을 수 있게 된다.

Description

반도체 소자 제조방법
제1(a)도 내지 제1(f)도는 종래 기술에 따른 반도체 소자 제조공정을 도시한 공정수순도.
제2(a)도 내지 제2(g)도는 본 발명에 따른 반도체 소자 제조공정을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
100 : 기판 102 : 산화막
103 : 질화막 104 : Sb2O3
106 : 매몰층 108 : 에피층
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 질화막을 마스크로 이용하여 매몰층을 형성토록 한 반도체 소자 제조방법에 관한 것이다.
종래에 일반적으로 사용해 오던 바이폴라 제품의 매몰층(buried layer) 형성공정은 제1(a)도 내지 제1(f)도에 도시된 공정수순도에서 알수 있듯이 먼저, 실리콘 기판(100) 상·하측부에 산화막을 형성하되, 상부에는 산화막(initial oxidation)(102)를 약 7000Å의 두께로 성장시키고, 상기 실리콘 기판의 매몰층형성 영역이 오픈되도록 상측부의 산화막을 식각하여 제1(c)도에 도시된 바와 같은 산화막 패턴(102)을 형성한다.
이후 상기 패턴 상에 불순물(dopant)인 Sb2O3(104)를 주입하고, 확산공정을 실시한다. 이때 매몰층형성 영역은 Sb2O3주입시 산화되면서 Sb 원소가 실리콘 기판(100)내로 확산되어 제1(d)도에 도시된 바와 같이 패터닝(patterning)된다.
상기 공정 진행중, 산화율(oxidation rate)은 마스크로 사용되는 산화막 패턴보다 오픈된 매몰층형성 영역이 더 빠르기 때문에 확산공정을 완료한 후 상부 및 하부의 산화막을 제거(strip)하면, 제1(e)도에 도시 완료한 후 상부 및 하부의 산화막을 제거(strip)하면, 제1(e)도에 도시된 바와 같은 실리콘 단차(a)를 갖는 매몰층(106)이 형성된다.
그후 제1(f)도에 도시된 바와 같이 상기 매몰층(106) 및 실리콘 기판(100) 위에 에피층(108)을 성장시키게 되는데, 이것은 후속 공정인 포토 얼라인(photo align)시 얼라인 타겟 키로 이용되므로, 상기 매몰층의 양측 에지부에 형성되는 실리콘 단차나 또는 단차진 스텝(step)의 기울기(경사각도) 및 선명도 등은 얼라인 장비의 얼라인 키 인식에 많은 영향을 미침을 알 수 있다.
그러나, 상기 공정에서와 같이 산화막을 마스크로 하여 매몰층을 형성할 경우에는 제1(e)도에 도시된 바와 같이 매몰층(106) 패턴의 단차(a)가 작아 그 선명도가 떨어지는 단점을 가지게 된다. 에피층 성장 후 매몰층 패턴이 흐릿해지거나 또는 없어지는 워시아웃(washout) 현상이 발생하게 되는 문제점이 야기된다.
이러한 현상은(100) 웨이퍼인 실리콘 기판에 에피층을 성장시킨 후 더욱 심해지게 되는데 경우에 따라서는 매몰층 패턴이 흐릿해지거나 또는 없어지는 워시아웃(washout) 현상이 발생되기도 한다. 상기의 경우에는, 후속 공정에서 얼라인 키로의 사용이 불가능하게 되므로 공정진행이 어렵게 된다.
또한 산화막을 마스킹 층으로 사용하기 때문에 Sb2O3적층시 제1(e)도에 도시된 바와 같이 실리콘 기판(100) 표면에 로제트(rosette)라 불리는 실리콘 덩어리(particle)가 형성되어 에피층성장 공정 진행 후 제1(f)도에 도시된 바와 같은 돌기 형태의 스파이크(spikes)가 발생하여 에피층의 신뢰도가 떨어지게 된다.
여기서, 스파이크란 에피 성장전 기판 표면에 붙어있던 실리콘 덩어리(또는 이물질 입자)에 에피층성장 공정을 진행함에 따라 다결정 실리콘이 성장되어 돌기 형태로 성장한 것을 뜻한다.
이에 본 발명은 상기와 같은 단점을 개선하기 위하여 이루어진 것으로, 질화막을 마스크로 하여 매몰층을 형성하므로써, 공정진행시 발생되는 실리콘 덩어리에 기인된 돌기 형상의 스파이크 및 워시아웃 현상을 제거할 수 있는 반도체 소자 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조방법은 반도체 기판 상부에 산화막을 형성하는 공정과; 상기 산화막 상부 및 기판 하부에 완충막을 형성하는 공정과; 매몰층 형성 부위의 완충막 및 산화막을 식각처리하는 공정과; 상기 완충막과 매몰층이 형성될 부분에 불순물을 주입한 후 확산시키는 공정 및; 상기 산화막과 완충막을 제거하고, 매몰층 및 반도체 기판 위에 에피층을 형성하는 공정을 구비하여 이루어짐을 특징으로 한다.
상기 제조공정 결과, 단차의 기울기 각도가 크고 선명한 매몰층을 형성할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 완충막으로 사용되는 실리콘 질화막인 LPCVD(low pressure chemical vapour deposition) Si3N4가 산화막보다 밀도(density)가 우수하고 장벽특성이 우수한 점을 이용하여, 이를 마스크로 매립층을 형성한 것에 주안점을 둔 것으로, 제2(a)도 내지 제2(g)도에 도시된 공정수순도를 참조하여 그 제조공정을 살펴보면 다음과 같다.
먼저 제2(a)도에 도시된 실리콘 기판(100) 상부에 약 1000Å 두께의 산화막(102)을 형성하고, 상기 산화막(102) 및 실리콘 기판 하부에 실리콘 질화막인 LPCVD Si3N4(104)를 증착하여 제2(c)도에 도시된 바와 같은 패턴을 형성한다. 이때 상기 산화막(102) 위에 형성된 실리콘 질화막은 약 1000Å의 두께로 형성한다.
그후 실리콘 기판(100) 상의 매몰층 형성부위의 실리콘 질화막(103)을 플라즈마(plasma)를 이용한 건식식각(dry etch)법으로 식각처리하고, 식각된 상기 실리콘 질화막을 마스크로 하부 산화막을 식각하여 제2(d)도에 도시된 바와 같은 패턴을 형성한다.
그 다음 제2(e)도에 도시된 바와 같이, 고온의 상태에서 상기 패턴 위에 불순물인 Sb2O3를 주입하고, 이를 마스크로 확산공정을 실시한다. 그 결과, 로제트라 불리는 실리콘 덩어리가 실리콘 계면에 형성되어 기판 표면에 손상(damage)을 가하는 것을 방지할 수 있게 되고, 또한 상기 질화막은 O2에 대해 우수한 완충막(buffer) 역할을 수행하므로, 확산공정시 Sb 원소가 실리콘 기판 내로 확산되는 과정에서 그 단차를 크게 형성할 수 있게 된다.
이때, 산화율(oxidation rate)은 마스크로 사용되는 실리콘 질화막 패턴보다 오픈된 매몰층형성 영역이 더 빠르기 때문에 확산공정을 완료한 후 상부 및 하부의 산화막을 제거(strip)하면, 제2(f)도에 도시된 바와 같은 단차(a')를 갖는 매몰층(106')이 형성된다.
이와같이 상기 실리콘 질화막을 기판 상·하부에 증착시킨 후 매몰층을 형성한 것은 산화실리콘과 질화막 사이의 스트레스 차에 의해 실리콘 기판에 함유된 불순물이 기판 백사이드(back side)(하부)로 이동하여 게터링할 수 있으므로 양질의 액티브영역을 만들 수 있기 때문이다.
이어서, 제2(g)도에 도시된 바와 같이 a'의 단차를 갖는 매몰층(106') 및 실리콘 기판(100) 위에 에피층(108)을 성장시킨다. 그 결과, 종래 에피 성장시 발생되던 매몰층 뭉개짐(또는 없어짐)을 개선할 수 있게 되어, 이후 얼라인 공정시 발생되던 미스얼라인(misalign) 및 얼라인 에러(err)를 방지할 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 1) 산화막보다 밀도가 높고 완충역할이 우수한 질화막을 마스크로 사용하므로써 Sb2O3적층 및 확산공정시 매몰층의 슬로프(slope)를 좋게하고 단차를 크게할 수 있게 되어 에피층 형성 후 매몰층 패턴의 뭉게짐(washout)을 줄일 수 있을 뿐 아니라 이후 얼라인(align) 공정시 정확성을 기할 수 있고, 2) Sb2O3적층시 실리콘과 산화막 계면에서 발생되는 Si 덩어리를 제거할 수 있으며, 3) 질화막을 반도체 기판 전면(상·하부)에 증착한 후 매몰층을 형성하여 Sb2O3적층 및 확산 공정시 실리콘에 함유된 불순물 이온이 질화막과 산화막 필름의 스트레스 작용에 의해 이동되는 게터링(gettering) 효과를 얻을 수 있게 된다.

Claims (5)

  1. 반도체 기판 상부에 산화막을 형성하는 공정과; 상기 산화막 상부 및 기판 하부에 완충막을 형성하는 공정과; 매몰층 형성 부위의 완충막 및 산화막을 식각처리하는 공정과; 상기 완충막과 매몰층이 형성될 부분에 불순물을 주입한 후 확산시키는 공정 및; 상기 산화막과 완충막을 제거하고, 매몰층 및 반도체 기판 위에 에피층을 형성하는 공정을 구비하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 완충막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제2항에 있어서, 상기 완충막은 Si3N4로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서, 상기 완충막은 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제1항에 있어서, 상기 완충막은 플라즈마를 이용한 건식식각법으로 식각처리하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019950012071A 1995-05-16 1995-05-16 반도체 소자 제조방법 KR0152951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012071A KR0152951B1 (ko) 1995-05-16 1995-05-16 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012071A KR0152951B1 (ko) 1995-05-16 1995-05-16 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR960043087A KR960043087A (ko) 1996-12-23
KR0152951B1 true KR0152951B1 (ko) 1998-12-01

Family

ID=19414557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012071A KR0152951B1 (ko) 1995-05-16 1995-05-16 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0152951B1 (ko)

Also Published As

Publication number Publication date
KR960043087A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
CA1097826A (en) Method for forming isolated regions of silicon
EP0448307A1 (en) Method of producing a MESFET
US5236861A (en) Manufacturing method of metal-insulator-semiconductor device using trench isolation technique
US5264395A (en) Thin SOI layer for fully depleted field effect transistors
JPS6324616A (ja) 半導体素子の製造方法およびこの方法による半導体素子
US4243435A (en) Bipolar transistor fabrication process with an ion implanted emitter
EP0405923B1 (en) Method for forming variable width isolation structures
US5234861A (en) Method for forming variable width isolation structures
EP0068275B1 (en) Method for producing semiconductor devices including the use of reactive ion etching
US4950618A (en) Masking scheme for silicon dioxide mesa formation
US5187112A (en) Method for producing a semiconductor device
CA1227456A (en) Method for making submicron mask openings using sidewall and lift-off techniques
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
KR930011500B1 (ko) 반도체장치의 소자분리방법
US4587709A (en) Method of making short channel IGFET
KR0152951B1 (ko) 반도체 소자 제조방법
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
JP3022714B2 (ja) 半導体装置およびその製造方法
US5925902A (en) Semiconductor device having a schottky film with a vertical gap formed therein
US6566183B1 (en) Method of making a transistor, in particular spacers of the transistor
KR100248347B1 (ko) 반도체소자의 스페이서 형성방법
WO1998007185A1 (en) Improved delineation pattern for epitaxial depositions
JPH0257701B2 (ko)
JPH0661343A (ja) 半導体装置の製造方法
KR100197530B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 17

EXPY Expiration of term