JPS6115344A - 半導体構造体の形成方法 - Google Patents
半導体構造体の形成方法Info
- Publication number
- JPS6115344A JPS6115344A JP60079461A JP7946185A JPS6115344A JP S6115344 A JPS6115344 A JP S6115344A JP 60079461 A JP60079461 A JP 60079461A JP 7946185 A JP7946185 A JP 7946185A JP S6115344 A JPS6115344 A JP S6115344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- trench
- insulating layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title description 20
- 239000000758 substrate Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 14
- 230000000087 stabilizing effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 50
- 239000004642 Polyimide Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 24
- 235000012239 silicon dioxide Nutrition 0.000 description 24
- 239000000377 silicon dioxide Substances 0.000 description 23
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000006641 stabilisation Effects 0.000 description 8
- 238000011105 stabilization Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000008366 buffered solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は溝によって分離された半導体基板における基板
の平坦性及び窒化ケイ素による溝の周辺の安定性の改良
に関する。
の平坦性及び窒化ケイ素による溝の周辺の安定性の改良
に関する。
Ｂ、開示の概要
本発明に゛従いパターン化されている分離溝を有する半
導体基板において、基板の平坦性及び溝の周辺の窒化ケ
イ素による安定化を改良する方ｄ−が与えられる。アン
ダーカットされた２酸化ケイ素層及び窒化ケイ素層の下
に凹んだケイ素側壁を与える事によって、溝の端の品質
が改良され、下の５ｉ０２及びＳｉ領域が良好に保護さ
れる。さらに処理を行う事によって、ポリイミドが充填
された溝と隣接基板間の平坦性が改良される。それは前
に付着された酸化物層によってポリイミドがエッチ・バ
ックされる迄の点が確立されるからである。
導体基板において、基板の平坦性及び溝の周辺の窒化ケ
イ素による安定化を改良する方ｄ−が与えられる。アン
ダーカットされた２酸化ケイ素層及び窒化ケイ素層の下
に凹んだケイ素側壁を与える事によって、溝の端の品質
が改良され、下の５ｉ０２及びＳｉ領域が良好に保護さ
れる。さらに処理を行う事によって、ポリイミドが充填
された溝と隣接基板間の平坦性が改良される。それは前
に付着された酸化物層によってポリイミドがエッチ・バ
ックされる迄の点が確立されるからである。
その後酸化物を除去しても、ポリイミドには影響を与え
ず、上記ポリイミドの最上部は隣接する基板と実質的に
平坦になる。
ず、上記ポリイミドの最上部は隣接する基板と実質的に
平坦になる。
Ｃ０従来技術
高密度集積回路の形成において、望ましくない相互作用
を防ぐために素子は互に絶縁する必要がある。半導体の
分野において隔離を達成する一つの方法は半導体基板中
に分離溝の組もしくはパターンをエツチングし、この溝
を酸化物もしくは窒化物で安定化し、これを絶縁材料で
充填するものである・ポリイミドの様な絶縁材料が使用
される時の代表的な方法はエミッタ・コンタクト（接点
）及びエミッタ拡散の形式を含むすべての高温処理を分
離溝の形成の前にすませる事を含む。溝を充填する場合
には、絶縁材料はパターン化された全基板上に付着され
溝は過剰に充填される。次に絶縁材料がエツチングされ
、基板及びコンタ、クトが再び露出し、充填された溝が
残される。しかしながら基板の表面のくぼみ中に存在す
るコンタクトを完全に露出するだめには、一般に絶縁拐
料をくぼみのレベル迄過度にエツチングしなければなら
ない。この結果溝の周辺には大きな階段が残される。こ
の表面の非平坦性はその後に形成される金属化線のパタ
ーンに不連続性を生ずる事がわかっだＯ さらに分離溝に関して一般に知られている欠点は基板、
特に溝の周辺の安定化用の連続した窒化物に見出される
。代表的な方法では基板の一番上の表面は溝がエツチン
グされる前捉窒化物で安定化される。次に溝がエツチン
グされ、溝の側壁がその後の個別の窒化物で安定化され
る。これだけでは溝の縁では、下層の通常使用される酸
化物絶縁体による保護が比較的貧弱である。窒化物によ
る安定が貧弱になる結果、続くクリーニング段階もしく
はエツチング段階中、偶然酸化物の絶縁体が除去される
ので溝の最上部の端近くのケイ素−金属が短絡するか、
例えば後に付着される石英層中のす１リウムによって絶
縁体層が汚染される。
を防ぐために素子は互に絶縁する必要がある。半導体の
分野において隔離を達成する一つの方法は半導体基板中
に分離溝の組もしくはパターンをエツチングし、この溝
を酸化物もしくは窒化物で安定化し、これを絶縁材料で
充填するものである・ポリイミドの様な絶縁材料が使用
される時の代表的な方法はエミッタ・コンタクト（接点
）及びエミッタ拡散の形式を含むすべての高温処理を分
離溝の形成の前にすませる事を含む。溝を充填する場合
には、絶縁材料はパターン化された全基板上に付着され
溝は過剰に充填される。次に絶縁材料がエツチングされ
、基板及びコンタ、クトが再び露出し、充填された溝が
残される。しかしながら基板の表面のくぼみ中に存在す
るコンタクトを完全に露出するだめには、一般に絶縁拐
料をくぼみのレベル迄過度にエツチングしなければなら
ない。この結果溝の周辺には大きな階段が残される。こ
の表面の非平坦性はその後に形成される金属化線のパタ
ーンに不連続性を生ずる事がわかっだＯ さらに分離溝に関して一般に知られている欠点は基板、
特に溝の周辺の安定化用の連続した窒化物に見出される
。代表的な方法では基板の一番上の表面は溝がエツチン
グされる前捉窒化物で安定化される。次に溝がエツチン
グされ、溝の側壁がその後の個別の窒化物で安定化され
る。これだけでは溝の縁では、下層の通常使用される酸
化物絶縁体による保護が比較的貧弱である。窒化物によ
る安定が貧弱になる結果、続くクリーニング段階もしく
はエツチング段階中、偶然酸化物の絶縁体が除去される
ので溝の最上部の端近くのケイ素−金属が短絡するか、
例えば後に付着される石英層中のす１リウムによって絶
縁体層が汚染される。
Ｄ 発明が解決しようとする問題点
本発明の目的は改良されｈ絶縁溝を形成する方法を与え
る事にある。
る事にある。
本発明に従えば、絶縁及び安定化特性が改良された特定
の絶縁溝構造が与えられる。
の絶縁溝構造が与えられる。
本発明に従えば、絶縁溝の最上部にアンダーカットされ
た絶縁層並びに溝の最上部及びすべてを覆う上層の安定
化層が与えられ、貧弱な安定化が避けられる。
た絶縁層並びに溝の最上部及びすべてを覆う上層の安定
化層が与えられ、貧弱な安定化が避けられる。
本発明に従えば、絶縁溝／基板構造体に高度の・平坦性
が与えられる。
が与えられる。
本発明に従えば、くぼんだ基板のコンタクトのレベルの
上及び基板の上表面のレベルの上にあるポリイミドがエ
ッチバックされる端検出点が与えられ、ポリイミドの充
填溝及び基板に沿って平坦な表面が与えられる。
上及び基板の上表面のレベルの上にあるポリイミドがエ
ッチバックされる端検出点が与えられ、ポリイミドの充
填溝及び基板に沿って平坦な表面が与えられる。
Ｅ１問題点を解決するための手段
本発明に従えば、エツチングされた絶縁用溝パターンを
有するケイ素基板にお℃・て、溝の周辺にアンダーカッ
トされた２酸化ケイ素絶縁層及び窒化ケイ素の保護層の
下にくぼんだケイ素の側壁が与えられる。さらに本発明
に従えば、前に付着された層によって、ケイ素板のくぼ
み中のコンタクトのレベルの上にポリイミドのエッチバ
ック検出点が与えられ、ポリイミド充填溝及び上記基板
表面間に高度の平坦性が与えられる。
有するケイ素基板にお℃・て、溝の周辺にアンダーカッ
トされた２酸化ケイ素絶縁層及び窒化ケイ素の保護層の
下にくぼんだケイ素の側壁が与えられる。さらに本発明
に従えば、前に付着された層によって、ケイ素板のくぼ
み中のコンタクトのレベルの上にポリイミドのエッチバ
ック検出点が与えられ、ポリイミド充填溝及び上記基板
表面間に高度の平坦性が与えられる。
Ｆ、実施例
本発明によって改良される問題点は一般に知られた製造
方法に従って製造さ４ｔだ半導体基板構造体の断面図を
示し、た第２図に示されて℃・る。代表的な方法では集
積回路構造が形成されて（・るケイ素基板上に２酸化ケ
イ素層１６及び窒化ケイ素の層１４が相継いで付着され
る。次に絶縁溝のパターンが適切なマスクを使用して基
板中にエッチングされる。次に溝が酸化され（即ち酸化
雰囲気に露らされ）、２酸化ゲイ素の層１ろが形成され
る。
方法に従って製造さ４ｔだ半導体基板構造体の断面図を
示し、た第２図に示されて℃・る。代表的な方法では集
積回路構造が形成されて（・るケイ素基板上に２酸化ケ
イ素層１６及び窒化ケイ素の層１４が相継いで付着され
る。次に絶縁溝のパターンが適切なマスクを使用して基
板中にエッチングされる。次に溝が酸化され（即ち酸化
雰囲気に露らされ）、２酸化ゲイ素の層１ろが形成され
る。
これに続いて溝１８中に２酸化ケイ素の他の層１２及び
窒化ケイ素の安定化層１５が相継いで化学的に蒸着され
る。次に窒化ケイ素層１５、酸化ケイ素層１２及び１３
が相継いで垂直方向の反応性イオン・エツチングを受け
る。この反応性イオン・エツチングの終りには、溝の端
２５の窒化ケイ素層１４及び１５間に不運°続な部分が
存在する・本発明が解決せんとする第１の問題は、窒化
ケイ素層１４．１５間のこの不連続によって生ずる。
窒化ケイ素の安定化層１５が相継いで化学的に蒸着され
る。次に窒化ケイ素層１５、酸化ケイ素層１２及び１３
が相継いで垂直方向の反応性イオン・エツチングを受け
る。この反応性イオン・エツチングの終りには、溝の端
２５の窒化ケイ素層１４及び１５間に不運°続な部分が
存在する・本発明が解決せんとする第１の問題は、窒化
ケイ素層１４．１５間のこの不連続によって生ずる。
この不連続性によって下の酸化ケイ素層が汚染され、そ
の後のクリーニング過程で酸化ケイ素が除去され、汚染
層もしくは層の欠損によって半導体装置の動作中に電流
がもれ及び／もしくは短絡するという欠陥が生ずる。
の後のクリーニング過程で酸化ケイ素が除去され、汚染
層もしくは層の欠損によって半導体装置の動作中に電流
がもれ及び／もしくは短絡するという欠陥が生ずる。
本発明によって解決される第２の問題は、安定化された
溝をポリイミドの様な絶縁材料で充填した後に生ずる。
溝をポリイミドの様な絶縁材料で充填した後に生ずる。
第２図に示されたポリイミド２２は十分な量だけ付着さ
れており、溝１８の上部迄過剰に充填されている。これ
によって基板の表面上にも過剰なポリイミドの層が残さ
れる。次に余分なポリイミドがエツチングによって除去
され、コンタクト１１が再び露出される。ポリイミドの
エツチング段階の結果、溝中のポリイミドは過度にエツ
チングされ、そのレベルは周辺のレベルの下にあるくぼ
んだコンタクトのレベル迄下げられる。基板と溝の周辺
のポリイミド間には段差１９が形成され、その後の処理
段階で切断されない金属化線パターンを付着する事が困
難になる。
れており、溝１８の上部迄過剰に充填されている。これ
によって基板の表面上にも過剰なポリイミドの層が残さ
れる。次に余分なポリイミドがエツチングによって除去
され、コンタクト１１が再び露出される。ポリイミドの
エツチング段階の結果、溝中のポリイミドは過度にエツ
チングされ、そのレベルは周辺のレベルの下にあるくぼ
んだコンタクトのレベル迄下げられる。基板と溝の周辺
のポリイミド間には段差１９が形成され、その後の処理
段階で切断されない金属化線パターンを付着する事が困
難になる。
本発明は一連の段階より成る方法を与え、従来の技術の
絶縁溝構造に関連した不十分な安定化及び非平坦化の問
題を解決するものである。
絶縁溝構造に関連した不十分な安定化及び非平坦化の問
題を解決するものである。
第３Ａ図は一般に知られている処理段階から生ずる安定
化が貧弱な溝の周辺部２５Ａを示している。第５Ｂ図は
本発明の方法を使用する事によって得られ、問題が解決
された構造体を示している。
化が貧弱な溝の周辺部２５Ａを示している。第５Ｂ図は
本発明の方法を使用する事によって得られ、問題が解決
された構造体を示している。
第６Ｂ図で明らかな様に、絶縁溝の周辺部２５Ｂには窒
化ケイ素の連続した層１４Ｂが存在する。
化ケイ素の連続した層１４Ｂが存在する。
以下第４Ａ図乃至第７図を参照して第５Ｂ図の構造体ま
でのプロセスを説明する。本発明は好まし、い実施例を
参照して説明されるが、適切な代替材料もしくは方法を
用いてもよい事は云うまでもない。本発明は絶縁溝自体
の形成に直接関連し、第４Ａ図に見出される構造体を得
る迄の基板の準備、その中の集積回路の構造体の形成に
関連する段階は含まない。本発明は又第９図の窒化物層
２９の付着及びエツチングに続くパーソナリゼーション
の段階を含まない。
でのプロセスを説明する。本発明は好まし、い実施例を
参照して説明されるが、適切な代替材料もしくは方法を
用いてもよい事は云うまでもない。本発明は絶縁溝自体
の形成に直接関連し、第４Ａ図に見出される構造体を得
る迄の基板の準備、その中の集積回路の構造体の形成に
関連する段階は含まない。本発明は又第９図の窒化物層
２９の付着及びエツチングに続くパーソナリゼーション
の段階を含まない。
第４Ａ図はその中に集積回路構造を有する基板１７を示
す。従来知られた技術に従い２酸化ケイ素の層１６が基
板上に付着され、２酸化ケイ素１６」二には窒化ケイ素
の安定化層１４が付着されている。層１６′はＮ 工く
ツタのドライブ・イン即ち追込み中にエミッタ・コレク
タ領域１１に於いて熱的に成長された酸化物層を示して
いる・第４Ｂ図に示される如く、窒化ケイ素層１４′は
低圧の化学蒸着によって付着される事が好ましい。
す。従来知られた技術に従い２酸化ケイ素の層１６が基
板上に付着され、２酸化ケイ素１６」二には窒化ケイ素
の安定化層１４が付着されている。層１６′はＮ 工く
ツタのドライブ・イン即ち追込み中にエミッタ・コレク
タ領域１１に於いて熱的に成長された酸化物層を示して
いる・第４Ｂ図に示される如く、窒化ケイ素層１４′は
低圧の化学蒸着によって付着される事が好ましい。
これに続き厚い酸化層５２がプラズマによって助長され
た化学的蒸着によって形成される。第５Ａ図に示された
絶縁に必要な溝１８は、酸化物層ろ２をフォトリングラ
フ・エツチングし、窒化ケイ素層１４．’１４’、２酸
化ケイ素層１６及びケイ素基板をエツチングするだめの
マスクとしてパターン化された酸化物層３２を使用して
形成される。
た化学的蒸着によって形成される。第５Ａ図に示された
絶縁に必要な溝１８は、酸化物層ろ２をフォトリングラ
フ・エツチングし、窒化ケイ素層１４．’１４’、２酸
化ケイ素層１６及びケイ素基板をエツチングするだめの
マスクとしてパターン化された酸化物層３２を使用して
形成される。
絶縁溝及び絶縁コンタクト領域に必要なパターンを有す
る多層レジスト・マスクが準備された基板上に形成され
、マスクを介する反応性イオン・エツチングを使用して
エツチングされる。窒化・ケイ素１４及び１４′並びに
２酸化ケイ素層１６は例えばＣＦ４によってエツチング
され、ケイ素はｓＦ６を用いてエツチングされる。第５
Ａ図に示された如く、この結果窒化ケイ素層１４及び１
４′中には口径２４を有する開孔、２酸化ケイ素層１６
中に同じ横方向寸法の口径２６を有する開孔、口径２４
及び２６と同じ横方向寸法を有する口径２８■よって画
定され、２酸化ケイ素層１６の底からケイ素基板１７の
内部迄十分に延びる略垂直な側壁を有する溝１８が形成
される。使用される・特定の食刻剤及び溝の幅、深さ及
び形を制御する段階はこの分解で一般に知られている様
に色々存在し、目的とする最終の生成物の特定の要件に
応じて選択される。
る多層レジスト・マスクが準備された基板上に形成され
、マスクを介する反応性イオン・エツチングを使用して
エツチングされる。窒化・ケイ素１４及び１４′並びに
２酸化ケイ素層１６は例えばＣＦ４によってエツチング
され、ケイ素はｓＦ６を用いてエツチングされる。第５
Ａ図に示された如く、この結果窒化ケイ素層１４及び１
４′中には口径２４を有する開孔、２酸化ケイ素層１６
中に同じ横方向寸法の口径２６を有する開孔、口径２４
及び２６と同じ横方向寸法を有する口径２８■よって画
定され、２酸化ケイ素層１６の底からケイ素基板１７の
内部迄十分に延びる略垂直な側壁を有する溝１８が形成
される。使用される・特定の食刻剤及び溝の幅、深さ及
び形を制御する段階はこの分解で一般に知られている様
に色々存在し、目的とする最終の生成物の特定の要件に
応じて選択される。
この時点で溝は従来性われた様に安定化及び充填されず
、本発明の方法に従い、上述の問題をなくするだめのい
くつかの追加的プロセスが導入される。先づケイ素基板
１７だけを横方向にエツチングする選択的異方性食刻剤
、例えばピロカテコールが使用され、溝１８の側壁が拡
張される。第５Ａ図に示された如く、溝１８は口径２４
及び２６に対応する横方向の寸法を有する口径２Ｂを有
する・第５Ｂ図は口径２８が横方向に拡張して２８′に
なったところを示している。溝の側壁は窒化ケイ素層１
４．１４’及び２酸化ケイ素層１６に関して略２０００
Ｘだけくぼんでいる・次にＨＦ酸の緩衝溶液の如き選択
きれた等方向性の食刻剤を使用してさらにエツチングプ
ロセスが遂行され、２酸化ケイ素層１６のみがエツチン
グされる。等方性の食刻剤はすべての方向にエツチング
するものである。この結果、第５Ｃ図に示された如く、
口径２６が２６′に拡張しく略２ｏｏｏＸ）、土の窒化
ケイ素層１４及び１４′に関連してくぼんだもしくはア
ンダーカットされた２酸化ケイ素の層１６が残される。
、本発明の方法に従い、上述の問題をなくするだめのい
くつかの追加的プロセスが導入される。先づケイ素基板
１７だけを横方向にエツチングする選択的異方性食刻剤
、例えばピロカテコールが使用され、溝１８の側壁が拡
張される。第５Ａ図に示された如く、溝１８は口径２４
及び２６に対応する横方向の寸法を有する口径２Ｂを有
する・第５Ｂ図は口径２８が横方向に拡張して２８′に
なったところを示している。溝の側壁は窒化ケイ素層１
４．１４’及び２酸化ケイ素層１６に関して略２０００
Ｘだけくぼんでいる・次にＨＦ酸の緩衝溶液の如き選択
きれた等方向性の食刻剤を使用してさらにエツチングプ
ロセスが遂行され、２酸化ケイ素層１６のみがエツチン
グされる。等方性の食刻剤はすべての方向にエツチング
するものである。この結果、第５Ｃ図に示された如く、
口径２６が２６′に拡張しく略２ｏｏｏＸ）、土の窒化
ケイ素層１４及び１４′に関連してくぼんだもしくはア
ンダーカットされた２酸化ケイ素の層１６が残される。
こ＼で一般に知られた手順に従い、Ｐコンタクトが、形
成される。次に２酸化ケイ素の層２Ｄが第６図に示され
ている様に熱的酸化によってすべての露出したケイ素の
表面に形成される。次に全表面は窒化ケイ素の安定化層
１５で覆われる。続いて、例えばＣＦ４を使用１〜で窒
化ケイ素層１５及び１４′が反応性イオン・エツチング
され、新らしく露出された酸化物層１６′及び２０が例
えばＣＨＦ、、を使用して反応性イオン・エツチングさ
れる。これ等の反応性イオン・エツチング段階によって
すべてのコンタクト領域及び溝の底部が再び露出される
。次に第７図に示された様に、この分野で一般に知られ
た技法に従い露出されたケイ素表面に白金シリケイトろ
０が形成される。第７図に示された様に、窒化ケイ１層
１４及び１５は一緒になり溝の周辺及び全半導体基板の
上のすべての非コンタクト領域上に連続しだ窒化物の安
定化層を形成する・ もし、この処理段階において、溝が絶縁体、具体的には
ポリイミドで充填されるならば、コンタクト領域１１の
だめの白金シリサイド３０を露出するだめのエッチ・バ
ンクは被覆された基板上の窒化ケイ素層１４の上方の表
面のレベルからコンタクト領域のくぼんだケイ化白金シ
リサイドのレベル迄ポリイミドが過度にエツチングされ
、第２図に示された様な大きな階段１９が形成される。
成される。次に２酸化ケイ素の層２Ｄが第６図に示され
ている様に熱的酸化によってすべての露出したケイ素の
表面に形成される。次に全表面は窒化ケイ素の安定化層
１５で覆われる。続いて、例えばＣＦ４を使用１〜で窒
化ケイ素層１５及び１４′が反応性イオン・エツチング
され、新らしく露出された酸化物層１６′及び２０が例
えばＣＨＦ、、を使用して反応性イオン・エツチングさ
れる。これ等の反応性イオン・エツチング段階によって
すべてのコンタクト領域及び溝の底部が再び露出される
。次に第７図に示された様に、この分野で一般に知られ
た技法に従い露出されたケイ素表面に白金シリケイトろ
０が形成される。第７図に示された様に、窒化ケイ１層
１４及び１５は一緒になり溝の周辺及び全半導体基板の
上のすべての非コンタクト領域上に連続しだ窒化物の安
定化層を形成する・ もし、この処理段階において、溝が絶縁体、具体的には
ポリイミドで充填されるならば、コンタクト領域１１の
だめの白金シリサイド３０を露出するだめのエッチ・バ
ンクは被覆された基板上の窒化ケイ素層１４の上方の表
面のレベルからコンタクト領域のくぼんだケイ化白金シ
リサイドのレベル迄ポリイミドが過度にエツチングされ
、第２図に示された様な大きな階段１９が形成される。
この大きな階段の形成を避ける手段として、第８図に示
された様に、基板の全表面上に比較的厚い２酸化ケイ素
の層２１が、例えば低圧の化学的蒸着を使用して下の表
面の形状と一致する様に付着される。２酸化ケイ素層２
１の厚さはコンタクト領域１１の層の上方表面のレベル
３１が非コンタクト領域、非溝領域中の層１４より上に
（即ち被覆された基板のフィールド層の一番上の表面よ
り上に）なる様に制御される。コンタクト領域の２酸化
ケイ素層２１のレベルがその後のポリイミドのエッチバ
ックが停止するレベルである。次にポリイミド２２が溝
を過度に充填する様に付着され、非溝領域の２酸化ケイ
素層２１上にポリイミドの余分の層が残される。次に標
準の選択性食刻剤を使用して、余分のポリイミドが第１
図に示された様に、コンタクト領域の２酸化ケイ素の層
２１の上方表面であるエツチング停止点レベル５１迄エ
ツチングされる。次にＣＨＦ、、の様な反応性イオン食
刻剤を使用して非溝領域のすべての２酸化ケイ素層２１
が除去され、弁溝コンタクト領域の白金シリサイド５０
が露出される。この結果が第９図に示された様にポリイ
ミドが充填された絶縁溝を有する略平坦な半導体構造体
である。溝中の２酸化ケイ素２１は溝の最上部がわずか
にエツチングされる点を除き、エツチング段階によって
は影響されない。溝中の２酸化ケイ素２１の存在は溝の
絶縁特性に影響を与えない。窒化ケイ素の最終層２９が
付着され反応性イオン・エツチングによりエッチされ、
溝の周辺上に小さな層だけが残される。この層は構造体
の安定化及び平坦化の両方に寄与する。第１０図に示さ
れた様に、基板の半導体構造体はその後金属化／パーン
ナリゼーション層２５が形成される。
された様に、基板の全表面上に比較的厚い２酸化ケイ素
の層２１が、例えば低圧の化学的蒸着を使用して下の表
面の形状と一致する様に付着される。２酸化ケイ素層２
１の厚さはコンタクト領域１１の層の上方表面のレベル
３１が非コンタクト領域、非溝領域中の層１４より上に
（即ち被覆された基板のフィールド層の一番上の表面よ
り上に）なる様に制御される。コンタクト領域の２酸化
ケイ素層２１のレベルがその後のポリイミドのエッチバ
ックが停止するレベルである。次にポリイミド２２が溝
を過度に充填する様に付着され、非溝領域の２酸化ケイ
素層２１上にポリイミドの余分の層が残される。次に標
準の選択性食刻剤を使用して、余分のポリイミドが第１
図に示された様に、コンタクト領域の２酸化ケイ素の層
２１の上方表面であるエツチング停止点レベル５１迄エ
ツチングされる。次にＣＨＦ、、の様な反応性イオン食
刻剤を使用して非溝領域のすべての２酸化ケイ素層２１
が除去され、弁溝コンタクト領域の白金シリサイド５０
が露出される。この結果が第９図に示された様にポリイ
ミドが充填された絶縁溝を有する略平坦な半導体構造体
である。溝中の２酸化ケイ素２１は溝の最上部がわずか
にエツチングされる点を除き、エツチング段階によって
は影響されない。溝中の２酸化ケイ素２１の存在は溝の
絶縁特性に影響を与えない。窒化ケイ素の最終層２９が
付着され反応性イオン・エツチングによりエッチされ、
溝の周辺上に小さな層だけが残される。この層は構造体
の安定化及び平坦化の両方に寄与する。第１０図に示さ
れた様に、基板の半導体構造体はその後金属化／パーン
ナリゼーション層２５が形成される。
Ｇ 発明の効果
本発明に従い、基板の平坦性及び溝の周辺の窒゛化ケイ
素による安定化が改良された半導体の基板の構造体が与
えられる。
素による安定化が改良された半導体の基板の構造体が与
えられる。
第１図は本発明の方法に従い改良された絶縁溝が設けら
れた状態を示す継面図である。第２図は一般に知られた
製造方法に従って製造された半導体基板構造体の断面図
である。第３Ａ図は従来の方法で形成された絶縁溝の周
辺の断面図である。 第３Ｂ図は本発明に従って形成された絶縁溝の周辺の断
面図である。第４Ａ図及び第４Ｂ図は本発明の方法が適
用される前の半導体基板の断面図である。第５Ａ図、第
５Ｂ図及び第５Ｃ図は本発明の方法を達成するのに必要
なエツチング段階を示したアイル−ジョン溝の断面図で
ある。第６図、第７図、第８図及び第９図は本発明に従
う処理段階及び結果の構造体を示しだ断面図である。第
１０図はさらに処理を受けた本発明の構造体の断面図で
ある。 １１・・・・エミッタ・コンタクト領域、１２，１２Ａ
・・・・Ｓ ｉ Ｏ２層、１ろ・・・・５ｉ０２層、１
４．１４′、１４Ａ、１４Ｂ・・・・ＳｉろＮ４層、１
５・・・・５１３Ｎ４．１６．１６′・・・・５１０２
．１７・・・・基板、１８・・・・溝、１９・・・・階
段、２０・・・・５Ｉ０２層、２１・・・・厚い５Ｉ０
２層、２２・・・・ポリイミド、２５・・・・金属化／
ハーソナリゼーション層、２４・・・・層１４．１４′
の口径、２６．２６′・・・・層２６の口径、２８．２
８′・・・・溝、２９・・・・Ｓ １＝、 Ｎ４．３０
・・・・白金シリサイド、５１・・・・コンタクト領域
の層２１０表面。 出願人 インターナショナル・ビジネス・マシーン
ズ・コーポレーション代理人 弁理士 山 本
仁 朗（外１名）
れた状態を示す継面図である。第２図は一般に知られた
製造方法に従って製造された半導体基板構造体の断面図
である。第３Ａ図は従来の方法で形成された絶縁溝の周
辺の断面図である。 第３Ｂ図は本発明に従って形成された絶縁溝の周辺の断
面図である。第４Ａ図及び第４Ｂ図は本発明の方法が適
用される前の半導体基板の断面図である。第５Ａ図、第
５Ｂ図及び第５Ｃ図は本発明の方法を達成するのに必要
なエツチング段階を示したアイル−ジョン溝の断面図で
ある。第６図、第７図、第８図及び第９図は本発明に従
う処理段階及び結果の構造体を示しだ断面図である。第
１０図はさらに処理を受けた本発明の構造体の断面図で
ある。 １１・・・・エミッタ・コンタクト領域、１２，１２Ａ
・・・・Ｓ ｉ Ｏ２層、１ろ・・・・５ｉ０２層、１
４．１４′、１４Ａ、１４Ｂ・・・・ＳｉろＮ４層、１
５・・・・５１３Ｎ４．１６．１６′・・・・５１０２
．１７・・・・基板、１８・・・・溝、１９・・・・階
段、２０・・・・５Ｉ０２層、２１・・・・厚い５Ｉ０
２層、２２・・・・ポリイミド、２５・・・・金属化／
ハーソナリゼーション層、２４・・・・層１４．１４′
の口径、２６．２６′・・・・層２６の口径、２８．２
８′・・・・溝、２９・・・・Ｓ １＝、 Ｎ４．３０
・・・・白金シリサイド、５１・・・・コンタクト領域
の層２１０表面。 出願人 インターナショナル・ビジネス・マシーン
ズ・コーポレーション代理人 弁理士 山 本
仁 朗（外１名）
Claims (1)
- 【特許請求の範囲】 （ａ）マスク・パターンを用いてエッチングする事によ
り半導体基板中に略垂直な側壁を有する少なく共一つの
溝及び少なく共一つのコンタクト部を形成し、 （ｂ）上記溝が形成された上記半導体基板を異方性エッ
チングして、重畳しているマスク・パターンをアンダー
カットし、 （ｃ）上記溝の表面上に第１の絶縁層を形成し、 （ｄ）上記マスクのアンダーカット部分に連続した安定
化層が生じる様に上記溝及び上記基板の上に第１の安定
化層を形成し、 （ｅ）上記安定化層上に均一に第２の絶縁層を形成し、 （ｆ）上記第２の絶縁層上に第３の絶縁層を付着して溝
を充填し、 （ｇ）上記溝内に絶縁層が残るようにコンタクト領域に
於いて上記第３の絶縁層を上記第２の絶縁層のレベル迄
均一にエッチングし、 （ｈ）上記第２の絶縁層を均一にエッチングして、上記
第２の絶縁層を溝中にだけ残す事より成る半導体構造体
の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US626280 | 1984-06-29 | ||
| US06/626,280 US4663832A (en) | 1984-06-29 | 1984-06-29 | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115344A true JPS6115344A (ja) | 1986-01-23 |
| JPH0526337B2 JPH0526337B2 (ja) | 1993-04-15 |
Family
ID=24509729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079461A Granted JPS6115344A (ja) | 1984-06-29 | 1985-04-16 | 半導体構造体の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4663832A (ja) |
| EP (1) | EP0166141B1 (ja) |
| JP (1) | JPS6115344A (ja) |
| DE (1) | DE3582453D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03169044A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | 半導体集積回路 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| US4589193A (en) * | 1984-06-29 | 1986-05-20 | International Business Machines Corporation | Metal silicide channel stoppers for integrated circuits and method for making the same |
| US4549927A (en) * | 1984-06-29 | 1985-10-29 | International Business Machines Corporation | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices |
| US4811067A (en) * | 1986-05-02 | 1989-03-07 | International Business Machines Corporation | High density vertically structured memory |
| US4983537A (en) * | 1986-12-29 | 1991-01-08 | General Electric Company | Method of making a buried oxide field isolation structure |
| US4876214A (en) * | 1988-06-02 | 1989-10-24 | Tektronix, Inc. | Method for fabricating an isolation region in a semiconductor substrate |
| US5106777A (en) * | 1989-09-27 | 1992-04-21 | Texas Instruments Incorporated | Trench isolation process with reduced topography |
| FR2683944B1 (fr) * | 1991-11-14 | 1994-02-18 | Sgs Thomson Microelectronics Sa | Procede de gravure d'un sillon profond. |
| US5561073A (en) * | 1992-03-13 | 1996-10-01 | Jerome; Rick C. | Method of fabricating an isolation trench for analog bipolar devices in harsh environments |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| BE1007588A3 (nl) * | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5681776A (en) * | 1994-03-15 | 1997-10-28 | National Semiconductor Corporation | Planar selective field oxide isolation process using SEG/ELO |
| US5641705A (en) * | 1994-06-08 | 1997-06-24 | Samsung Electronics Co., Ltd. | Device isolation method of semiconductor device |
| US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| DE69533773D1 (de) * | 1995-03-31 | 2004-12-23 | Cons Ric Microelettronica | Verfahren zur Herstellung von Isolationsgraben |
| US5712185A (en) * | 1996-04-23 | 1998-01-27 | United Microelectronics | Method for forming shallow trench isolation |
| US6060728A (en) * | 1998-01-12 | 2000-05-09 | Fed Corporation | Organic light emitting device structure and process |
| US6372601B1 (en) * | 1998-09-03 | 2002-04-16 | Micron Technology, Inc. | Isolation region forming methods |
| US6274498B1 (en) * | 1998-09-03 | 2001-08-14 | Micron Technology, Inc. | Methods of forming materials within openings, and method of forming isolation regions |
| US6127215A (en) * | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
| US6277707B1 (en) | 1998-12-16 | 2001-08-21 | Lsi Logic Corporation | Method of manufacturing semiconductor device having a recessed gate structure |
| US6869888B1 (en) * | 2001-07-11 | 2005-03-22 | Advanced Micro Devices, Inc. | E-beam flood exposure of spin-on material to eliminate voids in vias |
| US7129149B1 (en) | 2004-06-07 | 2006-10-31 | Integrated Device Technology, Inc. | Method for forming shallow trench isolation structure with anti-reflective liner |
| US7176104B1 (en) | 2004-06-08 | 2007-02-13 | Integrated Device Technology, Inc. | Method for forming shallow trench isolation structure with deep oxide region |
| JP2009302222A (ja) * | 2008-06-12 | 2009-12-24 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| JP2010021532A (ja) * | 2008-06-12 | 2010-01-28 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| US10665665B2 (en) | 2018-10-22 | 2020-05-26 | Micron Technology, Inc. | Passivation material for a pillar adjacent a trench |
| CN110491833B (zh) * | 2019-08-30 | 2021-12-03 | 上海华力微电子有限公司 | 金属互连线填充方法 |
| EP3813101A1 (en) * | 2019-10-25 | 2021-04-28 | Ams Ag | Method of producing a semiconductor body with a trench, semiconductor body with at least one trench and semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170548A (en) * | 1981-04-13 | 1982-10-20 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US433794A (en) * | 1890-08-05 | Wrench | ||
| FR2358748A1 (fr) * | 1976-07-15 | 1978-02-10 | Radiotechnique Compelec | Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede |
| US4238278A (en) * | 1979-06-14 | 1980-12-09 | International Business Machines Corporation | Polycrystalline silicon oxidation method for making shallow and deep isolation trenches |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| DE3174468D1 (en) * | 1980-09-17 | 1986-05-28 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| EP0055521B1 (en) * | 1980-11-29 | 1985-05-22 | Kabushiki Kaisha Toshiba | Method of filling a groove in a semiconductor substrate |
| US4493740A (en) * | 1981-06-01 | 1985-01-15 | Matsushita Electric Industrial Company, Limited | Method for formation of isolation oxide regions in semiconductor substrates |
| JPS57204133A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit |
| US4466180A (en) * | 1981-06-25 | 1984-08-21 | Rockwell International Corporation | Method of manufacturing punch through voltage regulator diodes utilizing shaping and selective doping |
| US4563227A (en) * | 1981-12-08 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device |
| DE3242113A1 (de) * | 1982-11-13 | 1984-05-24 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper |
| JPS60851A (ja) * | 1983-06-17 | 1985-01-05 | Hitachi Koki Co Ltd | 遠心機の制御回路 |
| US4589193A (en) * | 1984-06-29 | 1986-05-20 | International Business Machines Corporation | Metal silicide channel stoppers for integrated circuits and method for making the same |
-
1984
- 1984-06-29 US US06/626,280 patent/US4663832A/en not_active Expired - Lifetime
-
1985
- 1985-04-16 JP JP60079461A patent/JPS6115344A/ja active Granted
- 1985-05-10 EP EP85105717A patent/EP0166141B1/en not_active Expired - Lifetime
- 1985-05-10 DE DE8585105717T patent/DE3582453D1/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170548A (en) * | 1981-04-13 | 1982-10-20 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03169044A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | 半導体集積回路 |
| JP2671529B2 (ja) * | 1989-11-28 | 1997-10-29 | 日本電気株式会社 | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0166141A3 (en) | 1988-09-28 |
| DE3582453D1 (de) | 1991-05-16 |
| JPH0526337B2 (ja) | 1993-04-15 |
| EP0166141A2 (en) | 1986-01-02 |
| US4663832A (en) | 1987-05-12 |
| EP0166141B1 (en) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115344A (ja) | 半導体構造体の形成方法 | |
| US4639288A (en) | Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching | |
| US4604162A (en) | Formation and planarization of silicon-on-insulator structures | |
| KR100360735B1 (ko) | 집적회로 칩 및 그의 제조방법 | |
| KR100288507B1 (ko) | 반도체장치의제조방법 | |
| US4791073A (en) | Trench isolation method for semiconductor devices | |
| US5914280A (en) | Deep trench etch on bonded silicon wafer | |
| US5264395A (en) | Thin SOI layer for fully depleted field effect transistors | |
| JPH01276641A (ja) | 半導体デバイスの製造方法 | |
| KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
| KR100360739B1 (ko) | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 | |
| JPH09134895A (ja) | 半導体装置の製造方法 | |
| US5863828A (en) | Trench planarization technique | |
| US6444540B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| KR100675962B1 (ko) | 열적 산화물이 채워진 얕은 소자 분리용 트렌치 | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JPH10144782A (ja) | 隔離領域の形成方法 | |
| WO1993010559A1 (en) | Process for fabricating insulation-filled deep trenches in semiconductor substrates | |
| KR100245307B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPS6358370B2 (ja) | ||
| EP0146613B1 (en) | Process for fabricating semiconductor structures | |
| JPH0422021B2 (ja) | ||
| JPH0481329B2 (ja) | ||
| KR19990050129A (ko) | 반도체 소자의 소자 분리막 형성방법 |