JPH068690A - プロッタ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 プロッタ制御装置内にコマンド解析を補助す
る副プロセッサを設け、その他の処理をする主プロセッ
サの処理負担を軽減すると共に、データ入力から出図ま
での処理を高速化する。 【構成】 作図処理装置１から入力するプロッタコマン
ドを解析してプロッタ機構部４２を制御するプロッタ制
御装置４１において、副プロセッサ７０をインターフェ
ースボード部８１に搭載して、前記プロッタコマンドの
解析処理の一部または全部を実行させる。この様にし
て、メインボード部８２に搭載され、前記副プロセッサ
の処理以外のプロッタ制御処理を実行する主プロセッサ
６０の処理負担を軽減し、作画速度を改善する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主プロセッサの制御の
基にＣＡＤデータを作図出力するプロッタの制御装置に
関し、特にＩ／Ｆボード部に搭載した副プロセッサでプ
ロッタコマンドの解析を補助するようにしたプロッタ制
御装置に関する。

【０００２】

【従来の技術】インク式ペン又は鉛筆芯内蔵のペンシル
で記録用紙に作画したり、カッタを用いて布地の裁断等
を行うプロッタ（自動製図機）は、ＣＡＤシステムの出
力装置の１つとして使用される。図３はこの種のＣＡＤ
システムの一例を示す概略構成図で、１はホストＣＰＵ
を含んで構成されるＣＡＤ処理装置、２はキーボード等
の操作入力手段やマウス等のポインティングデバイスを
含み、オペレータによる操作入力情報及びＣＡＤ処理に
必要な他の外部情報をＣＡＤ処理装置１に入力する入力
装置、３はＣＡＤ処理装置１による処理画像情報や入力
装置２による入力情報等を表示する表示装置、４はプロ
ッタ、５はハードディスク装置のようなディスク装置を
使用し、ＣＡＤ処理装置１の処理前、処理後及び処理中
の画像処理情報等のデータを必要に応じて格納する記憶
装置である。

【０００３】ＣＡＤ処理装置１には、入力装置２からの
情報を取り込む入力処理部１１、表示装置３の表示を制
御する表示制御部１２、記憶装置５に対するアクセスを
制御する記憶制御部１３、プロッタ４の制御に必要なプ
ロッタコマンドを作成するプロッタコマンド作成部１４
等が含まれ、これらはホストＣＰＵのソフトウエアによ
り構成されている。プロッタ４は、それがペンプロッタ
の場合には、作図を行うペンヘッドを記録紙に対し相対
的にＸ，Ｙ方向に移動させたり、或いはＺ軸方向に昇降
（Ｕ／Ｄ）させたりするプロッタ機構部４２と、ＣＡＤ
処理装置１からのプロッタコマンドを解析してプロッタ
機構部４２を制御するプロッタ制御装置４１とに大別さ
れる。これに対し、ビットマップに展開した出図データ
を電子写真方式等でライン毎に出図するラスタプロッタ
の場合には、記録紙の送りが機構部４２の主たる動作に
なる。

【０００４】一般にＣＡＤデータは入力装置２から入力
された描画情報をビットマップやベクトルデータとして
記憶装置５に記憶したり、表示装置３に表示するが、プ
ロッタ４が要求するデータ形式が異なる場合には、それ
に適したデータ形式に変換して出力する。プロッタコマ
ンドはそのようなデータ形式の一つであり、プロッタ制
御装置４１ではこのコマンドをプロッタ機構部４２の動
作に必要なデータに変換する。これがコマンド解析であ
る。

【０００５】図４は、プロッタ４の概略を、ペンプロッ
タとラスタプロッタの場合に分けて示してある（Ａはハ
ード、Ｂはバッファまたはメモリ、Ｃはソフトを示
す）。この図に示すように、各種の方式で定義づけられ
たインターフェイス回路Ａ１から入力するプロッタコマ
ンドは、先ずオンラインバッファＢ１に取り込まれ、、
コード変換部Ｃ１で順次中間コマンドに変換される。こ
のコード変換は、キャラクタコード（例えばＡＳＣＩＩ
コード）で表現されたプロッタコマンドを、内部処理し
易いバイナリコードに変換するためのものである。ここ
で変換された中間コマンドは、中間コマンドバッファＢ
２に取り込まれ、コマンド実行部Ｃ２でベクタデータに
変換される。ペンプロッタの場合には、このベクタデー
タがコマンド解析の最終結果となる。そこで、このベク
タデータをベクタバッファＢ３に取り込み、ＮＣ制御部
Ｃ３でペンヘッドＡ２やＸ，ＹモータＡ３を制御して出
図する。

【０００６】これに対し、ラスタプロッタの場合には、
ペンヘッドＡ２、Ｘ，ＹモータＡ３、ベクタバッファＢ
３、ＮＣ制御部Ｃ３の代わりに、ベクタバッファＢ４、
ベクタ／コマンド変換部Ｃ４、ＶＲＣ（ベクタ・ラスタ
・コンバータ）Ａ４、ビットマップメモリＢ５、印字制
御部Ｃ５、ラスタ出力装置Ａ５を設け、次のような処理
をする。即ち、ベクタデータを一旦ベクタバッファＢ４
に取り込んだら、これをベクタ／コマンド変換部Ｃ４で
ＶＲＣ専用コマンドに変換する。そして、ＶＲＣ Ａ４
はこの専用コマンドを実行してビットマップ展開された
出図データを出力し、これをビットマップメモリＢ５に
書き込む。印字制御部Ｃ５はこの出図データを基にラス
タ出力装置Ａ５を制御して出図する。

【０００７】この例で示すラスタプロッタの場合には、
ＶＲＣ専用コマンドがコマンド解析の最終結果となる
が、ＶＲＣ Ａ４を使用しない場合は、ベクタ／コマン
ド変換部Ｃ４とＶＲＣ Ａ４の部分をベクタ／ラスタ変
換と呼ばれる処理に置き換える。この場合には、ベクタ
／ラスタ変換の処理結果（ビットマップ展開された出図
データ）がコマンド解析の最終結果になる。

【０００８】

【発明が解決しようとする課題】従来は、上述した制御
の全てを１台のプロセッサで行っているため、このプロ
セッサにかかる処理負担が大きく、プロッタコマンドに
よるＩ／Ｆ割り込みが多発すると、コマンド解析が停滞
して作画速度が低下する欠点がある。本発明は、プロッ
タ制御装置内にコマンド解析を補助する副プロセッサを
設けることにより、その他の処理をする主プロセッサの
処理負担を軽減すると共に、データ入力から出図までの
処理を高速化することを目的としている。

【０００９】

【課題を解決するための手段】上記目的を達成するため
本発明では、作図処理装置から入力するプロッタコマン
ドを解析してプロッタ機構部を制御するプロッタ制御装
置において、インターフェースボード部に搭載され、前
記プロッタコマンドの解析処理の一部または全部を実行
する副プロセッサと、メインボード部に搭載され、前記
副プロセッサによる処理以外のプロッタ制御処理を実行
する主プロセッサとを備えてなることを特徴としてい
る。

【００１０】

【作用】プロッタコマンド解析を補助する副プロセッサ
を設けると、主プロセッサはＩ／Ｆ割り込みが起きた場
合に、プロッタコマンドを副プロセッサに転送してしま
えば、後は解析結果を待つだけでよい。このため、主プ
ロセッサはＩ／Ｆ割り込みが多発しても、プロッタコマ
ンドをバッファリングする必要もなく、他の処理を並行
して行うことができる。従って、主プロセッサの処理負
担が軽減され、しかもデータ入力から出図までの処理が
高速化される。この場合、図４で説明したコマンド解析
処理の全て（オンラインバッファＢ１の制御からベクタ
／コマンド変換部Ｃ４の処理まで）を副プロセッサで行
うようにしても良いし、その一部の処理、例えばコマン
ド実行部Ｃ２までの処理、或いはコード変換部Ｃ１まで
の処理を副プロセッサに負担させるようにしても良い。
この様な選択は、Ｉ／Ｆ回路に対する処理量との兼ね合
いで最適化される。

【００１１】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の一実施例を示すプロッタ制御装置
内の要部ブロック図である。同図において、７０は副プ
ロセッサ（サブＣＰＵ）、７１はこの副プロセッサ７０
で実行されるコマンド解析インタプリタ、７２は入力用
のプロッタコマンドバッファ（オンラインバッファ）、
７３は出力用のＶＲＣコマンドバッファである。本例の
プロッタ制御装置はラスタプロッタを例としているた
め、インタプリタ７１はプロッタコマンドをＶＲＣ専用
コマンドに変換する例を示しているが、一般的な解析結
果はこの例に限定されるものではない。コマンド解析イ
ンタプリタ７１は、予め副プロセッサ７０のＲＯＭに格
納されている場合と、主プロセッサ（メインＣＰＵ）６
０のＲＯＭに格納され、電源立ち上げ時に副プロセッサ
７０のＲＡＭに展開される場合とがある。

【００１２】本例の副プロセッサ７０は、図２に示す様
に、プロッタ制御装置４のケース８０内部に収容された
複数のボード８１，８２，８３…の内、Ｉ／Ｆ回路が搭
載される入力段のＩ／Ｆボード８１に搭載されている。
８２は主プロセッサ６０を搭載したメインボード、８３
は必要に応じて他のＣＰＵや部品を搭載するために使用
されるサブボード、６８は前述したビットマップ展開用
のＶＲＣである。

【００１３】Ｉ／Ｆボード８１の副プロセッサ７０とメ
インボード８２上の主プロセッサ６０とが共にシリアル
通信機能を有するプロセッサであると、副プロセッサ７
０からのＶＲＣ専用コマンドを主プロセッサ６０に対し
シリアルに転送することができる。この種のプロセッサ
としては、後述するＳＧＳ社製のトランスピュータ（商
品名）が適している。この場合、主プロセッサ６０は、
ＶＲＣ６８やタイマ６４に対してはバス結合している。

【００１４】トランスピュータは、平行プロセスの記述
が可能な高級言語ＯＣＣＡＭのプロセスモデルを効率よ
く実現するために開発され、並行処理に適している。ま
た、外部プロセッサとの接続には、入出力一対のシリア
ルリンクを使用すれば済む点もマルチプロセッサシステ
ムを構成する上で使いやすい。図５は複数のトランスピ
ュータを使用したマルチプロセッサシステムの一例を示
している。同図において、１０１〜１０３はトランスピ
ュータ、２０１〜２０３は外部のダイナミック型ランダ
ムアクセスメモリ（ＤＲＡＭ）、３０１〜３０３は外部
のスタティック型ランダムアクセスメモリ（ＳＲＡ
Ｍ）、４０１〜４０３は周辺装置（ＰＥＲＩＰＨＥＲＡ
Ｌ）、５０１〜５０３はトランスピュータ間を接続する
外部チャネルである。

【００１５】トランスピュータ１０１〜１０３は、ＲＩ
ＳＣ（縮小命令セットコンピュータ）タイプのプロセッ
サ（ＲＩＳＣ ＣＰＵ）１１１〜１１３を中心に、高速
動作可能な内部メモリ（ＳＲＡＭ）１２１〜１２３、外
部との間でシリアル通信する際に使用するシリアルリン
ク（ＬＩＮＫ）１３１〜１３３、外部メモリに対するイ
ンターフェイス（ＥＭＩ）１４１〜１４３を標準的に備
え、これらの間を内部バス１５１〜１５３で接続してい
る。またＥＭＩ１４１〜１４３と外部メモリ２０１〜２
０３，３０１〜３０３との間はバス１６１〜１６３で接
続される。

【００１６】図５に示すトランスピュータ１０１は、こ
の中では上位の機種であるため、ＬＩＮＫ１３１の数が
最も多い「４」である他、浮動小数点演算部（ＦＰＵ）
１７１も備え、また外部メモリとしてリードオンリーメ
モリ（ＲＯＭ）６０１も使用している。トランスピュー
タ１０２はこれに次ぐ機種で、ＦＰＵは無いが、ＬＩＮ
Ｋ１３２の数は「４」である。トランスピュータ１０３
はこの中では最も簡単な構成で、ＬＩＮＫ１３３の数は
「２」である。但し、これらの機種間の相違は本質的な
ことではない。

【００１７】トランスピュータ１０１〜１０３間の接続
は、それぞれが入出力各１ライン、即ち各一対のシリア
ルラインを使用する外部チャネル５０１〜５０３だけで
簡単に行うことができる（バス結合する必要がない）。
この外部チャネルに対しては、Ｐ／Ｓ（パラレル／シリ
アル）変換器を用いれば、通常のＣＰＵ（例えばホスト
ＣＰＵ）も接続することができ、この様にして各ＣＰＵ
間でシリアルに通信が行われる。一方、トランスピュー
タと外部メモリとの間はバス結合されるため、パラレル
にメモリアクセスが行われる。

【００１８】図１の構成において、主プロセッサ６０及
び副プロセッサ７０が共にトランスピュータであると、
Ｉ／Ｆボード８１上の副プロセッサ７０からメインボー
ド８２上の主プロセッサ６０に対して、コマンド解析結
果の転送は１リンクだけで行うことができるので、接続
が簡単である。そして、コマンド解析結果が図１の様に
ＶＲＣ専用コマンドであれば、主プロセッサ６０は僅か
なデータ量をＶＲＣ６８に転送するだけでよいので、処
理負担はさほど重くならず、副プロセッサ７０によるコ
マンド解析処理中に、主プロセッサ６０は他の処理を並
行して実行することができる。

【００１９】コマンド解析用の副プロセッサ７０をＩ／
Ｆボード８１に搭載する一つのメリットは、ケース８０
内の既存のＩ／Ｆボード８１を新たに副プロセッサ７０
搭載型のものに交換すれば、作画速度を改善できる点で
ある。また、この副プロセッサ７０を複数台搭載し、互
いにディジーチェインの様にリンク接続してコマンド解
析を分散して並行処理すれば、更に高速処理が可能にな
り、出図までの処理が高速化される。

【００２０】尚、図１の例では、図４で説明したコマン
ド解析処理の全て（オンラインバッファＢ１の制御から
ベクタ／コマンド変換部Ｃ４の処理まで）を副プロセッ
サ７０で行うようにしたが、コマンド実行部Ｃ２までの
処理、或いはコード変換部Ｃ１までの処理を副プロセッ
サ７０に負担させるようにしても良い。この様な選択
は、Ｉ／Ｆ回路Ａ１に対する処理量との兼ね合いで最適
化される。

【００２１】

【発明の効果】以上述べたように本発明によれば、主プ
ロセッサの制御の基にＣＡＤデータを作図出力するプロ
ッタ制御装置内において、コマンド解析を補助する副プ
ロセッサを設けたので、その他の処理をする主プロセッ
サの処理負担を軽減すると共に、データ入力から出図ま
での処理を高速化することができる。特に、コマンド解
析用の副プロセッサをＩ／Ｆボードに搭載する方式であ
るため、既存のＩ／Ｆボードを新たに副プロセッサ７０
搭載型のものに交換するだけで、作図速度を改善できる
利点がある。

【図面の簡単な説明】

【図１】 本発明の一実施例を示すブロック図である。

【図２】 プロッタ内部の主要ボードの配置図である。

【図３】 ＣＡＤシステム全体のブロック図である。

【図４】 プロッタ制御装置の主要制御を示す説明図で
ある。

【図５】 シリアル通信機能を有するマルチプロセッサ
システムの一例を示すブロック図である。

【符号の説明】

１…ＣＡＤ処理装置、１１…入力処理部、１２…表示制
御部、１３…記憶制御部、１４…プロッタコマンド作成
部、２…入力装置、３…表示装置、４…プロッタ、４１
…プロッタ制御装置、４２…プロッタ機構部、５…記憶
装置、６０…主プロセッサ、６８…ＶＲＣ、７０…副プ
ロセッサ、７１…コマンド解析インタプリタ、７２…プ
ロッタコマンドバッファ、７３…ＶＲＣコマンドバッフ
ァ、８０…プロッタ制御装置ケース、８１…Ｉ／Ｆボー
ド、８２…メインボード、８３…サブボード、１３１〜
１３３…シリアルリンク、１５１〜１５３…内部バス、
１６１〜１６３…外部バス、５０１〜５０３…シリアル
通信用外部チャネル。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 作図処理装置から入力するプロッタコマ
   ンドを解析してプロッタ機構部を制御するプロッタ制御
   装置において、 インターフェースボード部に搭載され、前記プロッタコ
   マンドの解析処理の一部または全部を実行する副プロセ
   ッサと、 メインボード部に搭載され、前記副プロセッサによる処
   理以外のプロッタ制御処理を実行する主プロセッサとを
   備えてなることを特徴とするプロッタ制御装置。