JPH056160A - グラフイツク・プロセツサ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】情報の画像バッファへの書き込みに関わる待ち
時間を大巾に低減させ、或いは除去する、例えばレーザ
ー・プリンターのためのグラフィック・プロセッサを提
供する。 【構成】一般的グラフィック指令を、一連の初言ピクセ
ル志向指令に変換するための一般的グラフィック・プロ
セッサ３０、一般的グラフィック・プロセッサ３０によ
り生成される初原的ピクセル志向指令を生成される順に
ストアーするためのキュー・メモリー３４、及び、画像
バッファー１８においてピクセルを生成するために、初
原的ピクセル志向指令を、キュー・メモリー３４におい
て順次読み取り、実行するための初原的グラフィック・
プロセッサ３２より成るグラフィック・プロセッサ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、グラフィック・プロセ
ッサ、特に、ラスター・ディスプレー用のグラフィック
・プロセッサに関する。

【０００２】

【従来の技術】唯簡単なテキスト以上の物を管理するよ
う意図されるラスター・ディスプレーは、一般的に、メ
モリー、或いは、バッファー内のピクセル・レベルにス
トアーされる全体の画像を有する、つまり、画像が、１
０００・１０００の解像度を有する場合には、画像を形
成する１００００００ピクセルの各々について（ピクセ
ル＝ピクチャー・エレメント）、１つのメモリー・セル
がある。極めて高い解像度のラスター・ディスプレーに
ついては、このメモリー、或いは、バッファーは、分
離、つまり、例えば、相応するＣＰＵについてのプログ
ラム、及び、操作ストーレッジより物理的に分離してい
なければならない。

【０００３】しかしながら、画像バッファーの管理に関
しては、多くの問題が発生する。例えば、バッファーへ
の同時書き込みを行うと、ビデオ生成を妨げるので、
（例えば、いわゆる“スノー”を引き起こす。）当該バ
ッファーが、ビデオ生成のための読み取り操作により占
領されていない時には、画像バッファーには書き込むこ
とだけが可能である。書き込み操作は、、本来的には、
特定のワード（ビット、或いは、ピクセルのグループ）
に束縛されない、つまり、例えば、バス・システムに使
用される長さのワードにも、ビデオ生成のための読み取
り中に使用される長さのワードにもである。しばしば、
個々のピクセル、或いは、異なる方向に接続され、画像
におけるライン、及び、曲線を形成するピクセルを書き
込むことが望ましい。このように、ＣＰＵ、及び、バス
・システムがそのために構築されるワードの長さは、し
ばしば、画像バッファーへのデータには向かない。更
に、例えば、傾斜ラインを画像バッファーに書き込む操
作である図面引き操作は、通常のＵＰＵに合う種類のも
のではない：それは、ＣＰＵの性能を発揮させない。一
般的には、各々の書かれたピクセルについて、いくつか
の指令が実行されなければならない。

【０００４】極めて高い解像度のラスター・ディスプレ
ー、極めて高い解像度のレーザー・プリンター、或いは
レーザー・フォト・セッター（これ等は、ディスプレー
に比較して、常に、極めて高い解像度で作動する）につ
いての画像生成に関連しては、上記説明の理由で、ライ
ン（ベクター）、及び文字／桁（符号）の生成のよう
な、一般的グラフィック機能のための特殊な補助策を使
用することを薦める必要があることが判明した。こうし
たグラフィック補助策は、ＣＰＵ、及び、画像バッファ
ー間に位置する。このような従来公知のシステムは、し
かしながら、ディスプレー上に画像を生成するための、
画像バッファーよりのビデオ情報の読み取りが、妨げら
れない画像が保証されなければならず、又、ビデオ周波
数が高いという、極めて高い解像度のディスプレー・シ
ステムの場合にはそうなのであるが、場合に、情報の画
像バッファーへの書き込みに優先しなければならない、
つまり、これをブロックしなければならないという事実
により特徴付けられている。この説明は、通常のダイナ
ミック・メモリー回路、いわゆるＤＲＡＭに当てはま
る。このために、画像バッファーへの書き込み操作をブ
ロックすることなく、データを読み取ることを可能とす
るために、内部シフト・レジスターよりの特別の出力を
有する特殊画像バッファー回路、いわゆるビデオＲＡＭ
がある。しかしながら、これ等の回路は、通常のＤＲＡ
Ｍ回路に比較してはるかに高価である。

【０００５】

【発明が解決しようとする課題】本発明の目的は、グラ
フィック・プロセッサ、特にラスター・ディスプレー用
のもののみならず、情報の画像バッファーへの書き込み
に関わる待ち時間を重大に低減させ、或いは、除去す
る、例えば、レーザー・プリンター、或いは、レーザー
・フォト・セッターのためのものを提供することであ
る。

【０００６】

【課題を達成するための手段】上記の目的は、以下のも
のを特徴とするグラフィック・プロセッサにより達成さ
れる： ａ） 一般的グラフィック指令を、一連の初原的ピクセ
ル志向指令に変換するための一般的グラフィック・プロ
セッサ。 ｂ） 当該一般的グラフィック・プロセッサにより生成
される当該初原的ピクセル志向指令を、これ等が生成さ
れる順にストアーするためのキュー・メモリー：及び、 ｃ） 画像バッファーにおいてピクセルを生成するため
の、当該キュー・メモリーにおける当該初原的ピクセル
志向指令を次々に読み取り、又、実行するための初原的
グラフィック・プロセッサ。 簡単に説明すると、本発明は、第１プロセッサによる、
ライン、ポリ・ライン（多角線）、円の図面引き、テキ
ストの書き込み、エリアを埋めること、ウィンドーの除
去、等々といったグラフィック操作に関する指令は、ピ
クセルの画像バッファーへの書き込みに直接関連する、
又、第２プロセッサにより実行される一連の指令に変換
され、当該画像バッファーより分離するキュー・メモリ
ーが、後に言及の指令を使用するために使用されるもの
ということを意味する。これを別の言い方で表現する
と、高レベル・プロセッサは、より高いレベルの指令
を、より低い一連の指令に変換し、後者の指令が、これ
等が、ピクセルの画像バッファーへの書き込みのため
に、低レベル・プロセッサにより読み取られ、処理され
るキュー・メモリーにストアーされるものということに
なる。

【０００７】このグラフィック・プロセッサの望ましい
実施例は、当該一般的グラフィック指令を、１つ、或い
は、いくつかの初原的ピクセル志向指令に変換するため
の当該一般的グラフィック・プロセッサ内のマイクロ・
プログラムに相応する各々の一般的グラフィック指令に
より特徴付けられる。本発明に従うグラフィック・プロ
セッサの別の望ましい実施例は、当該一般的グラフィッ
ク・プロセッサが、一般的プロセッサ、或いは、ＣＰＵ
と一体化していることを特徴とする。本発明の特に望ま
しい実施例に従えば、当該画像バッファーは、ＤＲＡＭ
回路より成る。この特徴の結果として、ビデオＲＡＭよ
り成る画像バッファーよりもはるかに廉価な画像バッフ
ァーが得られることになる。

【０００８】

【実施例】図面において、相応するエレメントについて
は、同じ参照名称が使用されている。図１は、ラスター
・ディスプレーについての従来のシステムの構造を示し
ている。このシステムは、ＣＰＵユニット１０より成
る。データ等のための接続は、適合するようにデザイン
されたバス・システムを介して享有することができる。
いくつかの異なる可能性をカバーするために、このバス
・システムは、図１におけるＣＰＵブロック１０に含有
された。当該バス・システムに渡って、ＣＰＵブロック
１０は、入／出力ユニット１２、プログラム、及び、作
動ストーレッジ１４、及び、グラフィック・プロセッサ
１６に接続されている。グラフィック・プロセッサ１６
は、画像バッファー１８に接続されているが、これは、
ビデオ・シグナルを生成するためのビデオ・ジェネレー
ター２０に接続されている。

【０００９】グラフィック・プロセッサ１６は、例え
ば、ＧＫＳスタンダードに従い、“ライン描き”（多角
線）、“エリア満たし”、“テキスト書き込み”タイプ
の一般的グラフィック指令を受け取る。そうした一般的
グラフィック指令により、グラフィック・プロセッサ
は、それから、画像バッファー１８内に画像を形成す
る。しかしながら、これは、ビデオ・ジェネレーター２
０が、当該ビデオ・シグナルなるを生成するために、画
像バッファー１８より読み取らない、つまり、原則とし
て、ラスター・ディスプレーの光線が切られている場合
にのみ行うことができる。そうでない場合には、画像バ
ッファー１８への書き込みは、ディスプレー上の画像を
妨害する。これは、グラフィック・プロセッサ１６が、
ビデオ・ジェネレーター２０が、当該一般的グラフィッ
ク指令を、画像バッファー１８内のピクセルに変換する
前に、画像バッファー１８よりの情報を読み取らない期
間中、常に、待たなければななないということを意味す
る。上記の説明の不利点は、グラフィック・プロセッサ
１６が、中央処理ユニットＣＰＵと一体化している場合
には、より妨害的となる、何故ならば、このＣＰＵは、
一般的グラフィック指令を実行する時に、画像バッファ
ー１８が使用可能となるまでブロックされるからであ
る。このように、この期間中は、非グラフィック指令で
すらも実行できない。

【００１０】次に、本発明の望ましい実施例を、図２と
の参照において説明する。図２の実施例においては、グ
ラフィック・プロセッサ１６は、一般的グラフィック・
プロセッサ３０、及び、初原的グラフィック・プロセッ
サ３２に分割された。一般的グラフィック・プロセッサ
３０は、図１におけるグラフィック・プロセッサ１６と
同じタイプの指令を受信するが、これ等の指令を、画像
バッファー１８に書き込まれるべきピクセルに変換する
のではなく、むしろ、これ等は、順次、いわゆるＦＩＦ
Ｏ、或いは、キュー・メモリー３４に入れられる初原的
ピクセル志向指令に変換される。以下に、更に例示する
これ等の初原的ピクセル志向指令は、それから、画像バ
ッファー１８内で画像を生成するための当該初原的グラ
フィック・プロセッサにより処理される。このデザイン
における利点は、キュー・メモリー３４が、一般的グラ
フィック・プロセッサ３０のために常に使用可能である
ために、プロセッサ３０は、待ち時間なしに、常に一般
的グラフィック指令を処理できるということである。他
方、初原的グラフィック・プロセッサ３２は、画像バッ
ファー１８が使用可能である期間を、最適に利用でき
る、何故ならば、これ等の初原的ピクセル志向指令は、
極めて簡単で、そのために、短い実行時間しか必要とし
ないからである。

【００１１】一般的グラフィック・プロセッサ３０を更
にスピード・アップするために、各々の一般的グラフィ
ック指令は、キュー・メモリー３４において、１つ、或
いは、いくつかの初原的ピクセル志向指令を、直接に生
成するマイクロ・プログラムと相応する。このシステム
の望ましい実施例に従い、パラメーター、及び、データ
を伴う一般的グラフィック指令より成る画像の記述（デ
ィスプレー・リスト）は、作動ストーレッジ１４にスト
アーされる。画像のこの記述が、ディスプレーに転送さ
れるべき場合には、一般的グラフィック・プロセッサ３
０は、キュー・メモリー３４への初原的ピクセル志向指
令を生成するために、このリストよりの指令を読み取
る。これは、待ち時間なしのシーケンスで行うことがで
きる。一般的グラフィック・プロセッサ３０が、中央処
理ユニットＣＰＵより分離している場合には、画像生成
は、ＣＰＵプログラム補助なしでも、自動的にすら実行
可能である。

【００１２】本発明をより良く理解していただくため
に、初原的グラフィック・プロセッサ３２の望ましい実
施例のための指令セットの記述を以下に行う。

【００１３】（初原的グラフィック・プロセッサのため
の指令セット）初原グラフィック・プロセッサの指令セ
ットの以下の記述において、１ワードは、４ビットの長
さを有するものと想定されている。望ましい実施例にお
いては、初原的グラフィック・プロセッサは、以下の指
令セットより成る： ＯＰコード ニモニック 操作 ０ ＳＴＷ ステップＷＥＳＴ及び書き込み １ ＳＴＳＷ ステップＳｏｕｔｈ Ｗｅｓｔ及び書き込み ２ ＳＴＳ ステップＳｏｕｔｈ及び書き込み ３ ＳＴＳＥ ステップＳｏｕｔｈ Ｅａｓｔ及び書き込み ４ ＳＴＮ ステップＮｏｒｔｈ及び書き込み ５ ＳＴＮＷ ステップＮｏｒｔｈ Ｗｅｓｔ及び書き込み ６ ＳＴＥ ステップＥａｓｔ及び書き込み ７ ＳＴＮＥ ステップＮｏｒｔｈ Ｅａｓｔ及び書き込み ８ ＷＲ 書き込み ９＋３データ ＬＸＰＲ ロードＸ−位置 レジスター Ａ＋３データ ＬＹＰＲ ロードＹ−位置 レジスター Ｂ＋３データ ＬＬＥＲ ロード長さ レジスター Ｃ＋１２データ ＬＰＡＲ ロード・パターン・レジスター Ｄ −−−− カーソル位置用にリザーブ Ｅ＋延長ｏｐコード 指令セットの延長 Ｆ ＮＯＰ 操作なし 延長ｏｐコード Ｅ０＋２データ ＬＰＳＲ ロード・ペン・ステップ・レジスター Ｅ１＋４データ ＬＰＭＲ ロード・ペン・マトリックス・レジスター Ｅ２＋２データ ＬＭＰＲ ロード・メモリー・プレーン・レジスター Ｅ４＋２データ ＬＭＭＲ ロード・モニター・モード・レジスター Ｅ５＋４データ ＬＭＡＲ ロード・モニター開始 アドレス・レジスター Ｅ６＋６データ ＬＭＣＰ ロード・モニター・カーソル・ 位置レジスター ＥＦ＋５ｔｏ１２９データ ２進データ転送

【００１４】（画像バッファーへの書き込み）画像バッ
ファーへの書き込みのためのパラメータのない指令が８
つある。書き込み操作は、それから、初原的グラフィッ
ク・プロセッサへの以前に与えられる指令により制御さ
れる。書き込み操作に影響を与える指令は以下のもので
ある。 Ｘ−コオーディネート（座標） Ｙ−コオーディネート（座標） ペン・レジスター ステップ・レジスター パターン・レジスター 長さレジスター

【００１５】（ポジショニング）ポジショニングは、Ｘ
−コウオーディネート、及び、Ｙ−コウオーディネート
を介して行われる。これ等２つは、共に、画像バッファ
ーにおける初期的書き込み位置を指す。これ等２つのコ
ウオーディネート（座標）についての値は、０及びＦＦ
Ｆ（Ｈ）（０−４０９５）の間であってよい。ポジショ
ン（Ｘ，Ｙ）＝（０，０）は、下方左の角を指し、ポジ
ション（Ｘ，Ｙ）＝（ＦＦＦ，０）は下方右の角を指
す。 （Ｘ座標のロード）Ｘ座標は、３ワード・パラメータの
後続するｏｐコード９（Ｈ）によりロードされ、そこで
は、当該パラメータは、Ｘ座標についての値を含有す
る。第１ワードは、Ｘ座標の最も重要な部分を含有す
る。 （Ｙ座標のロード）Ｙ座標は、３ワード・パラメータの
後続するｏｐコードＡ（Ｈ）によりロードされ、そこで
は、当該パラメータは、Ｙ座標についての値を含有す
る。第１ワードは、Ｙ座標の最も重要な部分を含有す
る。

【００１６】（長さレジスター）長さレジスターは、後
続する書き込みオーダーが繰り返されるべき回数を与え
るために使用される。長さは、長さレジスターのロード
に後続する第１書き込みオーダーにのみ適用可能であ
る。長さは、４０９６までセットできる。ロードされる
べき値は、望みの長さ−１である。長さレジスターは、
３ワード・パラメータの後続するｏｐコードＢ（Ｈ）を
介してロードされる。第１ワードは、値の最も重要な部
分である。

【００１７】（ペン・マトリックス・レジスター）ペン
・マトリックス・レジスターは、後続する書き込み操作
により影響を受けるべきピクセルを選択するために使用
される。ペン・マトリックス・レジスターは、４．４ビ
ットのマトリックスより成る、つまり、これは、各々４
カラムを有する４列に分割されるということである。マ
トリックス・ポジションにおける２進１は、パターン・
レジスターに従う書き込み操作が実行できること（実行
するべきこと）を示す。０列のカラム０は、マトリック
スの下方左の角である。これは、同様に、Ｘ、及び、Ｙ
ポジション・レジスターにより指される第１書き込みポ
ジションでもある。ペン・マトリックス・レジスターは
４ワード・パラメータの後続する延長されたｏｐコード
Ｅ１（Ｈ）を介してロードされる。第１ワードは、ビッ
ト３においてカラム０の列０についての情報である。

【００１８】（ペン・ステップ・レジスター）ペン・ス
テップ・レジスターは、Ｘ、及びＹポジション・レジス
ターそれぞれについてステップ長がどれ程大きいか、つ
まり、書き込み操作が実行される前に、これ等がどの位
増分されるべきか、或いは、減分されるべきかを示すた
めに使用される。このレジスターは、２・４ビットより
成る。ビット３、及び、２は使用されず、ビット１、及
び、０は、４ビット部分のそれぞれにおけるステップ長
を示し、００は、ステップ長１に相応し、１１は、ステ
ップ長４に相応する。ペン・ステップ・レジスターは、
ステップ長を表す２ワード・パラメータの後続する延長
されたｏｐコードＥ０（Ｈ）を介してロードされる。第
１ワードは、Ｘ方向におけるステップ長を表し、第２ワ
ードは、Ｙ方向におけるステップ長を表す。

【００１９】（プレーン・レジスター）プレーン・レジ
スターは、どの画像バッファー・プレーンが、後続する
書き込み操作に含有されるべきかを示すために、使用さ
れる。このレジスターは、４ビットより成り、そこで
は、ビット３はプレーン３に相応し、ビット０はプレー
ン０に相応する。１つ、或いは、いくつかのプレーンを
同時に示すことができる。このレジスターにおいては４
ビットは使用されない。

【００２０】（パターン・レジスター）パターン・レジ
スターは、画像バッファーへの書き込み中に生成される
べきパターンを示すために使用される。パターン・レジ
スターは、３つの部分に分割される：パターン、開始位
取り、位取り情報である。このパターン部分は、どのタ
イプの書き込みを実行するべきかを示す。このパターン
部分は、１６・２ビット（ｐｌｂ，ｐｍｂ）より成り、
このパターンは、そのレジスター内で循環され、１６回
繰り返される。 ００は書き込み２進１を意味し、これはＷＨＩＴＥであ
る １０は書き込み２進０を意味し、これはＢＬＡＣＫであ
る ０１は書き込み対極値（逆）を意味する １１は変化させない 位取り部分は、新しい値がパターン部分よりフェッチさ
れる前に、いくつかの書き込み操作を行うべきかを示
す。位取り部分は、８ビットより成る。開始位取り部分
は、パターン・レジスターのロード後の始めての位取り
を示すために使用される。開始位取り部分は、８ビット
より成る。パターン・レジスターは、１２の４ビット・
ワードが接続するｏｐコードＣ（Ｈ）を介してロードさ
れる。ワード１−４は、最も重要でないワードのための
パターン部分より成り、ワード５−８は、書き込みモー
ドにおける最も重要なワードのためのパターン部分より
成る。第１、及び、第５ワードのビット３は、第１パタ
ーン値についての書き込みモードに相応する。ワード９
−１０は、開始位取り部分の最も重要、及び、最も重要
でないワードそれぞれより成り、ワード１１−１２は、
位取り部分の最も重要、及び、最も重要でないワードそ
れぞれより成る。開始位取り、及び、位取り部分の値
は、望みの値−１により形成される。

【００２１】

【表１】

【００２２】

【表２】

【００２３】（モニター・モード・レジスター）モニタ
ー・モード・レジスターは、異なるモードにモニター論
理をセットするために使用される。ビット１，０は、以
下の値を持ち得る。 ００＝＞通常ビデオ提示 １０＝＞完全なｗｈｉｔｅ画像が提示されている。 １１＝＞完全なｂｌａｃｋ画像が提示されている。 ビット１＝１である場合には、書き込み操作が、提示部
分期間中でも、画像バッファー内で実行できる。残余ビ
ットは、０でなければならない。

【００２４】

【表３】

【００２５】

【表４】

【００２６】（モニター開始アドレス・レジスター）こ
のレジスターは、提示すべき画像のための開始点をセッ
トするために使用される。開始点は、Ｘ、及び、Ｙ値に
より示される。開始点は、モニターの上方左の角に相応
する。Ｘ、及び、Ｙ値は、それぞれ８ビットより成る。
これにより、１６ピクセルの開始点解像度が与えられ
る。パラメータにおける第１ワードは、Ｙの最も重要な
ワードに相応する。

【００２７】（モニター・カーソル位置レジスター）こ
のレジスターは、画像バッファーのカーソルの位置を示
すために使用される。ポジショニング解像度は、４ピク
セルである。

【００２８】

【表５】

【００２９】（２進データの転送）２進データより成る
画像を効果的に生成するために、２進データが、流れの
中で、初原的グラフィック・プロセッサに転送される機
能がある。ある長さが後続するｏｐコードは、受信され
たデータがバッファー内にストアーされる透過モードに
おける初原的グラフィック・プロセッサをセットする。
４ビットの描くワードは、Ｘポジション、及び４つのＹ
ポジションのためのデータに相応する。バッファーに
は、１２８までのこうしたワード用の余裕がある。受信
されたデータは、それから、画像バッファーに転送され
る。

【００３０】

【表６】

【００３１】

【表７】

【００３２】２進データ・ワードの数は、１（長さ）
が、２進データ・ビットの総数の１／４に相応する値で
示されるように、４の倍数でなければならない。初原的
グラフィック・プロセッサへの転送は、提示の期間中に
実行され、画像バッファーへの書き込みは、光線のそき
ゅう期間中に実行される。画像バッファーへの書き込み
は、ｘ−ｐｏｓ、および、ｙ−ｐｏｓにより指される点
より東の方向で、ペン・ステップ・レジスターにより示
されるステップ長により実行される（ｙ＝ｐｏｓは、４
により等しく分割されるものでなければならない）。初
原的グラフィック・プロセッサにおける提示時間、及
び、生成時間を考慮すると、最も効率的な転送は、バッ
ファー全体が利用される時に行える。

【００３３】初原的グラフィック・プロセッサの指令、
及び、レジスター・セットについて記述してきたが、変
換プロシージャーそれ自身について、図３を参照して詳
細に述べることにする。一般的グラフィック指令の１例
として、指令“ｐｏｌｙｌｉｎｅ（多角線）”を選択し
た。この例は、ポイント（１００，１００）から、ポイ
ント（１０Ｅ，１０４）への線の書き込みに関連する。
以下に示す指令、及び、データと同様、これ等のポイン
トは、１６進形で表される。一般的グラフィック・プロ
セッサ３０は、作動ストーレッジ１４よりの指令を読み
取る。この指令は、以下の部分により形成される。 ０２ 指令が“ｐｏｌｙｌｉｎｅ（多角線）”
であることを示す操作コード、 ０１ ライン・インデックスを示す、この場
合、ライン１、 ０２ 多角線上のポイントの数、つまり、この
場合は、２つ、 ００ ００ 現行観察エリアにおける起源より、多角
線におけるポイントの参照点までのｘ方向のオフセッ
ト、この場合はゼロ、 ００ ００ 現行観察エリアにおける起源より、多角
線のポイントについての参照点までの、ｙ方向の変位、
この場合にはゼロ、 １６ ３５ Ａ０ 多角線のコーナー・ポイントを含
有するストーレッジにおけるデータ・エリアに対するポ
インタ。

【００３４】最後に言及したポインタは、図３における
作動ストーレッジ１４の下方部分にあるデータ・エリア
を指す。このエリアは、上記ラインの端部ポイントにつ
いてのｘ、及びｙ座標を包含する、つまり、（０１０
０，０１００，０１０Ｅ，０１０４）である。一般的グ
ラフィック・プロセッサ３０が、作動すれ１４よりこの
指令を読み取ってしまうと、指令は、望ましい実施例に
おいては、マイクロ・プログラムにより、キュー・メモ
リー３４に送り込まれるピクセル志向指令に、直接変換
される。結果として生じる初原的ピクセル志向指令の同
定を促進するために、これ等は、図３における重線によ
り制限された。最初の２つの指令９１００及びＡ１００
は、それぞれ１ラインの開始点により、Ｘ、及びＹポジ
ション・レジスターをロードする。次の指令、ＣＦＦＦ
Ｆ００００ ＦＦＦＦは、１本線についてのパターンに
より、パターン・レジスターをロードする。

【００３５】次の指令Ｅ１ ８０ ００は、薄線が画像
バッファーに書き込まれるように下方左の角の２進１に
より、ペン・マトリックス・レジスターをロードする。
次の指令Ｅ００は、値００により、ステップ・レジスタ
ーをロードする、つまり、ステップ長は、Ｘ、及び、Ｙ
の双方向において１ということである。

【００３６】最後に、指令を、東（６）、及び、北東
（７）にステップするシーケンスがある。処理準備指令
を共に、これ等のステップは、画像バッファー１８にお
ける図３に示されているパターンに到る結果となる。図
において、満たされていない開始ポイントは、丸で印を
つけてある。上記の例より、一般的グラフィック指令
が、一連の極めて簡単な初原的及び、ピクセル志向指令
に変換されたことが理解できる。この変換プロシージャ
ーは、しばしば、非トリビアルである。この場合１つの
ラインが、ライン生成アルゴリズム、例えば、マイクロ
・プログラムにおいて実施されるＢｒｅｓｅｎｂａｍｓ
アルゴリズムにより生成される。このマイクロ・プログ
ラムは、キュー・メモリー３４において初原的指令を生
成する。他方、これ等の初原的指令は、極めて簡単であ
り、初原的グラフィック・プロセッサ３２により迅速に
実行することができる。初原的指令が、迅速に実行でき
るので、画像バッファーが書き込みのために自由である
期間は、より良い方法で利用することができる。他方、
キュー・メモリー３４は、一般的グラフィック・プロセ
ッサ３０用に常に使用可能である、ということは、一般
的グラフィック指令が、常に実行できるということを意
味する。本発明に従う構造により、とりわけ、画像バッ
ファーにおける、いわゆるＤＲＡＭ回路を使用すること
が可能となる。何故ならば、提案されるグラフィック・
プロセッサは、画像生成中、画像バッファーのブロッキ
ングに対してそれ程敏感ではないからである。このこと
は、重要な経済的利点を意味する。何故ならば、従来の
高解像度ディスプレー・システムにおいて使用されるビ
デオＲＡＭ回路は、ＤＲＡＭ回路よりもほぼ３倍高価で
あるからである。

【００３７】上記の明細書においては、本発明について
ラスター・ディスプレーのための画像生成に関連して説
明してきた。同じ原理は、しかしながら、全体のプリン
トされたページが、“画像バッファー”内にストアーさ
れるピクセルにより形成されるレーザー・フォト・セッ
ター、或いは、レーザー・プリンターなどに、例えば、
関連しても同様に使用可能である。本発明に従うグラフ
ィック・プロセッサは、従ってラスター・ディスプレー
のみに限定されるものではない。一般的グラフィック・
プロセッサ３０、及び、初原的グラフィック・プロセッ
サ３２の総合的比較を以下に示す。一般的グラフィック
・プロセッサ３０が実行する作業には、演算論理ユニッ
ト、可変数のためのメモリー、及び、プログラム・メモ
リーが必要とされる。初原的グラフィック・プロセッサ
３２が実行する作業には、ピクセルを、画像バッファー
に効率的に書き込むための論理が必要とされる。異なる
タイプの指令に関して、異なるプロセッサにより行われ
る作業を表示するために、一般的グラフィック指令の簡
単な分類を以下に示す。

【００３８】（エリア充填）一般的グラフィック・プロ
セッサ３０の作業は、輪郭のコーナー・ポイントに集中
され、必要とされる時間は、所定のポイントの数に比例
する。一方で、初原的グラフィック・プロセッサ３２
は、各々のピクセルについて同じタイプの作業を実行
し、又、必要とされる時間は、輪郭により定義されるエ
リアに比例する。共通の操作である、例えば、四方形エ
リアが削除されるときの大規模エリアの生成中、初原的
グラフィック・プロセッサ３２は、一般的グラフィック
・プロセッサ３０よりもはるかに作業が多くなる。この
状況における一般的グラフィック・プロセッサ３０は、
しばしば、キュー・メモリー３４を充填し、その後に、
新しい指令のために使用可能となる。この特徴は、例え
ば、次の一般的グラフィック指令時の作業を開始するた
め、或いは、一般的グラフィック・プロセッサがＣＰＵ
と一体化している場合には、非グラフィック作業を実行
するため使用することができる。

【００３９】（ライン引き）一般的グラフィック・プロ
セッサ３０は、多角線における各々のコーナー・ポイン
トについて何らかの作業を実行する。長さレジスターを
使用するラインについては、固定された時間が必要とな
るが、これは、ラインの長さに依存するものではない。
初原的グラフィック・プロセッサ３２は、各々のピクセ
ルについて、同じ作業を実行する、つまり、必要とされ
る時間は、ラインの長さに比例するということである。

【００４０】（テキストの書き込み）一般的グラフィッ
ク・プロセッサ３０は、符号を記述するデータの読み取
り、及び解釈を準備するために、各々のテキスト符号に
ついて特定量の作業を実行する。作業量は、最大フォン
トと最小フォントについて同じである。初原的グラフィ
ック・プロセッサ３２は、各々のピクセルについて、特
定量の作業を実行する、つまり、必要とされる時間は、
本質的に、符号のエリアに比例するということである。
この場合、この提案されるシステムについての利点は、
初原的グラフィック・プロセッサ３２が、一般的グラフ
ィック・プロセッサ３０がその指令を実行するのを待つ
必要がなく、事前にすでにキュー・メモリー３４にスト
アーされた指令をフェッチできるということである。

【００４１】このように、プロセッサ３０、３２の双方
が、ほとんどの時間、お互いが待つ必要がなく、という
ことは、ハードウェアがより良く利用できるということ
が理解できる。そのために、その時間は、画像バッファ
ーへの書き込みのために最善に利用できる。このこと
は、共通のＤＲＡＭ回路を有するきわめて高解像度のデ
ィスプレー・システムにおいては、特に重要な意味を持
つ、何故ならば、初原的プロセッサ３２が画像バッファ
ーにアクセスする時間がより少なくなるからである。更
には、例えば、レーザー・フォト・セッターに関して
は、初原的グラフィック・プロセッサ３２が、一般的グ
ラフィック・プロセッサ３０を待つ必要がないというこ
とは極めて重要なことである。この場合、“画像バッフ
ァー”がブロックされない、何故ならば、画像は、ディ
スプレー・システムについてのように秒当たり６０−７
０回ではなく、各々のプリント・アウトについて１度だ
け読み取られるからであるということは事実であるが、
他方では、レーザー・フォト・セッターについての解像
度は非常に高く、ということは、初原的グラフィック・
プロセッサ３２は行うことがはるかに多く、最高の性能
を獲得するために可能な限り効率的に作動しなければな
らないということである。

【００４２】更には、本発明は、無色システムに関連し
て説明してきたが、カラー・システムについても同様に
適用可能である。そうしたシステムにおいては、画像バ
ッファーは、通常、ビット・プレインに分割され、そこ
では、各々のビット・プレインは、非色システムとして
取り扱われる。更には、カラー・システムにＤＲＡＭ回
路を使用すれば、同じ解像度の従来のシステムに比較し
て、より節約ができるということも意味するということ
も理解できる。

【００４３】

【発明の効果】本発明により、情報を画像バッファーに
書き込むに当たっての待ち時間を極端に低減させ、或い
は、除去する、ラスター・ディスプレー用ではあるが、
レーザー・プリンター、或いは、レーザー・フォト・セ
ッター用にも使用できるグラフィック・プロセッサが提
供できるようになった。

【図面の簡単な説明】

【図１】特殊なグラフィック・プロセッサが、ＣＰＵ、
及び、画像バッファーの間にある既存のシステムの構造
のブロック・ダイアグラムである。

【図２】本発明に従うグラフィック・プロセッサより成
るシステムのブロック・ダイアグラムである。

【図３】典型的な一般的グラフィック指令の一連の初原
的ピクセル指向指令への変換を表す図である。

【符号の説明】

１０ 中央処理ユニット、及び、バス・システム、 １２ Ｉ／Ｏ １４ プログラム、及び、作動ストーレッジ １６ グラフィック・プロセッサ １８ 画像バッファー ２０ ビデオ・ジェネレーター ３０ 一般的グラフィック・プロセッサ ３２ 初原的グラフィックプロセッサ、画像バッファ ３４ キュー・メモリー

Claims (4)

【特許請求の範囲】
1. 【請求項１】 （ａ）一般的グラフィック指令を、一連
   の初原ピクセル志向指令に変換するための一般的グラフ
   ィック・プロセッサ（３０）と、（ｂ）当該一般的グラ
   フィック・プロセッサ（３０）により生成される当該初
   原的ピクセル志向指令を、これ等が生成される順にスト
   アーするためのキュー・メモリー（３４）と、（ｃ）画
   像バッファー（１８）にピクセルを生成するために、当
   該初原的ピクセル志向指令を、当該キュー・メモリー
   （３４）内で次々に読み取り、実行するための初原的グ
   ラフィック・プロセッサ（３２）と、を備えたことを特
   徴とするグラフィック・プロセッサ。
2. 【請求項２】 当該一般的グラフィック指令を、１つ、
   或いは、いくつかの初原的ピクセル志向指令に変換する
   ための、当該一般的グラフィック・プロセッサ（３０）
   内のマイクロ・プログラムに相応する各々の一般的グラ
   フィック指令により特徴付けられる、請求項１に記載の
   グラフィック・プロセッサ。
3. 【請求項３】 当該一般的グラフィック・プロセッサ
   （３０）が、一般プロセッサ（ＣＰＵ）と一体化してい
   ることを特徴としている、請求項１、或いは、２に記載
   のグラフィック・プロセッサ。
4. 【請求項４】 当該画像バッファー（１８）が、ＤＲＡ
   Ｍ回路より成ることを特徴とする、先行請求項のいずれ
   かに記載のグラフィック・プロセッサ。