JPH068518A - 記録装置 - Google Patents

Abstract

(57)【要約】 【目的】プリンタコントローラがページ情報生成の為に
展開した画素データの画素密度が低くても、高品位な印
字を行なうことができる。 【構成】プリンタコントローラ４と画像処理装置３０と
プリンタエンジン５とを備えたレーザビームプリンタ３
であって、プリンタコントローラ２は、ホストコンピュ
ータ２から補間内容と記録内容とを含むコードデータ４
０を入力し、入力したコードデータ４０に従って補間情
報（データ補間指示信号４１、論理選択信号４２）及び
画像信号４３を生成し、画像処理装置３０は、記憶部３
１によってプリンタコントローラ４で生成した補間情報
及び画像信号４３を記憶し、データ補間部３２によって
記憶部３１に記憶した補間情報に従って同記憶部３１に
記憶した画像信号の補間処理を実行し、レーザ駆動信号
４８を作成し、プリンタエンジン５は、レーザ駆動信号
４８によって記録処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばレーザビームプ
リンタ等の記録装置に関するものである。

【０００２】

【従来の技術】近年、レーザビームプリンタは、コンピ
ュータの出力装置として広く使用されている。特に低密
度（例えば３００ｄｐｉ）のレーザビームプリンタは低
価格、コンパクトと云ったメリットにより急速に普及し
つつある。

【０００３】例えば３００ｄｐｉの画素密度で印字を行
なうレーザビームプリンタでは、図９に示す如く、画素
データに基づいて実際に感光ドラム上に印字を行なうプ
リンタエンジン９５と、プリンタエンジン９５に接続さ
れ、外部ホストコンピューター９２から送られるコード
データを受け、このコードデータに基づいて画素データ
からなるページ情報を生成し、プリンタエンジン９５に
対して順次画素データを送信するプリンタコントローラ
９４とからなる。前記ホストコンピューター９２は、ア
プリケーションソフトを有するフロッピーディスク９１
によりプログラムをロードされ、前記アプリケーシヨン
ソフトを起動し、例えばワードプロセッサとして機能す
る。実際の動作としては、ホストコンピューター９１か
ら例えばアルファベット「ａ」に相当するコード（例え
ばＡＳＣＩＩコードの場合６１ｈ）が送られてくると、
プリンタコントローラ９４は画素データに展開し、プリ
ンタエンジン９５に対し、１ラインごとに転送しプリン
タエンジンにおいて図１０のように印字する。ここで図
１０から分かるように、文字は画素の集まりで構成され
るため、３００ｄｐｉ程度の印字密度では輪郭部分のギ
ザギザが目立っていた。

【０００４】このため、これを解決するための手段とし
て、ソースデータは３００ｄｐｉのままで６００ｄｐｉ
のプリンタエンジンを用いて、３００ｄｐｉから６００
ｄｐｉで印字する方法や、また前述の従来例同様にソー
スデータは３００ｄｐｉのままで、３００ｄｐｉのプリ
ンタエンジンを用いて、主走査方向の解像度だけを高め
て（例えば画素を主走査方向に４分割して、３００×４
＝１２００ｄｐｉとする）３００ｄｐｉからのデータ補
間を行ない。主走査方向を１２００ｄｐｉで、副走査方
向を３００ｄｐｉで印字することにより輪郭部のギザギ
ザを滑らかにする方法があった。

【０００５】またデータ補間のやり方について、プリン
タエンジンにてデータ補間を行なうための論理を複数持
ち、プリンタコントローラからの指示により、択一的に
１つの論理を選択するものが提案されている。

【０００６】

【発明が解決しようとしている課題】しかしながら、上
記従来例では、データ補間機能を働かせたり停止したり
することが、ページ単位で行なわれており、またデータ
補間を行なう場合に使用されるデータ補間論理も、同一
ページのすべての画素に対して同一の補間論理が使用さ
れるため次のような欠点があった。すなわち、（１）同
一ページ内に、データ補間が行なわれた方が良い印字結
果になる画像データと、データ補間が行なわれることに
より印字品質を落としてしまうことになる画素データと
が混在する場合、全体の印字品質を保つためにデータ補
間を実行させないか、一部の画像データの印字品質低下
を我慢してデータ補間を実行することになり、いずれの
場合もデータ補間機能を有効に活用することができな
い、（２）同一ページ内に、異なるデータ補間論理に適
した画像データが混在した場合、同一ページ内のすべて
の画素に対しては同一の補間論理が使用されるため、デ
ータ補間を異なったとしても、ページ全体の印字品質を
向上されることができない、という欠点があった。

【０００７】本発明は、上記従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、高品位な印
字を行なうことができる記録装置を提供する点にある。

【０００８】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る記録装置は、外部装
置から補間内容と記録内容とを含む記録情報を入力する
入力手段と、前記入力手段で入力した記録情報に従って
補間情報を生成する第１の生成手段と、前記入力手段で
入力した記録情報に従って画像情報を生成する第２の生
成手段と、前記第１の生成手段で生成した補間情報に従
って前記第２の生成手段で生成した画像情報に対して補
間処理を実行する補間処理手段と、前記補間処理手段で
補間処理した画像情報に基づいて記録処理を実行する記
録手段とを備えることを特徴とする。

【０００９】

【作用】かかる構成によれば、入力手段は外部装置から
補間内容と記録内容とを含む記録情報を入力し、第１の
生成手段は入力手段で入力した記録情報に従って補間情
報を生成し、第２の生成手段は入力手段で入力した記録
情報に従って画像情報を生成し、補間処理手段は第１の
生成手段で生成した補間情報に従って第２の生成手段で
生成した画像情報に対して補間処理を実行し、記録手段
は補間処理手段で補間処理した画像情報に基づいて記録
処理を実行する。

【００１０】

【実施例】以下に、添付図面を参照して本発明に係る好
適な実施例を詳細に説明する。 ＜第１の実施例＞図１は本発明の第１の実施例によるレ
ーザビームプリンタの構成を示すブロツク図である。図
１において、２はホストコンピユータ、３はレーザビー
ムプリンタ、４はプリントコントローラ、５はプリンタ
エンジン、３０は画像処理装置、３１，３２は画像処理
装置３０の記憶部，データ補間部、３３は水平同期信号
発生回路をそれぞれ示している。４０はコードデータ、
４１はデータ補間指示情報であるデータ補間指示信号、
４２は論理選択情報である論理選択信号、４３は画素情
報である画像信号、４４は画像クロツク、４５はビーム
ディテクト信号、４６は水平同期信号、４７はデータ補
間部入力信号、４８はレーザ駆動信号をそれぞれ示して
いる。

【００１１】上記構成による動作を簡単に説明する。

【００１２】ホストコンピューター２から送られてくる
コードデータ４０に基づき、プリンタコントローラ４
は、補間情報及び画素情報からなる画像情報を生成し、
水平同期信号発生回路３３により出力される水平同期信
号４６に応じて、補間情報として２本の信号線よりなる
データ補間指示信号４１及び論理選択信号４２を、また
画素情報として画像信号４３を画像クロック４４に同期
して画像処理部３０へ送出する。尚、水平同期信号発生
回路３３は、主走査方向の同期信号である周知のビーム
ディテクト信号４５に基づいて水平同期信号４６を出力
する。

【００１３】画像処理部３０は画像クロック４４に基づ
いてデータ補間指示信号４１、論理選択信号４２及び画
像信号４３を同時に読出し、それぞれデータ補間指示信
号４１、論理選択信号４２及び画像信号４３として、補
間処理に必要なデータサイズだけ記憶部３１に記憶した
後、該画像信号４３の補間処理のために、これらのデー
タ補間指示信号４１、論理選択信号４２及び画像信号４
３をデータ補間部入力信号４７としてデータ補間部３２
へ送出する。

【００１４】データ補間部３２は、記憶部３１から送ら
れてきたデータ補間指示信号４１に基づき、対応画像信
号に対して補間処理を行なうか否かを判定し、補間処理
を行なわない場合は、記憶部３１から送られてきた画像
信号をレーザ駆動信号４８としてプリンタエンジン５へ
送出する。

【００１５】ここで、データ補間部３２は補間処理のた
め論理として４種類の補間論理（不図示）を保有し、補
間処理を行なう場合は、記憶部３１から送られてきた対
応画像信号に対する論理選択信号４２に基づき、いずれ
の補間論理を使用するかを決定し、該論理にて補間処理
を行なうことにより画像信号の画素密度変換を行ない、
該画素密度変換されたものをレーザ駆動信号４８として
プリンタエンジン５へ送出する。

【００１６】プリンタエンジン５は、レーザ駆動信号４
８に基づいてレーザダイオードより出力される。レーザ
ビームを変調するレーザドライバ、ビームを走査するた
めのスキャナ、感光ドラム等からなる。

【００１７】ここで画像信号４３、画像処理部３０及び
プリンタエンジン５で処理される画素密度に関して、従
来例にも示したように、プリンタコントローラ４は３０
０ｄｐｉ用の画像信号４３を送出し、画像処理部３０は
３００ｄｐｉから６００ｄｐｉへと画素密度変換を行な
い、６００ｄｐｉのプリンタエンジン５にて印字するも
のや、プリンタコントローラ４から送出される画像信号
４３の密度と同じ３００ｄｐｉのプリンタエンジン５を
用いて、画像処理部３０は主走査方向の解像度だけを３
００ｄｐｉから１２００ｄｐｉへと画素密度変換を行な
い、主走査方向を１２００ｄｐｉで、副走査方向を３０
０ｄｐｉで印字するものなどがあるが、いずれも本発明
による記録装置に属するものである。

【００１８】図２は第１の実施例によるプリンタコント
ローラ４のハードウエア構成例を示すブロック図であ
る。図２において、１０は入力部で、ホストコンピュー
ター２よりのコードデータ４０を入力する。入力部１０
を通して入力されたコードデータ１０は、ＣＰＵ１３の
制御のもとにページメモリ１１に格納される。１１はペ
ページメモリで、少なくとも１ページ分のコードデータ
を収納できる容量を有しており、入力部１０より送られ
てくる順に文字コード、図形形成情報や制御情報を格納
する。

【００１９】１２はフォントメモリで、文字コードに対
応してその文字パターンデータを格納している。このフ
ォントメモリ１２はフォントメモリの代わりにキャラク
タジェネレータでも良い。１３はＣＰＵで、プログラム
ＲＯＭ１６に格納されている文字コード、図形形成情報
や制御情報のコードデータを解析して印字のための補間
情報及び画像信号を生成するインタプリタ等の処理プロ
グラムにしたがって、ページメモリ３に格納されている
文字コードデータを基にフォントメモリ１３をアクセス
して、対応するパターンデータを読み出して画素メモリ
１４に画素展開すると同時に、展開した各画素に対応す
る補間情報もまた画素メモリ１４に展開する。

【００２０】１６はプログラムＲＯＭで、装置全体の制
御を行なうための制御プログラムが格納されている。Ｃ
ＰＵ１３はプログラムＲＯＭ１６の制御プログラムに従
って装置全体の制御を行なう。１５はワーキングＲＡＭ
で、ＣＰＵ１３がプログラムＲＯＭ１６に格納されてい
るプログラムに従って処理を行なう際に、処理を実行す
る上で利用する一時的な各種のデータを読み書きする作
業用のランダムアクセスメモリである。

【００２１】１４は画素メモリで、プログラムＲＯＭ１
６に格納されている補間情報及び画像信号を生成するた
めの処理プログラムにより生成された補間情報及び画像
信号を格納する。この画素メモリ１４は、ページメモリ
１１のコードデータに対応して、少なくとも１ページ分
の補間情報及び画像信号を収容することができる。

【００２２】１７はＦＩＦＯ（First in First Out）メ
モリで、画素メモリ１４よりの補間情報及び画像信号を
入力し、読み出しクロック２５に同期して、信号２６に
より画像形成部インターフェース部１８に出力する。１
８は画像形成部インターフェース部で、ＦＩＦＯメモリ
１７よりの画像情報（補間情報及び画像信号）を画像処
理部３０へ送出する。

【００２３】２０はキーボード等の操作パネルで、オペ
レータによる画像形成指示やエラーリセット等の各種指
示入力を行なう。操作パネル２０から入力された信号
は、操作パネルインタフェース部１９を介してデータバ
ス２１やアドレスバス２２に入力される。２３はクロッ
ク発生回路を示している。

【００２４】２４はクロツク信号で、クロック発生回路
２３より出力され、ＣＰＵ１３のクロック信号として使
用される。２５はＦＩＦＯメモリ１７より出力される読
み出しクロツク、２６はＦＩＦＯメモリ１７に保持され
た画像情報を１ビツトづつ読み出したときの信号をそれ
ぞれ示している。

【００２５】図３は第１の実施例によるメモリマップを
示す図である。

【００２６】図３には、図２のプログラムＲＯＭ１６に
格納されている処理プログラムにより、画素メモリ１４
に生成された１ページ分の補間情報及び画像信号からな
る画像情報の様子を表したメモリマップが示されてい
る。

【００２７】各画像情報Ｅ_ab（ａ＝０〜ｍ，ｂ＝０〜
ｎ）は４ビットで構成されており、各ビットは補間情報
としてデータ補間指示信号Ｐ_ab（ａ＝０〜ｍ，ｂ＝０〜
ｎ）に１ビット、及び論理選択信号Ｓ１_ab，Ｓ２_ab（ａ
＝０〜ｍ，ｂ＝０〜ｎ）に２ビットが使用されており、
また画像信号Ｄ_ab（ａ＝０〜ｍ，ｂ＝０〜ｎ）として１
ビット使用されている。

【００２８】ここで、データ補間指示信号Ｐ_ab（ａ＝０
〜ｍ，ｂ＝０〜ｎ）は、同一画像情報を構成する画像信
号Ｄ_ab（ａ＝０〜ｍ，ｂ＝０〜ｎ）に対して、画像処理
部３０において補間処理により画素密度変換を行なうか
否かを画像処理部３０に指示するための情報であり、プ
リンタコントローラ４において画像処理部３０に補間処
理を実行させたい場合には、このビットに１を設定し、
補間処理を行なわせたくない場合は０を設定する。論理
選択信号Ｓ１_ab，Ｓ２_ab（ａ＝０〜ｍ，ｂ＝０〜ｎ）
は、同一画像情報を構成する画像信号Ｄ_ab（ａ＝０〜
ｍ，ｂ＝０〜ｎ）に対して、画像処理部３０において補
間処理を実行させる場合、画像処理部３０の保有する４
種類の補間論理のいずれかを使用して補間処理を行なう
かを画像処理部３０に指示するための情報である。

【００２９】次に、この２ビット（論理選択信号Ｓ
１_ab，Ｓ２_ab）に設定される内容と、設定内容に対応し
て画像処理部３０において使用される補間論理との関係
を図４を用いて説明する。

【００３０】図４は第１の実施例による補間論理と選択
情報との関係を示す図である。

【００３１】１ページ分の画像情報は、副走査方向にＥ
_0b〜Ｅ_mb（ｂ＝０〜ｎ）の（ｍ＋１）本のラインから構
成されており、各ラインは主走査方向にＥ_a0〜Ｅ_an（ａ
＝０〜ｍ）の（ｎ＋１）個の画像情報から構成されてい
る。ここで画像情報は１ラインごとにＦＩＦＯメモリ１
７へ入力され、読み出しクロック２５に同期して、画像
情報Ｅ_a0（ａ＝０〜ｍ）のデータ補間指示信号Ｐ_a0（ａ
＝０〜ｍ）から順次Ｓ１_a0（ａ＝０〜ｍ）、Ｓ２_a0（ａ
＝０〜ｍ）、Ｄ_a0（ａ＝０〜ｍ）の順番で、画像情報Ｅ
_a0（ａ＝０〜ｍ）まで１ビットずつの信号２６により画
像形成部インターフェース部１８へ出力される。

【００３２】図５は第１の実施例による画像形成部イン
ターフェース部１８のハードウエア構成のブロック図で
ある。

【００３３】図５において、５０は制御回路で、水平同
期信号４６を受信すると、受信した時点から規定時間後
にゲート回路５２からの画像クロック４４の出力が開始
し、ＦＩＦＯメモリ１７から出力される１ライン分の画
像情報を、画像処理部３０へ送出完了した時点でゲート
回路５２からの画像クロック４４の出力を停止するよう
に、制御信号７０によりゲート回路５２を制御する。５
１は画像クロック発生回路、５２はゲート回路で、制御
回路５０からの制御信号７０に従って、信号７１を画像
クロック４４として出力したり停止したりする。５３は
逓倍回路で、画像クロック４４の周波数を逓倍して、周
波数を４倍に変換した読み出しクロック２５を得る。５
４は入力直列データを並列データへ変換して出力する直
並列変換回路で、読み出しクロック２５に同期してＦＩ
ＦＯメモリ１７からＰ_a0（ａ＝０〜ｍ）、Ｓ１_a0（ａ＝
０〜ｍ）、Ｓ２_a0（ａ＝０〜ｍ）、Ｄ_a0（ａ＝０〜ｍ）
の順に１ビットずつ出力される画像情報を入力して、１
つの画像情報Ｅ_an（ａ＝０〜ｍ）毎に、画像クロック４
４に同期したデータ補間指示信号４１、論理選択信号４
２、及び画像信号４３として画像処理部３０へと出力す
る。

【００３４】また、画像クロック発生回路５１から出力
された７１で示される信号は、ゲート回路５２を通し
て、画像クロック４４として出力される。

【００３５】ここで、図５のハードウエア構成の動作を
説明する。

【００３６】制御回路５０は水平同期信号４６を受信す
ると、規定時間後にゲート回路５２から画像クロック４
４の出力が開始するように制御信号７０によりゲート回
路５２を制御する。逓倍回路５３は画像クロック４４を
入力すると、画像クロック４４の周波数を４倍に変換し
た読み出しクロック２５をＦＩＦＯメモリ１７へ出力す
る。ＦＩＦＯメモリ１７は読み出しクロック２５に同期
して画像情報を１ビットずつ、信号線２６により直並列
変換回路５４へ出力する。直並列変換回路５４は、直列
データの形式で読み出しクロック２５に同期して１ビッ
トずつ入力されてくる画像情報を、並列データの形式に
変換して、画像クロック４４に同期したデータ補間指示
信号４１、論理選択信号４２、及び画像信号４３として
画像処理部３０へと出力する。ＦＩＦＯメモリ１７から
の１ライン分の画像情報の出力が完了した時点で、制御
回路５０はゲート回路５２からの画像クロック４４の出
力を停止するように、制御信号７０によりゲート回路５
２を制御する。

【００３７】このように、プリンタコントローラ４に
て、全画像信号に対して固有の補間情報を展開する制御
が行われる。

【００３８】以上説明したように、第１の実施例によれ
ば、プリンタコントローラにおいて画素データからなる
ページ情報を生成する際に、同時に該画素データに対し
てデータ補間を行なうか否かを指示する情報、及びデー
タ補間を行なう場合に使用する補間論理を指示する情報
からなる補間情報を生成し、当補間情報によりデータ補
間機能を制御することにより、データ補間機能を有する
記録装置の補間機能を十分に活用することが可能とな
り、プリンタコントローラがページ情報生成の為に展開
した画素データの画素密度が低くても、高品位な印字を
行なうことができる。 ＜第２の実施例＞第１の実施例においては、プリンタコ
ントローラが、すべての画像信号に対して固有の補間情
報を展開したのに対して、本第２の実施例は、プリンタ
コンローラが主走査方向の画像信号からなるライン毎に
補間情報を展開するものである。即ち、同一ライン内の
すべての画像信号は、該ライン毎に展開された補間情報
により補間処理されるものである。

【００３９】第２の実施例の全体の構成は、第１の実施
例で説明した図１及び図２に示される構成と同様のた
め、この部分の説明を省略し、細部の相違について以降
説明する。

【００４０】図６は第２の実施例による画像情報を示す
図である。

【００４１】具体的には、本実施例のメモリマップは、
図２のプログラムＲＯＭ１６に格納されている処理プロ
グラムにより、画素メモリ（画素メモリ１４に相当）に
生成された１ページ分の補間情報及び画像信号からなる
画像情報の様子を表している。

【００４２】図６において、Ａ_a （ａ＝０〜ｍ）は３ビ
ットから構成される補間情報であり、各ビットはデータ
保管指示情報Ｐ_a （ａ＝０〜ｍ）に１ビット、及び論理
選択信号Ｓ１_a Ｓ２_a （ａ＝０〜ｍ）に２ビットが使用
されている。

【００４３】ここで、データ補間指示情報Ｐ_a （ａ＝０
〜ｍ）は、１つのラインを構成するすべての画像信号Ｄ
_a0〜Ｄ_an（ａ＝０〜ｍ）に対して、画像情報において補
間処理により画素密度変換を行なうか否かを画像処理部
（画像処理部３０に相当）に指示するための情報であ
り、プリンタコントローラにおいて画像処理部（画像処
理部３０に相当）に補間処理を実行させたい場合は該ビ
ットに１を設定し、補間処理を行なわせたくない場合は
０を設定する。

【００４４】論理選択信号Ｓ１_a ，Ｓ２_a （ａ＝０〜
ｍ）は１つのラインを構成するすべての画像信号Ｄ_a0〜
Ｄ_an（ａ＝０〜ｍ）に対して、画像処理部（画像処理部
３０に相当）において補間処理を実行させる場合、画像
処理部（画像処理部３０に相当）の保有する４種類の補
間論理のいずれを使用して補間処理を行なうかを画像処
理部（画像処理部３０に相当）に指示するための情報で
あり、該２ビットに設定される内容と、設定内容に対応
して画像処理部（画像処理部３０に相当）において使用
される補間論理との関係は、第一の実施例と同様に図４
に示すとおりである。

【００４５】１ページ分の画像情報は、副走査方向に
（ｍ＋１）本のラインから構成されており、各ライン
は、主走査方向に１つの補間情報Ａ_a （ａ＝０〜ｍ）と
Ｄ_ao〜Ｄ _an（ａ＝０〜ｍ）の（ｎ＋１）個の画像信号か
ら構成されている。

【００４６】ここで、補間情報及び画像信号は１ライン
毎にＦＩＦＯメモリ１７へ入力され、読み出しクロック
２５に同期してまず補間情報Ａ_a （ａ＝０〜ｍ）がデー
タ補間指示情報Ｐ_a （ａ＝０〜ｍ）から順次Ｓ１_a （ａ
＝０〜ｍ）、Ｓ２_a （ａ＝０〜ｍ）の順番で１ビットず
つの信号１２６（後述する）により画像形成部インター
フェース部１１８（後述する）へ出力される。次いで画
像信号も同様に、読み出しクロック１２５（後述する）
に同期して、Ｄ_a0（ａ＝０〜ｍ）からＤ_an（ａ＝０〜
ｍ）まで順次１ビットずつの信号１２６（後述する）に
より画像形成部インターフェース部１１８（後述する）
へ出力される。

【００４７】図７は第２の実施例による画像形成部イン
ターフェース部のハードウエア構成のブロック図であ
る。同図において、１１７は図２のＦＩＦＯメモリ１７
と同様の構成を有したＦＩＦＯメモリ、１１８は本実施
例の画像形成部インターフェース部をそれぞれ示してい
る。

【００４８】画像形成部インターフェース部１１８にお
いて、５１は画像クロツク発生回路、５５は制御回路、
５６〜５８はゲート回路、５９はセレクタ、６０は直並
列変換回路をそれぞれ示している。７１は画像クロツク
発生回路５１から出力される画像クロツク、７２はゲー
ト回路５７から出力される同期信号、７３〜７６は制御
回路５５から出力される信号、７７はセレクタ５９から
出力される信号、１２５はＦＩＦＯメモリ１１７より出
力される読み出しクロツクをそれぞれ示している。

【００４９】ここで、上記構成による動作を説明する。

【００５０】制御回路５５は、水平同期信号１４６を受
信すると同時に信号７１のクロックが３クロック、読み
出しクロック１２５及び同期クロック７２として、ＦＩ
ＦＯメモリ１１７及び直並列変換回路６０へ出力される
ように、制御信号７５及び制御信号７４により、ゲート
回路５６及びゲート回路５７を制御する。また制御回路
５５は、読み出しクロック１２５及び同期クロック７２
が３クロック出力されると、該クロックの出力が停止す
るように制御信号７５及び制御信号７４によりゲート回
路５６及びゲート回路５７を制御する。

【００５１】この時また、制御回路５５は信号７１のク
ロックが３クロック、ＦＩＦＯメモリ１７及び直並列変
換回路６０へ出力されている間、セレクタ５９の出力信
号７７が出力されるように、制御信号７６によりセレク
タ５９を制御する。当制御によりＦＩＦＯメモリ１１７
から補間情報Ａ_a （ａ＝０〜ｍ）がデータ補間指示情報
Ｐ_a （ａ＝０〜ｍ）から順次Ｓ１_a （ａ＝０〜ｍ）、Ｓ
２_a （ａ＝０〜ｍ）の順番で１ビットずつの信号１２６
が出力され、セレクタ５９により信号線７７へ出力され
る。直並列変換回路６０は同期クロック７２に同期して
データ補間指示信号４１及び論理選択信号１４２として
画像処理部（第１の実施例の画像処理部３０に相当）へ
と出力する。

【００５２】ここでセレクタ５９は入力データを制御信
号７６の状態により、信号線７７あるいは画像信号１４
３の信号線へと択一して出力するセレクタであり、本実
施例においては、水平同期信号１４６に同期して３ビッ
トの補間情報Ａ_a （ａ＝０〜ｍ）を信号線７７へ出力し
た後は、入力データが画像信号１４３の信号線へ出力さ
れるように制御信号７６を用いて制御回路５５により制
御される。

【００５３】また直並列変換回路６０は入力直列データ
を並列データへ変換して出力する直並列変換回路であ
り、本実施例においては、水平同期信号１４６に同期し
てデータ補間指示信号４１及び論理選択信号１４２を画
像処理部（画像処理部３０に相当）へと出力した後は、
制御回路５５は次の水平同期信号１４６を受信するまで
同期クロック７２を停止するように信号線７４によりゲ
ート回路５７を制御し、次の水平同期信号４６を受信す
るまでデータ補間指示信号１４１及び論理選択信号１４
２の信号状態をラッチする。

【００５４】その後、規定時間が経過した時点で、制御
回路５５は、５６のゲート回路１及び５８のゲート回路
３から、読み出しクロック１２５及び画像クロック１４
４の出力が開始し、ＦＩＦＯメモリ１１７から出力され
る１ライン分の画像信号が、画像クロック１４４に同期
した画像信号１４３として画像処理部３０へ送出された
時点で、ゲート回路５６及びゲート回路５８からの、読
み出しクロック２５及び画像クロック１４４の出力を停
止するように、制御信号７５及び制御信号７３により５
６のゲート回路１及び５８のゲート回路３を制御する。

【００５５】このように、プリンタコンローラが主走査
方向の画像信号からなるライン毎に補間情報を展開する
ことによっても、高品位な印字を行うことができる。 ＜第３の実施例＞第３の実施例においては、プリンタコ
ントローラは、第１の実施例同様にすべての画像信号に
対して固有の補間情報を展開するが、該各画像信号固有
の補間情報以外に１ページの全画素に影響を及ぼす補間
情報を別に持ち、各画像信号に対応した固有の補間情報
の内容により、画像処理部（画像処理部３０に相当）へ
補間情報を出力する際の補間情報を使い分けることがで
きる。

【００５６】即ち、各画像信号に対応した固有の補間情
報の内容が、画像処理部（画像処理部３０に相当）に対
して補間処理の実行を指示するものである場合は、該固
有の補間情報の内容に基づき画像処理部（画像処理部３
０に相当）に対して補間処理の実行を指示し、固有の補
間情報の内容が、画像処理部（画像処理部３０に相当）
に対して補間処理を行なわせたくないものである場合
は、１ページの全画素に影響を及ぼす補間情報の内容を
画像処理部（画像処理部３０に相当）へ出力する。

【００５７】第２の実施例の全体の構成は、第１の実施
例で説明した図１及び図２に示される構成と同様のた
め、この部分の説明を省略し、細部の相違について以降
説明する。

【００５８】図８は第３の実施例による画像形成部イン
ターフェース部のハードウエア構成のブロック図であ
る。図８において、６１で示されるレジスタ、６２で示
される判定回路、７８，７９，８０及び８１で示される
信号以外の回路や信号は、図５に示した第１の実施例の
回路及び信号と同様のため、同様の回路や信号には、２
００番台の参照番号で示す。

【００５９】図８において、印字しようとするページに
対する最初の水平同期信号２４６がプリントコントロー
ラ（プリントコントローラ４に相当）へ送られてくる前
に、レジスタ６１にはデータバス（データバス２１に相
当）を通した１ページの全画素に影響を及ぼす補間情報
が設定され、該補間情報を構成する１ページの全画素に
対するデータ補間指示信号７８および論理選択信号７９
が判定回路６２へと出力される。なお、当データ補間指
示信号７８及び論理選択信号７９の出力状態はラッチさ
れる。

【００６０】８０及び８１の信号は、図５において直並
列変換回路２５４から出力されるデータ補間指示信号２
４１及び論理選択信号２４２と同一の信号であり、判定
回路６２へと出力される。

【００６１】判定回路６２はレジスタ６１から出力され
る１ページの全画素に対するデータ補間信号７８と、直
並列変換回路２５４から出力される各画像信号に対応し
たデータ補間指示信号８０とを画像クロック２４４に同
期して判定し、各画像信号に対応したデータ補間指示信
号８０が、画像処理部（画像処理部３０に相当）に対し
て補間処理の実行を指示するものである場合は、各画像
信号に対応したデータ補間指示信号８０及び論理信号８
１を、データ補間指示信号２４１及び論理選択信号２４
２として画像処理部（画像処理部３０に相当）へ出力す
る。各画像信号に対応したデータ補間指示信号８０の内
容が、画像処理部（画像処理部３０に相当）に対して補
間処理を行なわせたくないものである場合は、１ページ
の全画素に対するデータ補間指示信号７８及び論理選択
信号７９が、データ補間指示信号２４１及び論理選択信
号２４２として画像処理部（画像処理部３０に相当）へ
出力する。

【００６２】ここで、図８のハードウエア構成を動きを
説明する。

【００６３】まず印字しようとするページに対する最初
の水平同期信号４６がプリンタコントローラ（プリンタ
コントローラ４に相当）へ送られてくる前に、レジスタ
６１にはデータバス（データバス２１に相当）を通して
１ページの全画素に影響を及ぼす補間情報が設定され、
該補間情報を構成する１ページの全画素に対するデータ
補間指示信号７８及び論理選択信号７９が判定回路６２
へと出力されラッチされる。

【００６４】次いで、制御回路２５０は水平同期信号２
４６を受信すると、規定時間後にゲート回路２５２から
画像クロック２４４の出力が開始するように制御信号２
７０によりゲート回路２５２を制御する。

【００６５】逓倍回路２５０は水平同期信号２４６を受
信すると、規定時間後にゲート回路２５２から画像クロ
ック２４４の出力が開始するように制御信号２７０によ
りゲート回路２５２を制御する。

【００６６】逓倍回路２５３は画像クロック２４４を入
力すると、画像クロック２４４の周波数を４倍に変換し
た読み出しクロック２２５をＦＩＦＯメモリ２１７へ出
力する。

【００６７】ＦＩＦＯメモリ２１７は読み出しクロック
２２５に同期して画像情報を１ビットずつ、信号２２６
により直並列変換回路２５４へ出力する。直並列変換回
路２５４は、直列データの形式で読み出しクロック２２
５に同期して１ビットずつ入力されてくる画像情報を、
並列データの形式に変換して、データ補間指示信号８０
及び論理選択信号８１は判定回路６２へ、画像信号２４
３を画像処理部（画像処理部３０に相当）へと出力す
る。

【００６８】判定回路６２はレジスタ６１から出力され
る１ページの全画素に対するデータ補間指示信号７８
と、各画像信号に対応したデータ補間指示信号８０とを
画像クロック２４４に同期して判定し、各画像信号に対
応したデータ補間指示信号８０が、画像処理部（画像処
理部３０に相当）に対して補間処理の実行を指示するも
のである場合は、各画像信号に対応したデータ補間指示
信号８０及び論理選択信号８１を、各画像信号に対応し
たデータ補間指示信号８０の内容が、画像処理部（画像
処理部３０に相当）に対して補間処理を行なわせたくな
いものである場合は、１ページの全画素に対するデータ
補間指示信号７８及び論理選択信号７９が、データ補間
指示信号２４１及び論理選択信号２４２として画像処理
部（画像処理部３０に相当）へ出力する。

【００６９】ＦＩＦＯメモリ２１７からの１ライン分の
画像情報の出力が完了した時点で、制御回路２５０はゲ
ート回路２５２からの画像クロック２４４の出力を停止
するように、制御信号２７０によりゲート回路２５２を
制御する。

【００７０】なお、本実施例においては、プリンタコン
トローラにおいて２種類の補間情報を展開して、それら
を組み合わせて画像処理部における補間処理の為の指示
情報としたが、プリンタコントローラにおいて３種類以
上の補間情報を展開して、それらを組み合わせて画像処
理部における補間処理の為の指示情報としても、本実施
例からも明らかなように本発明の趣旨に反するものでは
ない。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
データ補間機能を有する記録装置の補間機能を十分に活
用することが可能となって、プリンタコントローラがペ
ージ情報生成の為に展開した画素データの画素密度が低
くても、高品位な印字を行なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるレーザビームプリ
ンタの構成を示すブロツク図である。

【図２】第１の実施例によるプリンタコントローラ４の
ハードウエア構成例を示すブロック図である。

【図３】第１の実施例によるメモリマップを示す図であ
る。

【図４】第１の実施例による補間論理と選択情報との関
係を示す図である。

【図５】第１の実施例による画像形成部インターフェー
ス部１８のハードウエア構成のブロック図である。

【図６】第２の実施例による画像情報を示す図である。

【図７】第２の実施例による画像形成部インターフェー
ス部のハードウエア構成のブロック図である。

【図８】第３の実施例による画像形成部インターフェー
ス部のハードウエア構成のブロック図である。

【図９】レーザビームプリンタのシステムを説明する図
である。

【図１０】低密度印字の一例を説明する図である。

【符号の説明】

３，９３ レーザビームプリンタ ４，９４ プリンタコントローラ ５，９５ プリンタエンジン １３ ＣＰＵ １４ 画素メモリ １７ ＦＩＦＯメモリ １８ 画像形成部インターフェース部 ２５ 読み出しクロック ３０ 画像処理部 ３１ 記憶部 ３２ データ補間部 ３３ 水平同期信号発生部 ４１ データ補間指示信号 ４２ 論理選択信号 ４３ 画像信号 ４４ 画像クロック ４５ ビームディテクト信号 ４６ 水平同期信号 ４７ データ補間部入力信号 ４８ レーザ駆動信号 ５０，５５ 制御回路 ５１ 画像クロック発生回路 ５２，５６，５７，５８ ゲート回路 ５３ 逓倍回路 ５４，６０ 直並列変換回路 ５９ セレクタ ６１ レジスタ ６２ 判定回路 ９１ フロッピーディスク ９２ ホストコンピュータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】外部装置から補間内容と記録内容とを含む
   記録情報を入力する入力手段と、 前記入力手段で入力した記録情報に従って補間情報を生
   成する第１の生成手段と、 前記入力手段で入力した記録情報に従って画像情報を生
   成する第２の生成手段と、 前記第１の生成手段で生成した補間情報に従って前記第
   ２の生成手段で生成した画像情報に対して補間処理を実
   行する補間処理手段と、 前記補間処理手段で補間処理した画像情報に基づいて記
   録処理を実行する記録手段とを備えることを特徴とする
   記録装置。
2. 【請求項２】コントローラと画像処理装置とエンジンと
   を備えた記録装置であって、 前記コントローラは、 外部装置から補間内容と記録内容とを含む記録情報を入
   力する入力手段と、 前記入力手段で入力した記録情報に従って補間情報を生
   成する第１の生成手段と、 前記入力手段で入力した記録情報に従って画像情報を生
   成する第２の生成手段とを有し、 前記画像処理装置は、 前記第１の生成手段で生成した補間情報及び前記第２の
   生成手段で生成した画像情報を記憶する記憶手段と、 前記記憶手段で記憶した補間情報に従って前記記憶手段
   で記憶した画像情報に対して補間処理を実行する補間処
   理手段とを有し、 前記エンジンは、 前記補間処理手段で補間処理した画像情報に基づいて記
   録処理を実行する記録手段を有することを特徴とする記
   録装置。