JP3165750B2 - 印刷装置 - Google Patents
印刷装置Info
- Publication number
- JP3165750B2 JP3165750B2 JP29150392A JP29150392A JP3165750B2 JP 3165750 B2 JP3165750 B2 JP 3165750B2 JP 29150392 A JP29150392 A JP 29150392A JP 29150392 A JP29150392 A JP 29150392A JP 3165750 B2 JP3165750 B2 JP 3165750B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- printing
- level
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Fax Reproducing Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【産業上の利用分野】本発明はホストコンピュータ等か
らの画像情報に応じて、画像を印刷する印刷装置に関す
るものである。
らの画像情報に応じて、画像を印刷する印刷装置に関す
るものである。
【０００２】
【従来の技術】従来、ホストコンピュータ等から送られ
てくる文字情報を内部のメモリにビットイメージとして
展開し、しかる後、このビットイメージを読み出して出
力するプリンタにおいて、縮小印刷がある場合、メモリ
内に縮小ビットイメージを展開し直して出力している。
てくる文字情報を内部のメモリにビットイメージとして
展開し、しかる後、このビットイメージを読み出して出
力するプリンタにおいて、縮小印刷がある場合、メモリ
内に縮小ビットイメージを展開し直して出力している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、メモリ内に元のビットイメージと、縮小した
後のビットイメージを格納するメモリが必要となり、コ
ストが高くなる欠点がある。又、縮小する際において単
純間引き等の処理を行なう為、画像劣化が生じるという
欠点があった。
来例では、メモリ内に元のビットイメージと、縮小した
後のビットイメージを格納するメモリが必要となり、コ
ストが高くなる欠点がある。又、縮小する際において単
純間引き等の処理を行なう為、画像劣化が生じるという
欠点があった。
【０００４】上記課題を解決するために、本発明の目的
は、高品位に縮小印刷を行うことができる印刷装置を提
供することにある。
は、高品位に縮小印刷を行うことができる印刷装置を提
供することにある。
【課題を解決するための手段】上記目的を達成するため
に本発明の印刷装置は、縮小印刷する際に、紙搬送方向
に対して通常より高い解像度に変更する変更手段と、前
記変更手段により変更された紙搬送方向に対して通常よ
り高い解像度でデータを印刷させる際に、同一ラインの
データを縮小率に応じて複数回印刷させるか、もしくは
一度印刷させる手段と有することを特徴とする。
に本発明の印刷装置は、縮小印刷する際に、紙搬送方向
に対して通常より高い解像度に変更する変更手段と、前
記変更手段により変更された紙搬送方向に対して通常よ
り高い解像度でデータを印刷させる際に、同一ラインの
データを縮小率に応じて複数回印刷させるか、もしくは
一度印刷させる手段と有することを特徴とする。
【０００５】
【実施例】図１は本実施例による印刷装置の概略構成を
表すブロック図である。同図において、１は中央演算ユ
ニット（ＣＰＵ）であり、本印刷装置の全体の制御を司
る。２はＲＯＭであり、ＣＰＵ１が実行する各種制御プ
ログラムやデータなどが格納されている。３はＲＡＭで
あり、ＣＰＵ１が各種の処理を実行するためにデータを
一時的に保存するための作業領域である。４は操作部で
あり、使用者が各種設定を行なうためのキーや表示器を
備える。特に縮小処理のための倍率設定もこの操作部４
を用いて行う。５はビデオ信号生成部であり、画像メモ
リやＰ／Ｓ変換器等を備え、印刷部６にて印刷を実行す
るためのビデオ信号を生成する。６は印刷部であり、記
録紙などの記録媒体に印刷を実行する。７はシステムバ
スであり、アドレスバス、及びデータバスを備え、上述
の各構成を接続し、相互にデータの授受を行う。
表すブロック図である。同図において、１は中央演算ユ
ニット（ＣＰＵ）であり、本印刷装置の全体の制御を司
る。２はＲＯＭであり、ＣＰＵ１が実行する各種制御プ
ログラムやデータなどが格納されている。３はＲＡＭで
あり、ＣＰＵ１が各種の処理を実行するためにデータを
一時的に保存するための作業領域である。４は操作部で
あり、使用者が各種設定を行なうためのキーや表示器を
備える。特に縮小処理のための倍率設定もこの操作部４
を用いて行う。５はビデオ信号生成部であり、画像メモ
リやＰ／Ｓ変換器等を備え、印刷部６にて印刷を実行す
るためのビデオ信号を生成する。６は印刷部であり、記
録紙などの記録媒体に印刷を実行する。７はシステムバ
スであり、アドレスバス、及びデータバスを備え、上述
の各構成を接続し、相互にデータの授受を行う。
【０００６】以上の構成において、操作部４で設定され
た縮小率に応じてビデオ生成部５で画像の縮小を実行
し、縮小された画像のビデオ信号を生成する。このビデ
オ信号により、印刷部６が記録媒体への印刷を実行す
る。
た縮小率に応じてビデオ生成部５で画像の縮小を実行
し、縮小された画像のビデオ信号を生成する。このビデ
オ信号により、印刷部６が記録媒体への印刷を実行す
る。
【０００７】次にビデオ信号生成部５での副走査方向縮
小部について、図２を参照しながら説明する。１０１は
縮小率をＣＰＵのデータバス１０８により設定する縮小
率レジスタであり、その出力１０５は加算器１０２への
入力となる。加算器１０２の加算結果１０４はレジスタ
１０３に、ラッチクロック１１１にてラッチされる。又
レジスタ１０３の出力１０６は、加算器１０２の入力と
なり、出力１０６は、ＣＰＵの命令によるクリア信号１
０７により値“０”にクリアされる。加算器１０２は縮
小レジスタ１０１で設定された値と、レジスタ１０３で
ラッチされた値を加算し、キャリー信号１１６を桁上り
がある時はレベル“Ｈ”に桁上りがないときはレベル
“Ｌ”にする。１０９は主走査同期信号であり、レジス
タＢ１１９のラッチクロック、ＡＮＤ回路１１８の入
力、ＮＡＮＤ回路１１２の入力となる。フリップフロッ
プ１１４は、入力信号１１３のクロックを１／２分周
し、キャリー信号１１６がレベル“Ｌ”の時クリアさ
れ、出力１２８はレベル“Ｌ”となる。１１０は１ライ
ン分のパラレルデータをシリアルデータにビデオ変換終
了した時に発生するスキャンエンド信号であり、フリッ
プフロップ１１５の入力クロック、インバータ回路１２
７の入力、ＮＡＮＤ回路１１７の入力となる。フリップ
フロップ１１５は入力クロック１１０を１／２分周し、
フリップフロップ１３２の出力１３０がレベル“Ｌ”の
時クリアされる。その出力１２９はＡＮＤ回路１１８の
入力となる。ＮＡＮＤ回路１１７の出力１２５はアドレ
スカウンタ１２３に入力１２２の値を格納するアドレス
ロードパルスであり、ＡＮＤ回路１１８の出力はレジス
タ１０３のラッチクロックである。アドレスカウンタ１
２３の出力１２４は、画像メモリのアドレスとなり、又
レジスタ１１９に主走査同期信号によりラッチされる。
１２６は、画像メモリからデータを読み出し、ビデオ信
号生成部にデータを転送終了時に発生するデータ転送終
了信号であり、１語転送単位で発生する。アドレスカウ
ンタ１２３はこのデータ転送終了信号１２６をうける
と、インクリメントしていく。１２１はＣＰＵ１のデー
タバス１０８とレジスタ１１９を選択するセレクタであ
り、ＣＰＵ１がデータバス１０８を通じてアドレスカウ
ンタ１２３に初期アドレスをセットする際セレクタ１２
１においては、ＣＰＵ１のデータバス１０８が選択され
出力１２２としてデータバス１０８の値を出力する。フ
リップフロップ１３２において、加算器１０２のキャリ
ー信号１１６をスキャンエンド信号１１０のインバータ
で反転した信号１３１の立上りでサンプリングし、その
出力１３０はフリップフロップ１１５のクリア入力、Ｎ
ＡＮＤ回路１１２の入力となる。
小部について、図２を参照しながら説明する。１０１は
縮小率をＣＰＵのデータバス１０８により設定する縮小
率レジスタであり、その出力１０５は加算器１０２への
入力となる。加算器１０２の加算結果１０４はレジスタ
１０３に、ラッチクロック１１１にてラッチされる。又
レジスタ１０３の出力１０６は、加算器１０２の入力と
なり、出力１０６は、ＣＰＵの命令によるクリア信号１
０７により値“０”にクリアされる。加算器１０２は縮
小レジスタ１０１で設定された値と、レジスタ１０３で
ラッチされた値を加算し、キャリー信号１１６を桁上り
がある時はレベル“Ｈ”に桁上りがないときはレベル
“Ｌ”にする。１０９は主走査同期信号であり、レジス
タＢ１１９のラッチクロック、ＡＮＤ回路１１８の入
力、ＮＡＮＤ回路１１２の入力となる。フリップフロッ
プ１１４は、入力信号１１３のクロックを１／２分周
し、キャリー信号１１６がレベル“Ｌ”の時クリアさ
れ、出力１２８はレベル“Ｌ”となる。１１０は１ライ
ン分のパラレルデータをシリアルデータにビデオ変換終
了した時に発生するスキャンエンド信号であり、フリッ
プフロップ１１５の入力クロック、インバータ回路１２
７の入力、ＮＡＮＤ回路１１７の入力となる。フリップ
フロップ１１５は入力クロック１１０を１／２分周し、
フリップフロップ１３２の出力１３０がレベル“Ｌ”の
時クリアされる。その出力１２９はＡＮＤ回路１１８の
入力となる。ＮＡＮＤ回路１１７の出力１２５はアドレ
スカウンタ１２３に入力１２２の値を格納するアドレス
ロードパルスであり、ＡＮＤ回路１１８の出力はレジス
タ１０３のラッチクロックである。アドレスカウンタ１
２３の出力１２４は、画像メモリのアドレスとなり、又
レジスタ１１９に主走査同期信号によりラッチされる。
１２６は、画像メモリからデータを読み出し、ビデオ信
号生成部にデータを転送終了時に発生するデータ転送終
了信号であり、１語転送単位で発生する。アドレスカウ
ンタ１２３はこのデータ転送終了信号１２６をうける
と、インクリメントしていく。１２１はＣＰＵ１のデー
タバス１０８とレジスタ１１９を選択するセレクタであ
り、ＣＰＵ１がデータバス１０８を通じてアドレスカウ
ンタ１２３に初期アドレスをセットする際セレクタ１２
１においては、ＣＰＵ１のデータバス１０８が選択され
出力１２２としてデータバス１０８の値を出力する。フ
リップフロップ１３２において、加算器１０２のキャリ
ー信号１１６をスキャンエンド信号１１０のインバータ
で反転した信号１３１の立上りでサンプリングし、その
出力１３０はフリップフロップ１１５のクリア入力、Ｎ
ＡＮＤ回路１１２の入力となる。
【０００８】次に図３〜図５を併せて参照しながら動作
説明を行なう。
説明を行なう。
【０００９】図３は本実施例を説明するタイミングチャ
ートであり、図４は縮小率レジスタに値を設定する一例
を示し、図５は紙面における各タイミングを示す。
ートであり、図４は縮小率レジスタに値を設定する一例
を示し、図５は紙面における各タイミングを示す。
【００１０】ＣＰＵ１はまずレジスタ１０３の内容を
“０”クリアする為に、クリア信号１０７を出力する。
次にＣＰＵ１は縮小率レジスタ１０１にデータバス１０
８を通して縮小率をセットする。ここで設定するデータ
の形式は固定小数点の形であり、図４に示す。ここで縮
小率を０．７５とすると図４（ｂ）がセットされる。又
ＣＰＵ１は、画像メモリの先頭アドレスＮをアドレスカ
ウンタ１２３にセットする。ＣＰＵ１は印刷部６に対し
て紙搬送方向に対して通常の倍の印字密度に設定する。
つまり、通常の倍の印字密度を副走査方向に設定とな
る。加算器１０２においてはレジスタ１０３の値と、縮
小率レジスタ１０１の値が加算され、ここでは０．７５
＋０＝０．７５となっている（ステップＳ０）。印字部
６に対して、印字開始の命令を発行すると、印字部６か
ら主走査同期信号１０９が送られてくる（ステップＳ
１）。フリップフロップ１３２、１１５、１１４の出力
１３０、１２９、１２８の初期レベルは各々“Ｈ”、
“Ｈ”、“Ｌ”である。従って、ＡＮＤ回路１１８の出
力１１１はレベル“Ｈ”になり、レジスタ１０３に加算
器１０２の出力１０４の値、ここでは０．７５がラッチ
される。又ここで加算器１０２においては、縮小レジス
タ１０１の値０．７５と、レジスタ１０３の値０．７５
が加算され０．７５＋０．７５＝１．５となりキャリー
信号１１６がレベル“Ｈ”となる。またこの時レジスタ
１１９に、アドレスカウンタ１２３の出力の値“Ｎ”が
ラッチされる。主走査同期信号１０９の立下りにおい
て、フリップフロップ１１４の出力１２８は反転し、レ
ベル“Ｈ”となる（ステップＳ２）。データ転送終了信
号１２６が入力され、アドレスカウンタ１２３はカウン
トアップされていく。ここで１ライン当りｍ語で構成さ
れているものとする。一ライン転送が終了するとスキャ
ンエンド信号１１０が発生する（ステップＳ３）。この
時フリップフロップ１１４の出力がレベル“Ｈ”である
為、ＮＡＮＤ回路１１７の出力アドレスカウンタロード
信号１２５はレベル“Ｌとなり、アドレスカウンタ１２
３にはレジスタ１１９にラッチされていた値“Ｎ”が再
びロードされる。またこの時フリップフロップ１１５の
出力１２９は反転しレベル“Ｌ”となる。スキャンエン
ド信号１１０の立下りにて、加算器１０２のキャリー信
号１１６がサンプリングされるがここではレベル“Ｈ”
のままである。２ライン目においてはフリップフロップ
１１５の出力１２９がレベル“Ｌ”である為、ＡＮＤ回
路１１８の出力１１１はレベル“Ｌ”のままである（ス
テップＳ４）。従って、レジスタＡ１０３の値は変化せ
ず“０．７５”のままであり、加算器１０２の出力１０
４の値は１ライン目と同じく０．５である。１ラインと
同様に主走査同期信号１０９の立下りにて、フリップフ
ロップ１１４の出力１２８は反転し、レベル“Ｌ”とな
る（ステップＳ５）。２ライン目の転送終了時のスキャ
ンエンド信号１１０が発生するが、フリップフロップ１
１４の出力１２８がレベル“Ｌ”である為、ＮＡＮＤ回
路１１７の出力１２５はレベル“Ｈ”のままであり、ア
ドレスカウンタ１２３にはロードされない。つまりＮ＋
ｍ＋１の値をアドレスカウンタ１２３は示している（ス
テップＳ６）。又この時、フリップフロップ１１５の出
力１２９は反転しレベル“Ｈ”となる。３ライン目にな
ると１ライン目と同様に、フリップフロップ１１５の出
力１２９がレベル“Ｈ”である為、レジスタ１０３にラ
ッチクロック１１１が出力され加算器１０２の出力の値
０．５がラッチされる。以下１ライン、２ラインと同様
の動作が、３、４、５、６ラインにおいて実行されてい
る。７ライン目において、加算器１０２のキャリー信号
１１６がレベル“Ｌ”になる（ステップＳ７）。フリッ
プフロップ１１４においては、前記キャリー信号１１６
のレベル“Ｌ”をうけて、主走査同期信号１０９の立下
りにおいても出力１２８はレベル“Ｌ”のままである。
７ライン目転送終了時、スキャンエンド信号１１０の立
上りにより、フリップフロップ１１５の出力１２９はレ
ベル“Ｌ”になる（ステップＳ９）。この時、フリップ
フロップ１１４の出力１２８の出力がレベル“Ｌ”であ
る為、カウンタロード信号１２５は出力されずレベル
“Ｌ”のままである。スキャンエンド信号１１０の立下
りにおいて、加算器１０２のキャリー信号１１６のレベ
ル“Ｌ”をフリップフロップ１３２においてサンプリン
グされ、その出力１３０はレベル“Ｌ”となり、フリッ
プフロップ１１５はクリアされ、出力１２９はレベル
“Ｈ”となる（ステップＳ１０）。８ライン目において
は、フリップフロップ１１５の出力１２９がレベル
“Ｈ”であり、主走査同期信号１０９の立上りにて、レ
ジスタ１０３には０．７５がラッチされ、加算器１０２
のキャリー信号１１６はレベル“Ｈ”となる（ステップ
Ｓ１１）。８ライン目のスキャンエンド信号１１０の立
下りにおいて、フリップフロップ１３２ではキャリー信
号１１６をサンプリングし、その出力１３０はレベル
“Ｈ”となる。以下３、４、５、６、７、８ラインを繰
り返していく。
“０”クリアする為に、クリア信号１０７を出力する。
次にＣＰＵ１は縮小率レジスタ１０１にデータバス１０
８を通して縮小率をセットする。ここで設定するデータ
の形式は固定小数点の形であり、図４に示す。ここで縮
小率を０．７５とすると図４（ｂ）がセットされる。又
ＣＰＵ１は、画像メモリの先頭アドレスＮをアドレスカ
ウンタ１２３にセットする。ＣＰＵ１は印刷部６に対し
て紙搬送方向に対して通常の倍の印字密度に設定する。
つまり、通常の倍の印字密度を副走査方向に設定とな
る。加算器１０２においてはレジスタ１０３の値と、縮
小率レジスタ１０１の値が加算され、ここでは０．７５
＋０＝０．７５となっている（ステップＳ０）。印字部
６に対して、印字開始の命令を発行すると、印字部６か
ら主走査同期信号１０９が送られてくる（ステップＳ
１）。フリップフロップ１３２、１１５、１１４の出力
１３０、１２９、１２８の初期レベルは各々“Ｈ”、
“Ｈ”、“Ｌ”である。従って、ＡＮＤ回路１１８の出
力１１１はレベル“Ｈ”になり、レジスタ１０３に加算
器１０２の出力１０４の値、ここでは０．７５がラッチ
される。又ここで加算器１０２においては、縮小レジス
タ１０１の値０．７５と、レジスタ１０３の値０．７５
が加算され０．７５＋０．７５＝１．５となりキャリー
信号１１６がレベル“Ｈ”となる。またこの時レジスタ
１１９に、アドレスカウンタ１２３の出力の値“Ｎ”が
ラッチされる。主走査同期信号１０９の立下りにおい
て、フリップフロップ１１４の出力１２８は反転し、レ
ベル“Ｈ”となる（ステップＳ２）。データ転送終了信
号１２６が入力され、アドレスカウンタ１２３はカウン
トアップされていく。ここで１ライン当りｍ語で構成さ
れているものとする。一ライン転送が終了するとスキャ
ンエンド信号１１０が発生する（ステップＳ３）。この
時フリップフロップ１１４の出力がレベル“Ｈ”である
為、ＮＡＮＤ回路１１７の出力アドレスカウンタロード
信号１２５はレベル“Ｌとなり、アドレスカウンタ１２
３にはレジスタ１１９にラッチされていた値“Ｎ”が再
びロードされる。またこの時フリップフロップ１１５の
出力１２９は反転しレベル“Ｌ”となる。スキャンエン
ド信号１１０の立下りにて、加算器１０２のキャリー信
号１１６がサンプリングされるがここではレベル“Ｈ”
のままである。２ライン目においてはフリップフロップ
１１５の出力１２９がレベル“Ｌ”である為、ＡＮＤ回
路１１８の出力１１１はレベル“Ｌ”のままである（ス
テップＳ４）。従って、レジスタＡ１０３の値は変化せ
ず“０．７５”のままであり、加算器１０２の出力１０
４の値は１ライン目と同じく０．５である。１ラインと
同様に主走査同期信号１０９の立下りにて、フリップフ
ロップ１１４の出力１２８は反転し、レベル“Ｌ”とな
る（ステップＳ５）。２ライン目の転送終了時のスキャ
ンエンド信号１１０が発生するが、フリップフロップ１
１４の出力１２８がレベル“Ｌ”である為、ＮＡＮＤ回
路１１７の出力１２５はレベル“Ｈ”のままであり、ア
ドレスカウンタ１２３にはロードされない。つまりＮ＋
ｍ＋１の値をアドレスカウンタ１２３は示している（ス
テップＳ６）。又この時、フリップフロップ１１５の出
力１２９は反転しレベル“Ｈ”となる。３ライン目にな
ると１ライン目と同様に、フリップフロップ１１５の出
力１２９がレベル“Ｈ”である為、レジスタ１０３にラ
ッチクロック１１１が出力され加算器１０２の出力の値
０．５がラッチされる。以下１ライン、２ラインと同様
の動作が、３、４、５、６ラインにおいて実行されてい
る。７ライン目において、加算器１０２のキャリー信号
１１６がレベル“Ｌ”になる（ステップＳ７）。フリッ
プフロップ１１４においては、前記キャリー信号１１６
のレベル“Ｌ”をうけて、主走査同期信号１０９の立下
りにおいても出力１２８はレベル“Ｌ”のままである。
７ライン目転送終了時、スキャンエンド信号１１０の立
上りにより、フリップフロップ１１５の出力１２９はレ
ベル“Ｌ”になる（ステップＳ９）。この時、フリップ
フロップ１１４の出力１２８の出力がレベル“Ｌ”であ
る為、カウンタロード信号１２５は出力されずレベル
“Ｌ”のままである。スキャンエンド信号１１０の立下
りにおいて、加算器１０２のキャリー信号１１６のレベ
ル“Ｌ”をフリップフロップ１３２においてサンプリン
グされ、その出力１３０はレベル“Ｌ”となり、フリッ
プフロップ１１５はクリアされ、出力１２９はレベル
“Ｈ”となる（ステップＳ１０）。８ライン目において
は、フリップフロップ１１５の出力１２９がレベル
“Ｈ”であり、主走査同期信号１０９の立上りにて、レ
ジスタ１０３には０．７５がラッチされ、加算器１０２
のキャリー信号１１６はレベル“Ｈ”となる（ステップ
Ｓ１１）。８ライン目のスキャンエンド信号１１０の立
下りにおいて、フリップフロップ１３２ではキャリー信
号１１６をサンプリングし、その出力１３０はレベル
“Ｈ”となる。以下３、４、５、６、７、８ラインを繰
り返していく。
【００１１】本発明は、ビデオ信号に変換して出力する
印刷装置に限ったものではなく、紙搬送方向の印字密度
をあげることが可能な印刷装置においても構成できるこ
とはいうまでもない。
印刷装置に限ったものではなく、紙搬送方向の印字密度
をあげることが可能な印刷装置においても構成できるこ
とはいうまでもない。
【００１２】印字部へのデータの転送をＣＰＵ１が実行
し、かつ、縮小率を計算しながら、副走査方向の制御を
行なうこともできる。
し、かつ、縮小率を計算しながら、副走査方向の制御を
行なうこともできる。
【００１３】又ＤＭＡ回路により、ＣＰＵ１が縮小率を
計算しながら、各ラインの転送終了毎に、画像メモリの
アドレスをＤＭＡ回路に設定していくことも可能であ
る。
計算しながら、各ラインの転送終了毎に、画像メモリの
アドレスをＤＭＡ回路に設定していくことも可能であ
る。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
縮小時に解像度を変更して印刷させることにより、高品
位に縮小印刷を行なうことができる。
縮小時に解像度を変更して印刷させることにより、高品
位に縮小印刷を行なうことができる。
【図１】本発明の一実施例の全体のブロック図。
【図２】本発明の一実施例の詳細なブロック図。
【図３】本発明の一実施例のタイミングチャート。
【図４】本実施例における縮小率の設定の一例を示す
図。
図。
【図５】主走査と副走査の関係を示す図。
【図６】本実施例における副走査方向における通常の場
合と縮小の場合の走査ラインを示す図。
合と縮小の場合の走査ラインを示す図。
１ＣＰＵ ２ＲＯＭ ３ＲＡＭ ５ ビデオ信号生成部 ６ 印刷部 １０１ 縮小率レジスタ １０２ 加算器 １０３，１１９ レジスタ １３２，１１５，１１４ フリップフロップ １２ アドレスカウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/485 H04N 1/23 H04N 1/387
Claims (1)
- 【請求項１】 縮小印刷する際に、紙搬送方向に対して
通常より高い解像度に変更する変更手段と、 前記変更手段により変更された紙搬送方向に対して通常
より高い解像度でデータを印刷させる際に、同一ライン
のデータを縮小率に応じて複数回印刷させるか、もしく
は一度印刷させる手段と有することを特徴とする印刷装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29150392A JP3165750B2 (ja) | 1992-10-29 | 1992-10-29 | 印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29150392A JP3165750B2 (ja) | 1992-10-29 | 1992-10-29 | 印刷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06135057A JPH06135057A (ja) | 1994-05-17 |
| JP3165750B2 true JP3165750B2 (ja) | 2001-05-14 |
Family
ID=17769731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29150392A Expired - Fee Related JP3165750B2 (ja) | 1992-10-29 | 1992-10-29 | 印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165750B2 (ja) |
-
1992
- 1992-10-29 JP JP29150392A patent/JP3165750B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06135057A (ja) | 1994-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327258A (en) | Image processing apparatus | |
| JP3165750B2 (ja) | 印刷装置 | |
| JPH0535442A (ja) | 画像データ変換回路 | |
| JPS58160159A (ja) | キヤラクタデ−タ発生方法 | |
| JP2974498B2 (ja) | 印刷装置 | |
| JP2955300B2 (ja) | 画像処理方法及びその装置 | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JP2955301B2 (ja) | 画像処理方法 | |
| JP3489450B2 (ja) | 画像データ処理回路 | |
| JP3339215B2 (ja) | 間引きクロック生成回路 | |
| JPS62164130A (ja) | 画像処理装置 | |
| JP2803560B2 (ja) | プリンタ制御装置 | |
| KR100186226B1 (ko) | 화상형성장치의 흰선 표현력 개선회로 | |
| JP3006956B2 (ja) | 印刷装置 | |
| JP2969964B2 (ja) | 印刷配線板作画装置 | |
| JP3262367B2 (ja) | 画像処理方法 | |
| JP3271536B2 (ja) | 通信端末装置 | |
| JP2911529B2 (ja) | 印刷装置 | |
| JPS6016757A (ja) | 文書伝送方式 | |
| JP3066928B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPH07245694A (ja) | 画像編集記録装置 | |
| JPH0379364A (ja) | 記録装置 | |
| JPH03171874A (ja) | 画像情報処理装置 | |
| JPH052643A (ja) | 画像処理装置 | |
| JPS63167562A (ja) | デジタル複写機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000314 |
|
| LAPS | Cancellation because of no payment of annual fees |