JP3489450B2 - 画像データ処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スキャナ、ファク
シミリ、コピー機等の機器に適用される画像データ処理
回路に係り、特に、画像の解像度を変換する技術に関す
るものである。

【０００２】

【従来の技術】従来、この種の機器において、画像を縮
小・拡大するため画像データ処理回路を備えたものが知
られている（例えば、特開平１−１３６４６５号、特公
平７−１１２２３８号公報など参照）。そして、特に、
画像データを記録する用紙が所定寸法にカットされた普
通紙を用いる普通紙ファクシミリ等においては、受信画
像データを縮小する必要がある。上記公報に示される画
像データ処理回路では、生成した変倍信号又はクロック
信号に基づき、画像データを重複し又は間引きくことに
より拡大・縮小処理を行っている。

【０００３】

【発明が解決しようとする課題】ところが、上記公報に
示されるような拡大・縮小処理では、真のデータを間引
いたりするため、画像品質が低下する虞がある。

【０００４】また、ファクシミリでの受信画像データ又
はスキャナでの原稿画像の読取りデータを拡大・縮小処
理する機能を有しているものにあって、出力装置である
画像記録を行う記録装置として、サーマルヘッドを用い
て感熱紙に記録するプリンタを装備する場合とインクジ
ェット等を用いて普通紙に記録するプリンタを装備する
場合とがあるが、通常、上記サーマルヘッドプリンタと
普通紙プリンタとでは解像度が異なるため（例えば、前
者が２００ｄｐｉ、後者が３００ｄｐｉ）、画像データ
の解像度を変換する必要がある。また、いずれの記録装
置が装備されるにしても、画像データ処理回路部を含め
て機器のその他の主要構成の共用化を図りたいとの要請
がある。ところが、通常、サーマルヘッドプリンタには
シリアルデータを与えるのに対し、普通紙プリンタには
パラレルデータを与えなければならないので、画像デー
タ処理回路部を共用化するにはインターフェイス部分で
の工夫が必要となる。

【０００５】本発明は、上述した問題点を解決するため
になされたものであり、画像データの解像度を変換する
ために行う画像データの拡大・縮小処理で真のデータを
間引いたりすることなく、従って画像品質が低下するこ
とのない画像データ処理回路を提供することを目的とす
る。また、搭載される記録装置の種類が異なって画像デ
ータの解像度を変換する必要があるような場合におい
て、シリアル／パラレル両方のインターフェイスを可能
とし、主要回路構成の共用化を図ることが可能な画像デ
ータ処理回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、画像データの解像度を変換
すると共に画像データの縮小を行う画像データ処理回路
において、解像度変換のためにその解像度変換率に応じ
てデータをラッチして補間データを追加するデータ補間
回路と、データをラッチするシリアル転送クロックを間
引くことによりデータ補間回路により追加された補間デ
ータを間引いて画像データの縮小を行う画像縮小回路
と、シリアルデータをラッチするシリアルデータラッチ
回路及び、パラレルデータをシリアルデータに変換する
パラレル／シリアルデータ変換回路をデータ入力側に、
データ処理後のシリアルデータをパラレルデータに変換
するシリアル／パラレルデータ変換回路をデータ出力側
に備え、データ補間回路は、シリアルデータラッチ回路
又はパラレル／シリアルデータ変換回路から出力される
シリアルデータを、シリアル転送クロックの倍数のクロ
ックでラッチすることにより、２ドットのデータの真ん
中に１ドットの補間データを挿入してデータ補間を行
い、画像縮小回路は、シリアルデータラッチ回路、パラ
レル／シリアルデータ変換回路又はデータ補間回路から
出力されるシリアルデータを、シリアル転送クロックに
よって形成されるクロック群のうち所定群目の真ん中の
クロックを間引いたクロックで間引くことにより解像度
の変換を行い、それら処理後のシリアルデータをシリア
ル／パラレルデータ変換回路によりパラレルデータに変
換してメモリに書き込むものである。この構成において
は、データ補間回路により解像度変換率に応じてデータ
をラッチして補間データを追加し、画像縮小回路では、
データをラッチするシリアル転送クロックを間引くこと
により、データ補間回路により追加された補間データを
間引いて画像データの縮小を行う。画像処理回路に入力
される画像データがパラレルデータであるときは、パラ
レル／シリアルデータ変換回路でシリアルデータに変換
した後、データ補間及びデータ縮小を行う。すなわち、
同一（シリアルデータに対応する）の回路構成で、シリ
アル・パラレルの両データ処理が可能となる。このと
き、データ補間回路は、２ドットのデータの真ん中に１
ドットの補間データを挿入してデータ補間を行い、画像
縮小回路は、シリアル転送クロックによって形成される
クロック群のうち、所定群目の真ん中のクロックを間引
いたクロックでもって、補間データを間引いて解像度の
変換を行う。これにより、解像度変換を行うと共に、真
のデータを間引くことなく画像データの縮小を行うこと
ができる。また、シリアル転送クロックの倍数のクロッ
クでデータをラッチすることによりデータ補間を行うよ
うに構成しているので、連続したデータが転送されるシ
リアル転送においても、データ補間が間に合わないとい
った事態を回避することができる。

【０００７】 請求項２に記載の発明は、請求項１に記
載の画像データ処理回路において、データ補間回路は、
ＡＮＤ補間回路、ＯＲ補間回路、前値補間回路及び白デ
ータを補間する白データ補間回路を有しているものであ
る。この構成においては、例えば、インクセーブモード
時に白補間回路が選択されることで、データ変換時に追
加するデータは白データとされ、印刷時にインクが間引
かれる。

【０００８】

【０００９】

【００１０】

【００１１】

【発明の実施の形態】以下、本発明を具体化した実施形
態を図面を参照して説明する。図１は、普通紙ファクシ
ミリ装置に搭載された信号処理回路（画像データ処理回
路を含む）の要部ブロック図である。この信号処理回路
には、ファクシミリ機能時のＴＥＬライン１１からのシ
リアルの受信データがモデム１２を介して入力され、ま
た、コピー機能及びスキャナ機能時のスキャンデータラ
イン１３からのシリアルのスキャンデータが画像処理部
１４を介して入力され、この入力されたデータは一時的
にメモリ１５に格納される。このメモリ１５には、パラ
レルデータをシリアルデータに変換するサーマルインタ
ーフェイス１６を経て、感熱紙に記録する出力装置であ
るサーマルプリンタ１７のサーマルヘッド１８が接続可
能とされている。

【００１２】また、本信号処理回路では、サーマルプリ
ンタ１７を接続する代わりに、インクジェット等を用い
て普通紙に記録する普通紙プリンタ１９を選択的に外付
け接続可能とされ、そのためのインターフェイスとし
て、メモリ１５からのパラレル信号（Ｐ）を受信する画
像処理回路２０、及びその出力が格納されるメモリ２１
が備えられている。このメモリ２１の後段に普通紙プリ
ンタ１９が接続される。また、この画像処理回路２０
は、不図示のＣＰＵにより制御され、その処理の仕方、
ニーズに応じて適宜に画像処理する受信信号を選択し得
るように、サーマルインターフェイス１６からのシリア
ル信号（Ｓ）をも受信できるようにしている。

【００１３】ところで、サーマルプリンタ１７にはシリ
アルデータを与えるのに対し、普通紙プリンタ１９には
パラレルデータを与える必要があり、また、サーマルプ
リンタ１７と普通紙プリンタ１９とでは、一般に解像度
が異なるため（例えば、前者が２００ｄｐｉ、後者が３
００ｄｐｉ）、画像データの解像度を変換する必要があ
る。また、普通紙プリンタ１９では、普通紙がカット紙
であるために、縦の画像データ長によっては縮小処理を
必要とする。そこで、画像処理回路２０には、画像デー
タの解像度を変換すると共に画像データの縮小を行う機
能を持たせている。なお、上記のように異なる種類のプ
リンタを選択的に接続可能な構成とすることとで、可能
な限り回路構成を変更することなく各プリンタに容易に
対応することができ、また、複数の異なる機種について
信号処理回路を共用化して低コスト化を図るためであ
る。

【００１４】図２は画像処理回路２０の詳細構成を示す
ブロック図である。画像処理回路２０は、シリアル・パ
ラレル両方のインターフェイスを可能とし、多くの回路
の共用を図っていて、パラレル／シリアルデータ変換を
行う入力部２２、解像度変換のためにその解像度変換率
に応じてデータをラッチして補間データを追加するデー
タ補間回路２３、このデータ補間回路２３により追加さ
れた補間データを間引いて画像データの縮小を行う画像
縮小回路２４、シリアル／パラレルデータ変換を行う出
力部２５、及び一時的に各種データを記憶するレジスタ
２６から構成される。

【００１５】入力部２２は、シリアル転送クロック（Ｄ
ＣＬＫ）が入力されシリアルデータ（ＤＩＮ）をラッチ
するシリアルデータラッチ回路２７、８ビットパラレル
データ（Ｄ）をシリアルデータに変換するパラレルデー
タシリアル変換回路２８、クロック分周回路２９、及び
２００−３００ｄｐｉ変換セレクトを行う機能を含む画
像データシフト回路３０を有する。データ補間回路２３
は、２００−３００ｄｐｉ変換を行うためのＡＮＤ補間
３１、ＯＲ補間３２、前値補間３３及び白データを補間
する白補間回路４０を有する。本データ処理回路にはイ
ンク消費を抑えるインクセーブモードが備えられてお
り、このモード時に、データ補間回路２３として白補間
回路４０が選択され、データ変換時に追加するデータを
白データとする。

【００１６】画像縮小回路２４は、ゲート機能を持つ縮
小制御シフトクロック間引き回路３４、各種の縮小カウ
ンタ３５、及び白スワス検知回路３６を有する。出力部
２５は、シリアル／パラレルデータ変換回路３７、メモ
リタイミングジェネレータ３８、及びアドレスカウンタ
３９を有する。

【００１７】この画像処理回路２０においては、データ
補間回路２３によるデータ補間、及びそれに続く画像縮
小回路２４によるデータ縮小は、いずれもシリアルデー
タラッチ回路２７又はパラレルデータシリアル変換回路
２８から出力されるシリアルデータの状態で行われ、そ
れら処理後にシリアル／パラレルデータ変換回路３７に
より、シリアルデータをパラレルデータに変換してメモ
リ２１（図１）に書き込むものである。なお、画像処理
回路２０に入力するシリアル／パラレルデータの選択
は、ポート切り替えにより行えるようにしておけばよ
い。

【００１８】図３、図４は、画像処理回路２０のパラレ
ル転送及びシリアル転送の各動作を示すタイムチャート
である。画像処理回路２０は内部にシリアル転送クロッ
クの２倍の速度のクロック（ＴＳＴＣＬＫ）を持ち、パ
ラレルの時は、図３に示されるように、クロック（ＴＳ
ＴＣＬＫ）の２分周のクロック（ＤＣＬＫｄａｍｙ）
で、パラレルデータシリアル変換回路２８に入力された
８ビットのＬａｔｃｈＤ［７：０］なるパラレルデータ
をシリアルデータ（ＬａｔｃｈＤｉｎ）に変換する。シ
リアルの時は、図４に示されるように、シリアル転送ク
ロック（ＤＣＬＫ）で、シリアルデータラッチ回路２７
によりシリアルデータ（ＬａｔｃｈＤｉｎ）をラッチす
る。ここで、データ構成が同じになる。

【００１９】このシリアルデータの状態で、解像度変換
のために、データ補間回路２３においてデータ補間を行
い、さらに、画像縮小回路２４においてシリアル転送ク
ロックを間引くことによりデータ縮小を行う。すなわ
ち、データ補間は、解像度変換率がここでは約１．５倍
であるので、２ドットに１ドットデータ（Ａｄｄ２００
／３００）を補間する。Ｄｏｕｔの［ａ．ｂ］［ｃ．
ｄ］［ｅ．ｆ］等は補間データである。ここに、シリア
ル転送は連続データであるため、普通に処理すると間に
合わないので、シリアル転送クロック（ＤＣＬＫ）の２
倍のクロック（ＤｏＣＬＫ）でデータをラッチすること
によりデータ補間を行う。次に、データの縦長さと普通
紙サイズから必要に応じて、解像度変換のために補間し
たデータを間引くことにより縮小処理を行う。ここで
は、１／３カウンタを用いて、クロック（ＤｏＣＬＫ）
の第３群目の真ん中のクロックを間引いたクロック（Ｄ
ｏＣＬＫＲｄｕｃ）でもって、［ｅ．ｆ］の補間データ
を間引く。こうして、図３、図４に示すような８ビット
データＢＤ［７：０］Ｌａｔｃｈが得られる。最後に、
メモリ２１に再び格納するために、シリアル／パラレル
データ変換回路３７によりパラレル変換する。

【００２０】また、インクセーブモードが設定された時
に、データ補間回路２３として白補間回路４０が選択さ
れるので、データ変換時に追加するデータは白データと
される。これにより、印刷時にインクが間引かれ、使用
インク量がセーブされ、インクの寿命が長くなると共
に、黒部分の多い画像印刷においては印刷後のインクの
乾きが速くなる。

【００２１】以上のように本実施形態の画像処理回路２
０によれば、解像度変換を行うことができると共に、追
加された補間データを間引くことで画像データを縮小す
ることから、真のデータを間引くことなく画像データの
縮小を行うことができるので、画像データの縮小に際し
て画像品質を低下することがなくなる。また、画像処理
回路２０を備えることで、異なる機種について信号処理
回路の主要構成を共用化することができる。なお、画像
処理回路２０に入力する信号がパラレルデータの場合、
転送速度が速いのに対して、シリアルデータの場合、転
送速度はパラレルの場合に比べて劣るが、ＤＭＡ転送等
を用いることでＣＰＵでのソフト処理負荷を軽減するこ
とができる。

【００２２】なお、本発明は上記実施形態の構成に限ら
れず種々の変形が可能である。例えば、上記実施形態で
は、画像データを縮小処理する場合を示したが、拡大処
理することも同様にして行うことができる。

【００２３】

【発明の効果】以上のように請求項１に記載の発明によ
れば、シリアル／パラレルのいずれのデータについて
も、シリアルデータの状態でシリアル転送クロックを間
引くことによりデータ補間及びデータ縮小を行うことが
できる。これにより、同一（シリアル）の回路構成でシ
リアル／パラレルの両方のインターフェイスを可能と
し、また、そのため、搭載される記録装置の種類が異な
って画像データの解像度を変換する必要がある場合に、
主要回路構成の共用化を図ることが可能となる。また、
解像度変換率に応じてデータをラッチして補間データを
追加し、シリアル転送クロックを間引くことにより、追
加された補間データを間引いて画像データの縮小を行う
際に、２ドットのデータの真ん中に１ドットの補間デー
タを挿入してデータ補間を行い、画像縮小回路が、シリ
アル転送クロックによって形成されるクロック群のう
ち、所定群目の真ん中のクロックを間引いたクロックで
もって、補間データを間引いて解像度の変換を行うよう
に構成している。これにより、解像度変換を行うと共
に、真のデータを間引くことなく画像データの縮小を行
うことができる。このため、画像品質を低下することな
く、画像データを縮小することができる。また、シリア
ル転送クロックの倍数のクロックでデータをラッチする
ことによりデータ補間を行うことで、シリアルデータの
状態でデータ補間を行っても、データ処理が遅れること
がない。

【００２４】 また、請求項２に記載の発明によれば、
白補間回路が選択さたとき、データ変換時に追加するデ
ータは白データとされるので、印刷時にインクが間引か
れ、使用インク量を節約できると共に、黒部分の多い画
像印刷においては印刷後のインクの乾きが速くなる。

【００２５】

【００２６】

【図面の簡単な説明】

【図１】本発明の一実施形態による普通紙ファクシミリ
装置に搭載された信号処理回路の要部ブロック図であ
る。

【図２】画像処理回路の詳細構成を示すブロック図であ
る。

【図３】画像処理回路のパラレル転送の動作を示すタイ
ムチャートである。

【図４】画像処理回路のシリアル転送の動作を示すタイ
ムチャートである。

【符号の説明】

２０ 画像処理回路 ２１ メモリ ２３ データ補間回路 ２４ 画像縮小回路 ２７ シリアルデータラッチ回路 ２８ パラレルデータシリアル変換回路（パラレル／シ
リアルデータ変換回路） ３４ 縮小制御シフトクロック間引き回路 ３５ 縮小カウンタ ３７ シリアル／パラレルデータ変換回路 ４０ 白補間回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 画像データの解像度を変換すると共に画
   像データの縮小を行う画像データ処理回路において、 解像度変換のためにその解像度変換率に応じてデータを
   ラッチして補間データを追加するデータ補間回路と、 データをラッチするシリアル転送クロックを間引くこと
   により前記データ補間回路により追加された補間データ
   を間引いて画像データの縮小を行う画像縮小回路と、 シリアルデータをラッチするシリアルデータラッチ回路
   及び、パラレルデータをシリアルデータに変換するパラ
   レル／シリアルデータ変換回路をデータ入力側に、 データ処理後のシリアルデータをパラレルデータに変換
   するシリアル／パラレルデータ変換回路をデータ出力側
   に 備え、前記データ補間回路は、前記シリアルデータラッチ回路
   又はパラレル／シリアルデータ変換回路から出力される
   シリアルデータを、前記シリアル転送クロックの倍数の
   クロックでラッチすることにより、２ドットのデータの
   真ん中に１ドットの補間データを挿入してデータ補間を
   行い、 前記画像縮小回路は、前記シリアルデータラッチ回路、
   パラレル／シリアルデータ変換回路又は前記データ補間
   回路から出力されるシリアルデータを、前記シリアル転
   送クロックによって形成されるクロック群のうち所定群
   目の真ん中のクロックを間引いたクロックで間引くこと
   により解像度の変換を行い、 それら処理後のシリアルデータを前記シリアル／パラレ
   ルデータ変換回路によりパラレルデータに変換してメモ
   リに書き込む ことを特徴とする画像データ処理回路。
2. 【請求項２】 前記データ補間回路は、ＡＮＤ補間回
   路、ＯＲ補間回路、前値補間回路及び白データを補間す
   る白データ補間回路を有していることを特徴とする請求
   項１に記載の画像データ処理回路。