JPH07162675A - 画像出力装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像データの拡大処理において、出力画像が
高画質となり、かつ拡大後のメモリエリア及び拡大処理
時間が不要となり、１つの回路のみで異なる拡大率に応
じた処理ができる装置を提供する。 【構成】 発振回路２０４で、出力タイミングクロック
の２倍の周波数をもつビデオクロック信号２１４を生成
し、拡大率設定レジスタ２０１に格納された拡大率に応
じた設定値を加算器２０２で順次加算し、「１」以上で
キャリー信号２２７を出力する。そして、次画素ビット
選択信号２２６がビデオクロック信号２１４の２サイク
ルにつき１回の割合で出力されるが、キャリー信号２２
７が出力されると３サイクルにつき１回の割合でしか出
力されないよう制御し、拡張Ｐ／Ｓ変換器２０６によ
り、ビットマップデータ２２３が次画素ビット選択信号
２２６の状態に従って、所定の拡大処理を施してビデオ
信号２２４として出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像出力装置に関し、
例えば入力された画像データに基づく画像を、拡大して
出力する画像出力装置に関するものである。

【０００２】

【従来の技術】従来より、画像出力装置としてレーザビ
ームプリンタが製品化されているが、このようなプリン
タにおいてはホストコンピュータ等から送られてくる文
字情報等に対応するパターンを内部のメモリにビットイ
メージとして展開し、展開されたビットイメージを読み
出して出力する構成となっている。

【０００３】また、装置の操作パネル等により拡大して
出力するように指示された場合、次に挙げるいずれかの
方法をとっていた。 メモリ内に拡大したビットイメージを展開し直すイメ
ージ再展開法。 出力する際のドット密度を低くするドット密度変更
法。 出力タイミングクロックをあるタイミングで間引くこ
とにより、ある１画素を２クロック分出力させたり、同
じ画素データをあるタイミングでくり返し出力させるク
ロック操作法。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例におけるイメージ再展開法による拡大処理の場合
には、その再展開のためのメモリが必要になり、かつ拡
大処理に時間がかかってしまう等の問題点があった。ま
た、上記従来例のドット密度変更法による拡大処理の
場合には、例えばＢ５サイズで展開したビットイメージ
を、Ａ４やＢ４、あるいはＡ３サイズに拡大出力する場
合、プリンタエンジン部に転送する画素信号（ビデオ信
号）の出力タイミングクロックを下げる必要がある。そ
して、この場合にはそれぞれ３つの発振回路が必要とな
る。同様にＡ４サイズをＢ４，Ａ３に拡大する際には、
各サイズに対してそれぞれ２つの発振回路が必要とな
る。更に、規定のサイズ間での拡大に限らず、操作者が
自由に拡大サイズを設定できるようにするためには、更
に多数の発振器が必要となり、コスト高となってしまう
等の問題点があった。

【０００５】また、上記従来例のクロック操作法によ
る拡大処理の場合には、拡大率に従ったあるタイミング
で、１つの画素データを２ドット分出力することによっ
て拡大が行なわれるため、拡大処理後の画素データの大
きさが、１ドット分のままのものと、２ドット分になる
ものとが混在して出力され、その差が大きく出力画質を
低下させてしまう等の問題があった。

【０００６】

【課題を解決するための手段】本発明は上述した課題を
解決するためになされたものであり、課題を解決する一
手段として、以下の構成を備える。即ち、所定の記録タ
イミングクロックに同期して所定記録媒体上に画像を出
力する画像出力装置であって、前記所定の記録タイミン
グクロックの２倍の周波数のクロックを発生させる２倍
クロック発生手段と、拡大率を記憶保持する記憶保持手
段と、所定の有効数内で前記記憶保持手段に記憶保持さ
れた拡大率を順次加算し、前記有効数を越えた時に所定
の信号を発生する加算手段と、前記加算手段により発生
した所定の信号の出力状態に基づいて、従前の画素デー
タと次の画素データのいずれかを選択する選択手段とを
有することを特徴とする。

【０００７】また、前記選択手段に代えて、前記加算手
段により発生した所定の信号の出力状態に基づいて、前
記２倍クロック発生手段により発生したクロックの周波
数を変調するクロック調整手段とを有することを特徴と
する。

【０００８】

【作用】以上の構成において、画像データの拡大処理
が、画像データの出力と同時に実行されるため、拡大後
の画像データ格納用のメモリエリア及び拡大のための処
理時間が不要となる。また、拡大処理部が非常に簡単な
構成であって、且つ、１つの回路で異なる拡大率に応じ
た処理ができることになり、コスト面に優れた装置を提
供できる。

【０００９】更に、２倍の周波数の出力タイミングクロ
ックに同期して拡大処理を行っているため、拡大処理後
の画像データの大きさのバラツキが小さくなり、出力画
質が高くなるという特有の作用効果がある。

【００１０】

【実施例】以下、図面を参照して、本発明に係る一実施
例を詳細に説明する。 ＜第１実施例＞本発明に係る第１実施例である画像出力
装置の概略構成を、図１のブロック図に示す。

【００１１】図１において、１０１はデータ入力源とな
るホストコンピュータであり、１００は本実施例装置で
あるプリンタ本体である。プリンタ本体１００におい
て、１０２は操作パネル、１０３は前記ホストコンピュ
ータ１０１からの画像データを入力するための入力イン
ターフェイス、１０４は本装置全体の制御を行うＣＰ
Ｕ、１０５は前記ＣＰＵ１０４の動作プログラムや文字
フォント等を記憶しているＲＯＭ、およびワークエリア
として使用されるＲＡＭ等から構成される主メモリであ
る。また、１０６は出力すべきドットイメージを記憶す
るビットマップメモリ、１０７は拡大処理部、１０８は
前記拡大処理部１０７からのビデオ信号をプリンタエン
ジン１０９に出力する出力インターフェイス、１０９は
出力インターフェイス１０８よりのビデオ信号を可視像
化するプリンタエンジンである。

【００１２】また、図２に、ビットマップメモリ１０６
におけるビットマップデータの形式を示す。図２に示す
ように本実施例においては、０〜７ビット及び８〜１５
ビットの計２バイト構成となっている。以下、図３〜９
を参照して、以上の構成を備える本実施例における拡大
処理について説明する。

【００１３】図３は、図１に示した拡大処理部１０７の
詳細構成例を示すブロック図である。図３において、２
０１はＣＰＵ１０４のデータバス２１０により拡大率を
設定する拡大率設定レジスタである。拡大率設定レジス
タ２０１で設定する拡大率データの形式を、図４に示
す。

【００１４】図４に示すように各ビットに重みをもたせ
た固定小数点の形式を用いており、設定値は、“１−
（拡大率／１００）”で計算される値である。従って、
例えば操作パネル１０２から、拡大率１２５％が指定さ
れた場合には、拡大率設定レジスタ２０１には図５に示
すようなビットデータがセットされる。尚、拡大率設定
レジスタ２０１が図４のようなデータ形式であれば、約
２００％の拡大率まで設定可能であり、また、拡大率の
設定はホストコンピュータ１０１からの制御コマンドで
設定する構成であっても良い。

【００１５】続いて拡大率設定レジスタ２０１の出力２
１１は加算器２０２へ出力される。２０３は、加算器２
０２の出力２１２を、後に説明する信号２１７に同期し
てサンプリングするとともに、そのサンプリングされた
データ２１３を加算器２０２に出力するサンプリングレ
ジスタである。。加算器２０２では、拡大率設定レジス
タ２０１に設定された拡大率の内容と、サンプリングレ
ジスタ２０３から出力されてくる、サンプリングされた
前回の加算結果２１３との和を求める。そして、加算器
２０２において加算結果２１２が「１」以上になったと
きに、キャリー信号２２７をハイレベル「Ｈ」で出力
し、加算結果２１２を「０」として出力する。

【００１６】また、２０４は発振回路であり、プリンタ
エンジン１０９が実際の出力に用いる出力タイミングク
ロックの２倍の周波数をもつビデオクロック信号２１４
を出力する。加算器２０２から出力されたキャリー信号
２２７と、フリップフロップ２０７の負出力２１５とを
ＮＡＮＤ回路２２８に入力すると、ＮＡＮＤ回路２２８
からはキャリー信号２２７の立ち上がり時に、ビデオク
ロック信号２１４の１クロック分だけローレベル「Ｌ」
となる（疑似キャリー信号―）２１６が出力される。そ
して（疑似キャリー信号―）２１６は、ＡＮＤ回路２２
９の一方入力端子に入力され、該ＡＮＤ回路２２９の他
方入力端子にはビデオクロック信号２１４が入力されて
おり、（疑似キャリー信号―）２１６の出力タイミング
でビデオクロック信号２１４が間引かれた間引きビデオ
クロック信号２１７が出力される。

【００１７】即ち、間引きビデオクロック信号２１７
は、ビデオクロック信号２１４からキャリー信号２２７
が出力されるタイミングで１クロック分を間引いた信号
となる。間引きビデオクロック信号２１７は、フリップ
フロップ２０８において分周され、分周信号２１８とし
て出力され、更に、分周信号２１８はフリップフロップ
２０９の負出力２１９と共にＡＮＤ回路２３０に入力さ
れ、分周信号２１８の立ち上がりのタイミングのビデオ
クロック信号２１４の１クロック分だけハイレベル
「Ｈ」となる次画素ビット選択信号２２６が出力され
る。

【００１８】即ち、本実施例において次画素ビット選択
信号２２６は、ビデオクロック信号２１４の２サイクル
に対して１回の割合で出力されるが、キャリー信号２２
７が出力されたときには、３サイクルに対して１回の割
合でしか出力されないことになる。また、分周信号２１
８は８進カウンタ２０５にも入力されている。この８進
カウンタ２０５は、分周信号２１８を８回カウントする
と、信号２２０をハイレベル「Ｈ」で出力する。信号２
２０は、ＣＰＵ１０４からのロード信号２２１と共にＮ
ＯＲ回路２３１に入力され、拡張Ｐ／Ｓ変換器２０６へ
のロード信号２２２として出力される。

【００１９】２０６は拡張パラレル／シリアル（Ｐ／
Ｓ）変換器であり、ロード信号２２２によってパラレル
データであるビットマップデータ２２３が図１のビット
マップメモリ１０６よりロードされ、次画素ビット選択
信号２２６の状態に従って、ビデオクロック信号２１４
に同期して、シリアルデータであるビデオ信号２２４と
して出力される。

【００２０】尚、２２５は共通のクリア信号である。上
述した拡張Ｐ／Ｓ変換器２０６の詳細構成を、図６に示
す。図６において、３００は１ビットについての処理部
であり、ビットマップデータバス２２３より入力される
８ビットのデータＤ０〜Ｄ７についてそれぞれ用意され
ており、８段の直列構成となっている。各処理部３００
の構成は同一であるため、データＤ０についての処理部
３００のみ、詳細構成を示す。

【００２１】処理部３００の構成中、３０１はセレクタ
Ａで、ロード信号２２２がローレベル「Ｌ」の時はビッ
トマップデータ２２３を選択し、ハイレベル「Ｈ」のと
きは前段から出力された画素データを選択する。又、３
０２はセレクタＢであり、次画素ビット選択信号２２６
がハイレベル「Ｈ」のときはセレクタＡ３０１から出力
された信号３０４を選択し、ローレベル「Ｌ」のとき
は、フリップフロップ３０３から出力された信号３０５
を選択する。フリップフロップ３０３は、セレクタＢ３
０２からの出力信号３０６を、ビデオクロック信号２１
４に同期させて、ビデオ信号２２４として出力する。

【００２２】即ち、拡張Ｐ／Ｓ変換器２０６において
は、次画素ビット選択信号２２６がローレベル「Ｌ」の
あいだは、ビデオ信号２２４として同じ画素データが出
力され、次画素ビット選択信号２２６がビデオクロック
信号２１４の３サイクルに１回しかハイレベル「Ｈ」に
ならない時に、本実施例における画像の拡大処理が行わ
れる。

【００２３】以上説明したような本実施例における拡大
処理部１０７の動作の様子を、図７〜図９を参照して説
明する。図７は、本実施例における１２５％拡大処理実
行時のタイミングチャートである。１２５％拡大時にお
いては、拡大率設定レジスタ２０１には、図５に示すよ
うに「０．２５」の値がセットされることになる。従っ
て加算器２０２の出力置２１２は最初「０．２５」であ
り、以後ビデオクロック信号２１４出力毎に、「０．２
５」→「０．５」→「０．７５」→「０」を繰り返すこ
とになる。

【００２４】即ち、「０．７５」の次は「１」となり、
キャリー信号２２７が出力されると共に出力値２１２と
して「０」が出力される。この結果、ビデオクロック信
号４サイクルに１回の割合でキャリー信号２２７が出力
される。また上述したように、次画素ビット選択信号２
２６は、基本的にビデオクロック信号２１４の２サイク
ルに１回の割合で出力されているが、キャリー信号２２
７が出力された場合には、３サイクルに１回の割合での
出力となっていることが分かる。

【００２５】その結果、拡大処理を終えて最終的に出力
されるビデオ信号２２４において、１画素をそれぞれＶ
００，Ｖ０１，Ｖ０２，．．．とすると、例えばＶ００
〜Ｖ０３の４画素について、Ｖ００が０．５ドット×２
回、即ち１ドット、Ｖ０１が０．５ドット×３回、即ち
１．５ドット、Ｖ０２が１ドット、Ｖ０３が１．５ドッ
トと、計５ドット分の大きさで出力されていることが分
かる。、従って、ビデオ信号２２４においては、４画素
で５ドット分の出力に拡大されており、拡大率が５／４
×１００＝１２５％であることが確認できる。

【００２６】図８に、図７における出力ビデオ信号２２
４により、実際に出力されるドット領域の例を示す。
尚、図８には、比較の簡便のために従来の拡大方法によ
る出力例を併記しておく。図８において、出力ビデオ信
号２２４のＶ０１，Ｖ０３，Ｖ０５，Ｖ０７の各ドット
については１．５倍の大きさに拡大されてドットが出力
され、Ｖ００，Ｖ０２，Ｖ０４，Ｖ０６については、拡
大せずにドットが出力されている。

【００２７】一方、従来の拡大出力例では、Ｖ０３，Ｖ
０７のドットについて、２倍の大きさに拡大されてドッ
トが出力され、その他のドットについては拡大されずに
出力されている。即ち、従来の拡大出力例では、拡大処
理後の画像データの大きさのバラツキは１ドット分であ
ったが、本実施例においては、０．５ドット分のバラツ
キに低減される。

【００２８】次に、図９は、図８において、Ｖ００，Ｖ
０２，Ｖ０４，Ｖ０６を白データ、Ｖ０１，Ｖ０３，Ｖ
０５，Ｖ０７を黒データとしたときの、画像の出力例を
示す。尚、図８と同様図９にも、比較の簡便のために従
来の拡大方法による出力例を併記し、また、１２５％拡
大の際の理想的な出力例も併記しておく。理想的な出力
例とは、各ドットをそれぞれ１２５％拡大し、各ドット
の大きさを全て等しくしたものである。

【００２９】図９によれば、本実施例における画像出力
例の方が、従来方法による画像出力例よりも各画像デー
タの大きさのバラツキが小さく、理想的な画像出力例に
より近いことが確認できる。以上説明したように、本実
施例によれば、発振器が１個のみで、異なる拡大率に応
じた拡大処理部を構成する事ができ、拡大処理後の各画
像データの大きさのバラツキが小さくなり、高品位な拡
大処理画像を出力することが可能となる。

【００３０】＜第２実施例＞本発明に係る第２実施例に
おける拡大処理を、図１０、及び図１１を参照して説明
する。第２実施例では、上述の第１実施例で説明した図
１の拡大処理部１０７を、図１０及び図１１に示す回路
構成で実現する。図１における他の構成については、上
述した第１実施例と同様とできる。

【００３１】図１０は、第２実施例における拡大処理部
１０７の詳細構成図であり、図１１は図１０に示す拡張
Ｐ／Ｓ変換器２５０の内部詳細ブロック図である。図１
０及び図１１において、上述した第１実施例の図３及び
図６に示す構成と同様の構成においては第１実施例と同
一番号を付し、説明を省略する。上述した第１実施例と
第２実施例との相違点は、以下に挙げる部分である。

【００３２】図３に示す第１実施例における拡張Ｐ／Ｓ
変換器２０６では、ビデオクロック信号２１４をシフト
クロック信号として入力していたが、図１０に示す第２
実施例における拡張Ｐ／Ｓ変換器２５０では、次画素ビ
ット選択信号２２６をシフトクロック信号として入力し
ている。即ち、第２実施例においては、出力タイミング
クロックを変調して、拡大処理を行うことになる。

【００３３】また、上述した第１実施例では、図６に示
す拡張Ｐ／Ｓ変換器２０６の処理部３００内にセレクタ
Ｂ３０２を備えていたが、図１１に示す第２実施例にお
ける拡張Ｐ／Ｓ変換器２５０の処理部３１０においては
これを除去している。上述した第２実施例の構成におい
て、例えば１２５％拡大を実行した場合のタイミングチ
ャートを、図１２に示す。

【００３４】図１２において、出力ビデオ信号２５１以
外は、上述した図７に示す第１実施例におけるタイミン
グチャートと同一であり、出力ビデオ信号２５１につい
ても、出力の際の同期のタイミングが異なるものの、結
果的に第１実施例の図７に示す出力ビデオ信号２２４と
同一となる。以上説明したように、第２実施例における
構成によっても、第１実施例と同様の効果が得られる。

【００３５】上述した第１実施例及び第２実施例におい
ては、拡大処理の例として、１２５％拡大について説明
したが、本発明はこれに限定されるものではなく、もち
ろんどのような拡大率でも適用できる。また、主にプリ
ンタ装置について説明を行ったが、本発明は画像を出力
する装置であれば、例えばＣＲＴやファクシミリ装置等
でも適用可能である。

【００３６】尚、本発明において、データバスのビット
幅、カウンタのビット数、レジスタのビット数、および
データ形式等は、各画像出力装置により個々に決定して
もよく、１つの例に限定されるものではない。尚、本発
明は、複数の機器から構成されるシステムに適用しても
１つの機器から成る装置に適用しても良い。また、本発
明は、システム或は装置にプログラムを供給することに
よって達成される場合にも適用できることはいうまでも
ない。

【００３７】

【発明の効果】以上説明したように本発明によれば、画
像データの拡大処理が、画像データの出力と同時に実行
されるため、拡大後の画像データ格納用のメモリエリア
及び拡大のための処理時間が不要となる。また、拡大処
理部が非常に簡単な構成であって、且つ、１つの回路で
異なる拡大率に応じた処理ができることになり、コスト
面に優れた装置を提供できる。

【００３８】更に、２倍の周波数の出力タイミングクロ
ックに同期して拡大処理を行っているため、拡大処理後
の画像データの大きさのバラツキが小さくなり、出力画
質が高くなるという効果がある。

【図面の簡単な説明】

【図１】本発明に係る第１実施例の画像出力装置の概略
構成を表すブロック図である。

【図２】本実施例におけるビットマップメモリのデータ
形式を表す図である。

【図３】本実施例における図１に示す拡大処理部の詳細
構成図である。

【図４】本実施例における拡大率設定のデータフォーマ
ットを表す図である。

【図５】本実施例における拡大率１２５％の場合の設定
データを表す図である。

【図６】本実施例における図３に示す拡張Ｐ／Ｓ変換器
の詳細構成図である。

【図７】本実施例における１２５％拡大時のタイミング
チャートである。

【図８】本実施例における１２５％拡大時のビデオ信号
出力例を示す図である。

【図９】本実施例における１２５％拡大時の画像データ
出力例を示す図である。

【図１０】本発明に係る第２実施例における拡大処理部
の詳細構成図である。

【図１１】本発明に係る第２実施例における拡張Ｐ／Ｓ
変換器の詳細構成図である。

【図１２】本発明に係る第２実施例における１２５％拡
大時のタイミングチャートである。

【符号の説明】

１０２ 操作パネル １０３ 入力インターフェイス １０４ ＣＰＵ １０５ 主メモリ １０６ ビットマップメモリ １０７ 拡大処理部 １０８ 出力インターフェイス １０９ プリンタエンジン ２０１ サンプリングレジスタ ２０３ 拡大率設定レジスタ ２０２ 加算器 ２０４ 発振回路 ２０５ ８進カウンタ ２０６ 拡張Ｐ／Ｓ変換器 ２０７，２０８，２０９，３０３ フリップフロップ ３０１ セレクタＡ ３０２ セレクタＢ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定の記録タイミングクロックに同期し
   て所定記録媒体上に画像を出力する画像出力装置であっ
   て、 前記所定の記録タイミングクロックの２倍の周波数のク
   ロックを発生させる２倍クロック発生手段と、 拡大率を記憶保持する記憶保持手段と、 所定の有効数内で前記記憶保持手段に記憶保持された拡
   大率を順次加算し、前記有効数を越えた時に所定の信号
   を発生する加算手段と、 前記加算手段により発生した所定の信号の出力状態に基
   づいて、従前の画素データと次の画素データのいずれか
   を選択する選択手段とを有することを特徴とする画像出
   力装置。
2. 【請求項２】 所定の記録タイミングクロックに同期し
   て所定記録媒体上に画像を出力する画像出力装置であっ
   て、 前記所定の記録タイミングクロックの２倍の周波数のク
   ロックを発生させる２倍クロック発生手段と、 拡大率を記憶保持する記憶保持手段と、 所定の有効数内で前記記憶保持手段に記憶保持された拡
   大率を順次加算し、前記有効数を越えた時に所定の信号
   を発生する加算手段と、 前記加算手段により発生した所定の信号の出力状態に基
   づいて、前記２倍クロック発生手段により発生したクロ
   ックの周波数を変調するクロック調整手段とを有するこ
   とを特徴とする画像出力装置。