JPH0676089A - 平均値回路 - Google Patents

平均値回路

Info

Publication number
JPH0676089A
JPH0676089A JP4248690A JP24869092A JPH0676089A JP H0676089 A JPH0676089 A JP H0676089A JP 4248690 A JP4248690 A JP 4248690A JP 24869092 A JP24869092 A JP 24869092A JP H0676089 A JPH0676089 A JP H0676089A
Authority
JP
Japan
Prior art keywords
cmos
average value
common output
output
voltage follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4248690A
Other languages
English (en)
Other versions
JP3042567B2 (ja
Inventor
Kokuriyou Kotobuki
国梁 寿
Ikou You
維康 楊
Uonwarauipatsuto Uiwatsuto
ウィワット・ウォンワラウィパット
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
Sharp Corp
Original Assignee
TAKAYAMA KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, Sharp Corp filed Critical TAKAYAMA KK
Priority to JP4248690A priority Critical patent/JP3042567B2/ja
Priority to EP93113496A priority patent/EP0584786A1/en
Priority to KR1019930016424A priority patent/KR940004423A/ko
Publication of JPH0676089A publication Critical patent/JPH0676089A/ja
Priority to US08/422,068 priority patent/US5521543A/en
Application granted granted Critical
Publication of JP3042567B2 publication Critical patent/JP3042567B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003—Measuring mean values of current or voltage during a given time interval

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 小型かつ高速の平均値回路を提供することを
目的とする。 【構成】 並列に接続した同一性の複数のデプレッショ
ン型ＣＭＯＳＴ１，Ｔ２，Ｔ３をヴォルテージフォロワ
出力Ｄ１，Ｄ２，Ｄ３において共通出力ＤＯに接続し、
各ＣＭＯＳのゲートに入力電圧ｘ，ｙ，ｘを印加するこ
とにより、各ＣＭＯＳの入力の平均値が共通出力ＤＯに
生じる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は複数入力の平均値を出
力する平均値回路に関する。
【０００２】
【従来の技術】複数データの平均値の算出のような複雑
な演算は、従来はデジタルコンピュータで実現されるこ
とが多く、加算回路、レジスタおよび除算回路を用いた
比較的大規模な構成が必要であった。また一般に高速の
除算回路は存在しないため、処理の高速化には限界があ
った。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、小型かつ
高速の平均値回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明に係る平均値回
路は、ＣＭＯＳのヴォルテージフォロワ出力を共通出力
に接続することにより、各ＣＭＯＳの入力の平均値が共
通出力に生じるようにしたものである。
【０００５】
【実施例】次にこの発明に係る平均値回路の１実施例を
図面に基づいて説明する。図１において、平均値回路は
複数のＣＭＯＳ（符号Ｔ１、Ｔ２、Ｔ３で示す。）を並
列接続してなり、Ｔ１、Ｔ２、Ｔ３には入力電圧ｘ、
ｙ、ｚが入力されている。Ｔ１、Ｔ２、Ｔ３はヴォルテ
ージフォロワ出力Ｄ１、Ｄ２、Ｄ３を有し、これら出力
は共通出力ＤＯに接続されている。
【０００６】各ＣＭＯＳは実質的に同一の特性を有し、
各ＣＭＯＳの独立の特性が、 Ｄ１＝ｘ−（Ｖtp＋Ｖtn）／２ Ｄ２＝ｙ−（Ｖtp＋Ｖtn）／２ Ｄ３＝ｚ−（Ｖtp＋Ｖtn）／２ Ｖtp：ｐＭＯＳの閾値電圧 Ｖtn：ｎＭＯＳの閾値電圧 となるように設定されている。
【０００７】ここにＣＭＯＳを構成するｐＭＯＳおよび
ｎＭＯＳがエンハンスメント型であるときには、（Ｖtp
＋Ｖtn）は正の値を持ち、いわゆる足切りの効果が生じ
る。一般に平均値の算出にはこのような特性は好ましく
ないので、デプレッション型のｐＭＯＳおよびｎＭＯＳ
よりなるＣＭＯＳを採用する。
【０００８】そしてこれらＣＭＯＳの出力が接続された
ことにより、各ＣＭＯＳの安定点が共通の出力電圧とな
り、結果的に、 ＤＯ＝（ｘ＋ｙ＋ｚ）／３−（Ｖtp＋Ｖtn）／２ となる。すなわち共通出力ＤＯは入力電圧ｘ、ｙ、ｚの
平均値から、閾値電圧の平均値を減じたものになる。こ
れ自体平均値に準じたものとして取り扱うことができる
が、各ＣＭＯＳの構成により閾値電圧Ｖtp、Ｖtnを調整
し、これらを０〔Ｖ〕に設定すれば、 ＤＯ＝（ｘ＋ｙ＋ｚ）／３ という特性も得られる。
【０００９】なお上記実施例は３個のＣＭＯＳを並列接
続したが、２個あるいは４個以上のＣＭＯＳを同様に接
続することにより、２個あるいは４個以上の入力に対す
る平均値を出力し得る。また足切りの効果を活用したい
場合にはエンハンスメント型のｐＭＯＳ、ｎＭＯＳを用
いる。そしてこれらの出力を得るための時間は１個のＣ
ＭＯＳの応答時間に略等しく、デジタル回路による演算
を行う場合に比較して著しく高速である。そしてその構
成から明らかなように、回路規模は極めて小さい。
【００１０】
【発明の効果】この発明に係る平均値回路は、ＣＭＯＳ
のヴォルテージフォロワ出力を共通出力に接続すること
により、各ＣＭＯＳの入力の平均値が共通出力に生じる
ようにしたので、回路が小型であるとともに、応答速度
がめて高速であるという優れた効果を有する。
【図面の簡単な説明】
【図１】本発明に係る平均値回路の１実施例を示す回路
図である。
【符号の説明】
Ｔ１，Ｔ２，Ｔ３ ＣＭＯＳ ｘ，ｙ，ｚ 入力電圧 Ｄ１，ＤＳ２，Ｄ３ ヴォルテージフォロワ出力 ＤＯ 共通出力 Ｖcc 電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会社 鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会社 鷹山内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 実質的に同一特性の複数のＣＭＯＳをそ
    のヴォルテージフォロワ出力において共通出力に接続
    し、各ＣＭＯＳのゲートに入力電圧を印加したことを特
    徴とする平均値回路。
  2. 【請求項２】 ＣＭＯＳはデプレション型であることを
    特徴とする請求項１記載の平均値回路。
JP4248690A 1992-08-25 1992-08-25 平均値回路 Expired - Lifetime JP3042567B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4248690A JP3042567B2 (ja) 1992-08-25 1992-08-25 平均値回路
EP93113496A EP0584786A1 (en) 1992-08-25 1993-08-24 Averaging circuit
KR1019930016424A KR940004423A (ko) 1992-08-25 1993-08-24 평균치회로
US08/422,068 US5521543A (en) 1992-08-25 1995-04-13 Averaging circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4248690A JP3042567B2 (ja) 1992-08-25 1992-08-25 平均値回路

Publications (2)

Publication Number Publication Date
JPH0676089A true JPH0676089A (ja) 1994-03-18
JP3042567B2 JP3042567B2 (ja) 2000-05-15

Family

ID=17181888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4248690A Expired - Lifetime JP3042567B2 (ja) 1992-08-25 1992-08-25 平均値回路

Country Status (4)

Country Link
US (1) US5521543A (ja)
EP (1) EP0584786A1 (ja)
JP (1) JP3042567B2 (ja)
KR (1) KR940004423A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043389A1 (ja) * 2005-10-14 2007-04-19 National Institute Of Advanced Industrial Science And Technology 四端子二重絶縁ゲート電界トランジスタを用いたｃｍｏｓ増幅器、それを用いた多入力ｃｍｏｓ増幅器、高利得多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器および多入力ｃｍｏｓ差動増幅器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121817A (en) * 1999-01-11 2000-09-19 Omnivision Technologies, Inc. Analog median filter circuit for image processing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3492588A (en) * 1965-02-24 1970-01-27 Gen Electric Median selector for redundant analog signals
US3601634A (en) * 1970-07-13 1971-08-24 Michel A Ebertin Field effect transistor multiplexing circuit for time sharing a common conductor
US3681699A (en) * 1971-02-26 1972-08-01 Cogar Corp Tape channel switching circuit
JPS55159604A (en) * 1979-05-31 1980-12-11 Mitsubishi Electric Corp Complementary type source follower
US4518870A (en) * 1983-10-06 1985-05-21 At&T Bell Laboratories Common mode signal detector
US4718063A (en) * 1985-06-20 1988-01-05 The United States Of America As Represented By The Secretary Of The Navy Optoelectronic integrated circuit multiplex
JPS63299513A (ja) * 1987-05-29 1988-12-07 Toshiba Corp 出力回路
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5298814A (en) * 1992-08-18 1994-03-29 Micro Power Systems, Inc. Active analog averaging circuit and ADC using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043389A1 (ja) * 2005-10-14 2007-04-19 National Institute Of Advanced Industrial Science And Technology 四端子二重絶縁ゲート電界トランジスタを用いたｃｍｏｓ増幅器、それを用いた多入力ｃｍｏｓ増幅器、高利得多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器および多入力ｃｍｏｓ差動増幅器

Also Published As

Publication number Publication date
KR940004423A (ko) 1994-03-15
EP0584786A1 (en) 1994-03-02
US5521543A (en) 1996-05-28
JP3042567B2 (ja) 2000-05-15

Similar Documents

Publication Publication Date Title
US4555642A (en) Low power CMOS input buffer circuit
JPH0785221B2 (ja) 補数化装置
KR100203302B1 (ko) 엔-모스를 이용한 스테이틱 및 다이나믹 가산기
KR100312941B1 (ko) 전류비교기
CN110858136B (zh) 具有减少延时的全加器电路
KR19990022761A (ko) 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로
US5541527A (en) PECL buffer
JPH0676089A (ja) 平均値回路
JP2969203B2 (ja) 絶対値回路
US6329840B1 (en) Tristate output buffer with matched signals to PMOS and NMOS output transistors
US5789989A (en) Delay interpolating voltage-controlled oscillator with linear transfer function
KR100244396B1 (ko) 캐리 룩어헤드 가산기
JPH0677787A (ja) 最小値回路
JPH0676090A (ja) 最大値回路
US7102414B2 (en) Muting circuit for audio amplifier
JPS63120522A (ja) 半導体集積回路
KR0144069B1 (ko) 전가산기
JP3697872B2 (ja) 論理回路
JPH02101819A (ja) ディジタル比較器
JP3157056B2 (ja) 全加算器
JPH04290010A (ja) 論理回路
JPH05113872A (ja) 逆数生成回路装置
JPS63107225A (ja) 相補型インバ−タ回路
JPH0372715A (ja) カレントミラー型レベル変換回路
JPH04283829A (ja) 全加算器