JPH0671050B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0671050B2 JPH0671050B2 JP61271151A JP27115186A JPH0671050B2 JP H0671050 B2 JPH0671050 B2 JP H0671050B2 JP 61271151 A JP61271151 A JP 61271151A JP 27115186 A JP27115186 A JP 27115186A JP H0671050 B2 JPH0671050 B2 JP H0671050B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductivity type
- impurity diffusion
- diffusion layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にポリシリコン
配線の構造に関する。
配線の構造に関する。
半導体集積回路装置では、例えば、基板上のｐ形不純物
拡散層とｎ形ポリシリコン配線のように導電形を互いに
異にする半導体層同志を直接に結線することは難しいの
で、このような結線が必要となった場合には従来は導電
形に支配されないアルミニウム配線が通常用いられる。
拡散層とｎ形ポリシリコン配線のように導電形を互いに
異にする半導体層同志を直接に結線することは難しいの
で、このような結線が必要となった場合には従来は導電
形に支配されないアルミニウム配線が通常用いられる。
しかし、上述の従来の配線構造によるとｐ形およびｎ形
半導体層同志の接続点に開口部がそれぞれ必要となるこ
とは勿論アルミニウム配線を混在させることとなるの
で、集積密度が低下する欠点を生じる。
半導体層同志の接続点に開口部がそれぞれ必要となるこ
とは勿論アルミニウム配線を混在させることとなるの
で、集積密度が低下する欠点を生じる。
本発明の目的は、上記の状況に鑑み導電形を互いに異に
するｐ形およびｎ形の半導体層をアルミニウム配線によ
らずポリシリコン配線を用いて結線し得るきわめて安定
な接続部構造を備え、高集積密度のCMOS構成の半導体集
積回路装置を提供することである。
するｐ形およびｎ形の半導体層をアルミニウム配線によ
らずポリシリコン配線を用いて結線し得るきわめて安定
な接続部構造を備え、高集積密度のCMOS構成の半導体集
積回路装置を提供することである。
本発明の特徴は、半導体基板と、前記半導体基板の主面
に形成されたフィールド絶縁膜と、前記半導体基板に形
成された一導電形チャネル型MOS電界効果トランジスタ
の一導電形不純物拡散層と、前記フィールド絶縁膜上に
設けられた単結晶半導体膜に形成された逆導電形チャネ
ル型MOS電界効果トランジスタの逆導電形不純物拡散層
と、前記単結晶半導体膜を被覆する絶縁層と、前記半導
体基板に形成された前記一導電形不純物拡散層に直接接
続し、前記フィールド絶縁膜上を延在し、前記フィール
ド絶縁膜上の前記単結晶半導体膜に形成された前記逆導
電形不純物拡散層に高融点金属膜またはそのシリサイド
膜を介し、前記絶縁層に形成された開口部を通して電気
的接続をする一導電形のポリシリコン配線膜とを有し、
前記高融点金属膜またはそのシリサイド膜は前記開口部
内で前記逆導電形不純物拡散層に被着しかつ前記開口部
周囲の前記絶縁層の上面上に延在して該開口部近傍で終
端するパターンに形成され、前記ポリシリコン配線膜は
前記高融点金属膜またはそのシリサイド膜の上面および
側面に被着形成されているCMOS構成の半導体集積回路装
置にある。
に形成されたフィールド絶縁膜と、前記半導体基板に形
成された一導電形チャネル型MOS電界効果トランジスタ
の一導電形不純物拡散層と、前記フィールド絶縁膜上に
設けられた単結晶半導体膜に形成された逆導電形チャネ
ル型MOS電界効果トランジスタの逆導電形不純物拡散層
と、前記単結晶半導体膜を被覆する絶縁層と、前記半導
体基板に形成された前記一導電形不純物拡散層に直接接
続し、前記フィールド絶縁膜上を延在し、前記フィール
ド絶縁膜上の前記単結晶半導体膜に形成された前記逆導
電形不純物拡散層に高融点金属膜またはそのシリサイド
膜を介し、前記絶縁層に形成された開口部を通して電気
的接続をする一導電形のポリシリコン配線膜とを有し、
前記高融点金属膜またはそのシリサイド膜は前記開口部
内で前記逆導電形不純物拡散層に被着しかつ前記開口部
周囲の前記絶縁層の上面上に延在して該開口部近傍で終
端するパターンに形成され、前記ポリシリコン配線膜は
前記高融点金属膜またはそのシリサイド膜の上面および
側面に被着形成されているCMOS構成の半導体集積回路装
置にある。
以下図面を参照して本発明を詳細に説明する。
第１図は、半導体基板に形成されたｐ形不純物拡散層と
ｎ形ポリシリコン配線膜とを接続する技術を示す断面図
である。第１図において、ｎ形シリコン基板11と、この
基板上の一部に形成されたｐ形不純物拡散層12と、基板
１の不活性領域を被覆するフィールド絶縁膜13と、ｐ形
不純物拡散層12に開口部を形成する層間絶縁膜14と、こ
の開口部を被覆する高融点金属（例えばタングステン）
のシリサイド膜15と、このシリサイド膜15を介しｐ形不
純物拡散層12とオーム接続するｎ形不純物を添加のポリ
シリコン配線膜16とを含む。すなわち、第１図は、ｐ形
不純物拡散12とｎ形ポリシリコン配線膜16とが一つの開
口部においてタングステン・シリサイド膜15を介して結
線されている場合を示す。かかる配線構造によると互い
に導電形を異にするｐ形不純物拡散層12とｎ形ポリシリ
コン配線膜16との間には高融点金属のシリサイド膜15が
介在するので、２つの導電層は導電形の如何には全く関
係なくきわめて安定な接続部を形成する。
ｎ形ポリシリコン配線膜とを接続する技術を示す断面図
である。第１図において、ｎ形シリコン基板11と、この
基板上の一部に形成されたｐ形不純物拡散層12と、基板
１の不活性領域を被覆するフィールド絶縁膜13と、ｐ形
不純物拡散層12に開口部を形成する層間絶縁膜14と、こ
の開口部を被覆する高融点金属（例えばタングステン）
のシリサイド膜15と、このシリサイド膜15を介しｐ形不
純物拡散層12とオーム接続するｎ形不純物を添加のポリ
シリコン配線膜16とを含む。すなわち、第１図は、ｐ形
不純物拡散12とｎ形ポリシリコン配線膜16とが一つの開
口部においてタングステン・シリサイド膜15を介して結
線されている場合を示す。かかる配線構造によると互い
に導電形を異にするｐ形不純物拡散層12とｎ形ポリシリ
コン配線膜16との間には高融点金属のシリサイド膜15が
介在するので、２つの導電層は導電形の如何には全く関
係なくきわめて安定な接続部を形成する。
第２図は本発明の実施例を示す断面図である。本実施例
はCMOS構造の半導体集積回路に実施した場合を示すもの
で、ｐ形半導体基板21上に形成されたｎチャネルMOS電
界効果トランジスタとフィールド絶縁膜23上のSOI（シ
リコン・オン・インシュレータ）基板上に形成されたｐ
チャンネルMOS電界効果トランジスタとから成る。ここ
で、22,27および28はｎチャネルMOS電界効果トランジス
タのｎ形不純物拡散層（ドレイン領域），ゲート酸化膜
およびゲート電極をそれぞれ示し、29,30,31および32は
ｐチャネルMOS電界効果トランジスタのチャネル領域
（単結晶化されたｎ形SOI基板）,p形不純物拡散層（ド
レイン領域），ゲート酸化膜およびゲート電極をそれぞ
れ示している。また、2aおよび24bはそれぞれ第１およ
び第２の層間絶縁膜,25はタングステンの如き高融点金
属のシリサイ膜,26はｎ形ポリシリコン配線膜である。
すなわち、本実施例によれば、ｐチャネルMOS電界効果
トランジスタのドレイン領域を形成するｐ形不純物拡散
層30は開口部を被覆する高融点金属のシリサイド膜25を
介してｎ形ポリシリコン配線膜26と接続され更にｎチャ
ネル電界効果トランジスタのドレイン領域を形成するｎ
形不純物拡散層22と回路結線される。この場合において
もｐ形不純物拡散層30とｎ形ポリシリコン配線膜26との
間には高融点金属のシリサイド膜25が介在するので２つ
の導電層は導電形の如何にかかわらずきわめて安定な接
続部を形成する。
はCMOS構造の半導体集積回路に実施した場合を示すもの
で、ｐ形半導体基板21上に形成されたｎチャネルMOS電
界効果トランジスタとフィールド絶縁膜23上のSOI（シ
リコン・オン・インシュレータ）基板上に形成されたｐ
チャンネルMOS電界効果トランジスタとから成る。ここ
で、22,27および28はｎチャネルMOS電界効果トランジス
タのｎ形不純物拡散層（ドレイン領域），ゲート酸化膜
およびゲート電極をそれぞれ示し、29,30,31および32は
ｐチャネルMOS電界効果トランジスタのチャネル領域
（単結晶化されたｎ形SOI基板）,p形不純物拡散層（ド
レイン領域），ゲート酸化膜およびゲート電極をそれぞ
れ示している。また、2aおよび24bはそれぞれ第１およ
び第２の層間絶縁膜,25はタングステンの如き高融点金
属のシリサイ膜,26はｎ形ポリシリコン配線膜である。
すなわち、本実施例によれば、ｐチャネルMOS電界効果
トランジスタのドレイン領域を形成するｐ形不純物拡散
層30は開口部を被覆する高融点金属のシリサイド膜25を
介してｎ形ポリシリコン配線膜26と接続され更にｎチャ
ネル電界効果トランジスタのドレイン領域を形成するｎ
形不純物拡散層22と回路結線される。この場合において
もｐ形不純物拡散層30とｎ形ポリシリコン配線膜26との
間には高融点金属のシリサイド膜25が介在するので２つ
の導電層は導電形の如何にかかわらずきわめて安定な接
続部を形成する。
以上の実施例では高融点金属のシリサイドを用いた場合
を説明したが、高融点金属の単一膜を介在させることに
よっても、また不純物拡散層とポリシリコン配線膜の導
電形が互いに入れ換った場合でも全く同様の効果を得る
ことができる。
を説明したが、高融点金属の単一膜を介在させることに
よっても、また不純物拡散層とポリシリコン配線膜の導
電形が互いに入れ換った場合でも全く同様の効果を得る
ことができる。
以上詳細に説明したように、本発明によれば、開口部に
高融点金属膜またはそのシリサイド膜を形成することに
より互いに異なる導電形のｎ形導体とｐ形半体とを付加
的な面積を使うことなしにポリシリコン配線膜を用いて
安定に結線でき、かつ一方の導電形チャネル型MOS電界
効果トランジスタをフィールド絶縁膜上に形成するの
で、CMOS型（相補型）素子半導体装置の集積密度の向上
に顕著なる効果を奏し得る。
高融点金属膜またはそのシリサイド膜を形成することに
より互いに異なる導電形のｎ形導体とｐ形半体とを付加
的な面積を使うことなしにポリシリコン配線膜を用いて
安定に結線でき、かつ一方の導電形チャネル型MOS電界
効果トランジスタをフィールド絶縁膜上に形成するの
で、CMOS型（相補型）素子半導体装置の集積密度の向上
に顕著なる効果を奏し得る。
さらに高融点金属膜またはそのシリサイド膜は接続開口
部内のみに存在するのではなく、接続開口部周囲の層間
絶縁層の上面上に延在して形成されているから、例えば
ｎ形ポリシリコン配線膜が高融点金属膜またはそのシリ
サイド膜パターンと絶縁層との接触面に沿って単結晶半
導体膜に到達しｐ形不純物拡散層と短絡してしまうとい
う不都合の発生を防止することができる。また高融点金
属膜またはそのシリサイド膜は接続開口部の近傍のみに
存在するようにパターニングされているから、それから
先はｎ形ポリシリコン配線膜のみの１層配線とすること
ができ、これにより配線パターンを容易に形成すること
ができる。
部内のみに存在するのではなく、接続開口部周囲の層間
絶縁層の上面上に延在して形成されているから、例えば
ｎ形ポリシリコン配線膜が高融点金属膜またはそのシリ
サイド膜パターンと絶縁層との接触面に沿って単結晶半
導体膜に到達しｐ形不純物拡散層と短絡してしまうとい
う不都合の発生を防止することができる。また高融点金
属膜またはそのシリサイド膜は接続開口部の近傍のみに
存在するようにパターニングされているから、それから
先はｎ形ポリシリコン配線膜のみの１層配線とすること
ができ、これにより配線パターンを容易に形成すること
ができる。
第１図は半導体基板に形成された不純物拡散層の導電形
とポリシリコン配線膜の導電形とが異なる場合の接続技
術を示す断面図であり、第２図は本発明の実施例を示す
断面図である。 11……ｎ形シリコン基板、12,30……ｐ形不純物拡散
層、13,23……フィールド絶縁膜、14,24a,24b……層間
絶縁膜、16,26……ｎ形ポリシリコン配線膜、27,31……
ゲート酸化膜、28,32……ゲート電極、29……チャネル
領域（単結晶化されたｎ形SOI基板）、21……ｐ形シリ
コン基板。
とポリシリコン配線膜の導電形とが異なる場合の接続技
術を示す断面図であり、第２図は本発明の実施例を示す
断面図である。 11……ｎ形シリコン基板、12,30……ｐ形不純物拡散
層、13,23……フィールド絶縁膜、14,24a,24b……層間
絶縁膜、16,26……ｎ形ポリシリコン配線膜、27,31……
ゲート酸化膜、28,32……ゲート電極、29……チャネル
領域（単結晶化されたｎ形SOI基板）、21……ｐ形シリ
コン基板。
Claims (1)
- 【請求項１】半導体基板と、前記半導体基板の主面に形
成されたフィールド絶縁膜と、前記半導体基板に形成さ
れた一導電形チャネル型MOS電界効果トランジスタの一
導電形不純物拡散層と、前記フィールド絶縁膜上に設け
られた単結晶半導体膜に形成された逆導電形チャネル型
MOS電界効果トランジスタの逆導電形不純物拡散層と、
前記単結晶半導体膜を被覆する絶縁層と、前記半導体基
板に形成された前記一導電形不純物拡散層に直接接続
し、前記フィールド絶縁膜上を延在し、前記フィールド
絶縁膜上の前記単結晶半導体膜に形成された前記逆導電
形不純物拡散層に高融点金属膜またはそのシリサイド膜
を介し、前記絶縁層に形成された開口部を通して電気的
接続をする一導電形のポリシリコン配線膜とを有し、前
記高融点金属膜またはそのシリサイド膜は前記開口部内
で前記逆導電形不純物拡散層に被着しかつ前記開口部周
囲の前記絶縁層の上面上に延在して該開口部近傍で終端
するパターンに形成され、前記ポリシリコン配線膜は前
記高融点金属膜またはそのシリサイド膜の上面および側
面に被着形成されていることを特徴とするCMOS構成の半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271151A JPH0671050B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271151A JPH0671050B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124551A JPS63124551A (ja) | 1988-05-28 |
| JPH0671050B2 true JPH0671050B2 (ja) | 1994-09-07 |
Family
ID=17496041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271151A Expired - Lifetime JPH0671050B2 (ja) | 1986-11-14 | 1986-11-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671050B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162224A (en) * | 1979-06-06 | 1980-12-17 | Toshiba Corp | Preparation of semiconductor device |
| JPS57117257A (en) * | 1981-01-13 | 1982-07-21 | Nec Corp | Semiconductor device |
| JPS58215063A (ja) * | 1982-06-07 | 1983-12-14 | Toshiba Corp | 半導体装置 |
| JPS61131558A (ja) * | 1984-11-30 | 1986-06-19 | Toshiba Corp | 半導体装置 |
| JPS62262458A (ja) * | 1986-05-09 | 1987-11-14 | Seiko Epson Corp | 半導体集積回路装置 |
-
1986
- 1986-11-14 JP JP61271151A patent/JPH0671050B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124551A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670768A (en) | Complementary MOS integrated circuits having vertical channel FETs | |
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5028975A (en) | Semiconductor devices and a process for producing the same | |
| JPH03214666A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
| JPH079972B2 (ja) | 半導体装置 | |
| JPH02862B2 (ja) | ||
| JPS6472543A (en) | Manufacture of semiconductor device | |
| JPH07321327A (ja) | 半導体装置及びその製造方法 | |
| JPH0671050B2 (ja) | 半導体集積回路装置 | |
| JPS60200541A (ja) | 半導体装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH09167838A (ja) | 半導体装置及びその製造方法 | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JP3176962B2 (ja) | 半導体装置 | |
| JPH05114734A (ja) | 半導体装置 | |
| JPH11330385A (ja) | Ｃｍｏｓデバイス | |
| JP2732523B2 (ja) | 半導体集積回路装置 | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JPH08139273A (ja) | 半導体集積回路および半導体装置 | |
| JPH09289305A (ja) | 半導体装置 | |
| JPH02228071A (ja) | Ｐチャネル型電界郊果トランジスタを含む半導体装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| US6104070A (en) | Semiconductor device with reduced number of through holes and method of manufacturing the same | |
| JPH0247849A (ja) | 半導体装置 | |
| KR950010066A (ko) | 박막배선을 갖는 반도체장치와 그의 제조방법 |