JPH0669215A

JPH0669215A - 半導体装置及びその製造方法

Info

Publication number: JPH0669215A
Application number: JP21903392A
Authority: JP
Inventors: Shunji Nakamura; 俊二中村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-08-18
Filing date: 1992-08-18
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】本発明は、半導体装置に関し、最適なサイド
ウォール厚に適した幅でベースエミッタ開口部を形成す
ることができるとともに、微細なエミッタ拡散層を容易
に形成することができ、エミッタ寄生抵抗及びベース抵
抗を増大させることなくベース〜エミッタ間の寄生容量
を容易に低減することができる半導体装置を提供するこ
とを目的とする。【構成】下地の半導体層１内に外部ベース拡散層２が
形成され、該外部ベース拡散層２とコンタクトするよう
に該外部ベース拡散層２間に内部ベース拡散層３が形成
され、該内部ベース拡散層３内に環状のエミッタ拡散層
10が形成され、該エミッタ拡散層10間の該半導体層１上
に第１の絶縁膜８が形成され、該エミッタ拡散層10上に
開口部９を有するように該第１の絶縁膜８と離間して該
半導体層１上に第２の絶縁膜７、30が形成され、該開口
部９内の該エミッタ拡散層10とコンタクトするようにエ
ミッタ引き出し電極11が形成されてなるように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、セルファライン型高速バイポーラトラン
ジスタに適用することができ、特に、エミッタ寄生抵抗
及びベース抵抗を増大させることなくベース〜エミッタ
間の寄生容量を容易に低減することができる半導体装置
及びその製造方法に関する。

【０００２】近年のより一層の情報化社会の発展によ
り、より高速情報処理する技術が要求されており、この
ためにはより高速なコンピュータが必要であり、更にこ
のためにはコンピュータの構成部品である集積回路素子
の高速化、ひいてはこの集積回路素子を構成するトラン
ジスタの高速化が要求されている。本発明は、このよう
な分野で高速で動作させることができる高速トランジス
タ、特にバイポーラトランジスタの改良に関する。

【０００３】

【従来の技術】図20は従来のセルファライン型バイポー
ラトランジスタの構造を示す断面図である。図示例はＥ
ＳＰＥＲ（Ｅｍｉｔｔｅｒ−ｂａｓｅＳｅｌｆａｌｉ
ｇｎｅｄｓｔｒｕｃｔｕｒｅｗｉｔｈＰｏｌｙｓ
ｉｌｉｃｏｎＥｌｅｃｃｒｏｄｅｓａｎｄＲｅｓ
ｉｓｔｏｒｓ）と言われるバイポーラトランジスタであ
る。図20において、 101はＳｉ等のｐ型基板であり、 1
02はこの基板 101上に形成されたｎ⁺型埋め込み拡散層
であり、104は埋め込み拡散層 102上に形成された104、
ｎ^-型エピタキシャル層であり、103はｎ^-型エピタキ
シャル層104内に形成されたｎ⁺型コレクタ拡散層であ
る。次いで、 105はＬＯＣＯＳによりエピタキシャル層
104が酸化され形成されたＳｉＯ₂等のフィールド酸化
膜であり、106、 107はエピタキシャル層 104内に形成
された各々ｐ⁺型外部ベース拡散層、ｐ型内部ベース拡
散層であり、 108は内部ベース拡散層 107内に形成され
たｎ ⁺型エミッタ拡散層である。次いで、 109は外部ベ
ース拡散層 106とコンタクトするように外部ベース拡散
層 106上に形成されたドープトポリＳｉ等の外部ベース
引き出し電極であり、 110は外部ベース引き出し電極 1
09上に形成されたＳｉＯ₂等の絶縁膜であり、 111は絶
縁膜 110及び外部ベース引き出し電極 109側壁に形成さ
れたＳｉＯ₂等の側壁絶縁膜である。次いで、 112は絶
縁膜 110及び外部ベース引き出し電極 109がエッチング
され形成された内部ベース用開口部であり、 113は側壁
絶縁膜 111で決まるベースエミッタ開口部であり、 11
4、 115は絶縁膜 110がエッチングされ形成された各々
外部ベース引き出し用開口部、コレクタ引き出し用開口
部である。そして、 116、 117はベースエミッタ開口部
113内のエミッタ拡散層 108とコンタクトするように形
成された各々ドープトポリＳｉ等のエミッタ引き出し電
極、Ａｌ等のエミッタ電極であり、 118は外部ベース引
き出し用開口部 114内の外部ベース引き出し電極 109と
コンタクトするように形成されたＡｌ等のベース電極で
あり、 119はコレクタ引き出し用開口部 115内のコレク
タ拡散層 103とコンタクトするように形成されたＡｌ等
のコレクタ電極である。

【０００４】次に、図21は従来のセルファライン型バイ
ポーラトランジスタの別の構造を示す断面図である。図
示例は特開昭６２−１８３３５８号公報で報告されたバ
イポーラトランジスタである。図21において、図20と同
一符号は同一または相当部分を示し、 121はエピタキシ
ャル層 104と外部ベース引き出し電極 109間に形成され
たＳｉＯ₂等の絶縁膜であり、 122は外部ベース引き出
し電極 109及び絶縁膜121側壁に形成されたドープトポ
リＳｉ等の側壁導電性膜であり、この側壁導電性膜 122
を介して外部ベース拡散層 106と外部ベース引き出し電
極 109はコンタクトされている。そして、 123は側壁導
電性膜 122を覆うように形成されたＳｉＯ₂等の側壁絶
縁膜であり、この側壁導電性膜 123によりエミッタ用開
口部 113が決められている。

【０００５】このように、従来の高速バイポーラトラン
ジスタには、図20、21に示す如くＥＳＲＥＲ、ＳＳＴ等
が知られているが、この他にはＳＩＣＯＳ（ＳＩｄｅｗ
ａｌｌｂａｓｅ−ＣＯｎｔａｃｔＳｔｒｕｃｔｕｒ
ｅ）と言われるバイポーラトランジスタも知られる。そ
して、これらの従来のバイポーラトランジスタでは、単
にエミッタ開口部を小さくすることによってベース〜エ
ミッタ間の寄生容量を縮小化し、高速化を図るものであ
った。

【０００６】

【発明が解決しようとする課題】従来のセルファライン
型バイポーラトランジスタは、高速で動作させることが
できるバイポーラトランジスタではあるが、近時の高速
化に対する要求には厳しいものがあり、更に高速に動作
するバイポーラトランジスタの開発・製造が望まれてい
る。このため、従来のセルファライン型バイポーラトラ
ンジスタを改良し、より高速なバイポーラトランジスタ
を開発する必要があった。

【０００７】そこで、バイポーラトランジスタを高速動
作させるためには、寄生容量の低減と寄生抵抗の低減を
図ることが必要である。ここでは寄生容量としてベース
〜エミッタ間の寄生容量と寄生抵抗としてベース及びエ
ミッタ抵抗に注目して説明する。図22は近年開発された
代表的なセルファライン型バイポーラトランジスタの各
種の寄生容量の大きさを示す図である。

【０００８】近年、セルファライン技術の発達によりベ
ース面積の著しい縮小化が図られたが、これに対しエミ
ッタ面積の縮小化はそれ程進展していない。また、エミ
ッタの不純物濃度がコレクタより高いため、ベース〜エ
ミッタ間の単位面積当りの寄生容量はベース〜コレクタ
間に比べ高く、この為面積的に広いベース〜コレクタ間
の容量Ｃ_CBが面積的に小さいベース〜エミッタ間の寄生
容量Ｃ_CEより大きくなる逆転現象が発生し、最近ではベ
ース〜エミッタ容量の低減が重要になってきている。

【０００９】次に、図23は従来のセルファライン型バイ
ポーラトランジスタにおいて、各種寄生容量や寄生抵抗
が高速化にとってどの程度の比率を旨めるかを示す図で
ある。この図から判るように、トランジスタの微細化及
びこの微細化による高速化に伴い、増々ベース〜エミッ
タ間の寄生容量が高い比率を旨め、その改善が増々重要
になってきている。

【００１０】しかしながら、従来のセルファライン型バ
イポーラトランジスタでは、ただ単にエミッタ開口部を
小さくすることによってベース〜エミッタ間の寄生容量
を縮小化して高速化を図ろうとしていたため、後述する
ような問題が生じていた。ここでは前述した図20、21
に示すバイポーラトランジスタを例に挙げて、図24を用
いて具体的に説明する。

【００１１】図24（ａ）、（ｂ）に示すように、内部ベ
ース用開口部 112及びエミッタ用開口部 113を小さくし
てベース〜エミッタ間の寄生容量低減化を図ろうとする
と、ベースエミッタ開口部 113内でエミッタ引き出し電
極膜 116が細長くなってエミッタ寄生抵抗が増大してし
まい、ベース〜エミッタ間の寄生容量の低減が図られて
もこのエミッタ寄生抵抗の増大によりその効果が打ち消
されてしまっていた。

【００１２】ところで、図２４に示すように、開口部11
2 内にサイドウォールの側壁絶縁膜111あるいは側壁導
電性膜 122を覆う側壁絶縁膜 123を幅寄せすることによ
りベースエミッタ開口部 113が形成されており、開口部
112幅からサイドウォール厚の２倍を差し引いた残りが
ベースエミッタ開口部 113の幅となっている。このベー
スエミッタ開口部 113が非常に小さくなってくると、こ
のベースエミッタ開口部 113を形成するのが非常に困難
を伴っていた。サイドウォールが所望の寸法よりわずか
に厚膜化されたり、開口部 112が所望の寸法よりわずか
に小さく形成されたりしてしまうと、ベースエミッタ開
口部 113部分のわずかな残りスペースの存在を失わせて
エミッタを開口できなくしてしまう。また、逆にサイド
ウォールが所望の寸法よりわずかに薄膜化されたり、開
口部 112が所望の寸法よりわずかに太ったりしてしまう
と、予想以上に広いベースエミッタ開口部 113が形成さ
れてしまい、微細なエミッタを形成するという当初の目
的自体が失われてしまう。このように、サイドウォール
の厚さや開口部 113幅のある程度のバラツキは避けられ
ないため、微細エミッタの形成は非常に困難になってし
まっていた。その他、サイドウォール形成時のまわり込
み率の変動やサイドウォール形成時の異方性エッチング
における異方性の変動等の影響を受けるため、微細エミ
ッタの形成は増々困難になっていた。

【００１３】また、図２４（ｃ）、（ｄ）に示すよう
に、サイドウォールの側壁絶縁膜111、 123の厚さを増
してベースエミッタ開口部 113の微細化を図ろうとする
と、外部ベース〜エミッタ間の距離が長くなってベース
抵抗の増大を招いてしまうため、高速化にとって有利に
ならない。このため、最適なサイドウォール厚に適した
開口部 112幅を予め設定しておく必要があり、この開口
部 112幅が変われば開口部 112へのサイドウォール材の
まわり込みの状況が変わるため、サイドウォール厚も変
わってしまう。このように２つのパラメータが連動して
非独立に変わってしまうため、適切な条件決めは極めて
困難になってしまっていた。

【００１４】そこで本発明は、最適なサイドウォール厚
に適した幅でベースエミッタ開口部を形成することがで
きるとともに、微細なエミッタ拡散層を容易に形成する
ことができ、エミッタ寄生抵抗及びベース抵抗を増大さ
せることなくベース〜エミッタ間の寄生容量を容易に低
減することができる半導体装置を提供することを目的と
している。

【００１５】

【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、下地の半導体層内に外部ベース
拡散層が形成され、該外部ベース拡散層とコンタクトす
るように該外部ベース拡散層間に内部ベース拡散層が形
成され、該内部ベース拡散層内に環状のエミッタ拡散層
が形成され、該エミッタ拡散層間の該半導体層上に第１
の絶縁膜が形成され、該エミッタ拡散層上に開口部を有
するように該第１の絶縁膜と離間して該半導体層上に第
２の絶縁膜が形成され、該開口部内の該エミッタ拡散層
とコンタクトするようにエミッタ引き出し電極が形成さ
れてなるものである。

【００１６】本発明においては、前記第２の絶縁膜は、
前記外部ベース拡散層上に形成された外部ベース引き出
し電極及び絶縁膜の開口部側壁の側壁絶縁膜である場合
でもよく、また、前記第２の絶縁膜は、前記外部ベース
拡散層上に形成された絶縁膜、外部ベース引き出し電極
及び絶縁膜の開口部側壁の側壁導電性膜を覆う側壁絶縁
膜である場合であってもよい。

【００１７】本発明においては、前記内部ベース拡散層
は、前記エミッタ拡散層間の前記エミッタ拡散層を覆っ
ていない部分と、該部分よりも高濃度の前記エミッタ拡
散層を覆っている部分からなるようにしてもよく、この
場合、前記低濃度で形成された前記エミッタ拡散層を覆
っていない部分のベース〜コレクタ間寄生容量を低減で
きるので好ましい。また、前記内部ベース拡散層は、前
記エミッタ拡散層を覆っている部分のみが形成されて該
部分が離間されてなるようにしてもよい。この場合、ベ
ース面積は前記エミッタ拡散層を覆っている部分のみと
なり縮小されるのでベース〜コレクタ間寄生容量を低減
することができるので好ましい。

【００１８】本発明による半導体装置の製造方法は、下
地の半導体層上に第１の開口部を有する絶縁膜及び外部
ベース引き出し電極を形成する工程と、次いで、全面に
絶縁膜を形成する工程と、次いで、該絶縁膜凹部側壁に
該絶縁膜とエッチング選択比の異なる側壁膜を形成する
工程と、次いで、該凹部の該絶縁膜上から該側壁膜側壁
にかけて導電性膜を形成する工程と、次いで、該導電性
膜と該絶縁膜間の該側壁膜を除去して第２の開口部を形
成する工程と、次いで、該開口部内の該絶縁膜（１８）
を除去して第３の開口部を形成する工程とを含むもので
ある。

【００１９】本発明による半導体装置の製造方法は、下
地の半導体層上に開口部を有する絶縁膜及び外部ベース
引き出し電極を形成する工程と、次いで、該開口部内の
該絶縁膜及び該外部ベース引き出し電極側壁に側壁絶縁
膜を形成する工程と、次いで、全面に絶縁膜を形成する
工程とを含むものである。本発明による半導体装置の製
造方法は、下地の半導体層上に第１の開口部を有する絶
縁膜及び外部ベース引き出し電極を形成する工程と、次
いで、全面に絶縁膜及び該絶縁膜とエッチング選択比の
異なる膜を形成する工程と、次いで、該膜凹部内に該膜
をエッチングする際のマスクを形成する工程と、次い
で、該マスクを用い、該マスクと該絶縁膜間及び該絶縁
膜上の該膜の一部を除去して第２の開口部を形成する工
程と、次いで、該第２の開口部内の該絶縁膜を除去して
第３の開口部を形成する工程と、次いで、該マスク及び
その下の該膜を除去する工程とを含むものである。

【００２０】本発明による半導体装置の製造方法は、下
地の半導体層上に第１の開口部を有する絶縁膜及び外部
ベース引き出し電極を形成する工程と、次いで、該第１
の開口部内の該絶縁膜及び該外部ベース引き出し電極側
壁に側壁絶縁膜を形成する工程と、次いで、該側壁絶縁
膜側壁に耐酸化性膜を形成する工程と、該耐酸化性膜を
マスクとし、該耐酸化性膜間の該下地の半導体層を熱酸
化して絶縁膜を形成する工程と、次いで、耐酸化性膜を
除去して第２の開口部を形成する工程とを含むものであ
る。

【００２１】本発明による半導体装置の製造方法は、下
地の半導体層上に第１の開口部を有する絶縁膜及び外部
ベース引き出し電極を形成する工程と、次いで、全面に
絶縁膜を形成する工程と、次いで、該絶縁膜凹部側壁に
該絶縁膜とエッチング選択比の異なる側壁膜を形成する
工程と、次いで、該凹部の該絶縁膜上から該側壁膜側壁
にかけて該側壁膜をエッチングする際のマスクを形成す
る工程と、次いで、該マスクを用い、該マスクと該絶縁
膜間の該側壁膜を除去して第２の開口部を形成する工程
と、次いで、該マスクを用い、該第２の開口部内の該絶
縁膜を除去して第３の開口部を形成する工程と、次い
で、該マスクを除去する工程とを含むものである。

【００２２】本発明においては、上記各製造方法におい
て、前記下地の半導体層と前記外部ベース引き出し電極
間に絶縁膜を形成し、該外部ベース引き出し電極とその
下の該絶縁膜側壁に側壁導電性膜を形成する場合にも適
用することができる。本発明は、エミッタ開口部内に特
徴があるものなので、仮に外部ベース領域の構造、形成
方法等が異なる各種のバイポーラトランジスタに適用す
ることができるのは言うまでもなく、本発明を利用する
例えばＥＳＰＥＲ、ＳＳＴ、ＳＩＣＯＳ等のバイポーラ
トランジスタに適用することができ、要は本発明を急峻
なエミッタ開口部を有するバイポーラトランジスタ全て
に適用することができる。

【００２３】

【作用】本発明では、後述する図１に示す如く、開口部
６内の絶縁膜５及び外部ベース引き出し電極４側壁に形
成された側壁絶縁膜７と離間するように内部ベース拡散
層３が形成されたエピタキシャル層１上に薄膜の絶縁膜
８を形成し、この絶縁膜８と側壁絶縁膜７間に従来のエ
ミッタ開口部よりも小さい微細エミッタ開口部９を後述
するセルファラインを用いて形成することができる。そ
して、この微細エミッタ開口部９内に一例としてドープ
トポリＳｉエミッタ引き出し電極11を埋め込み、熱処理
して微細開口部９内の内部ベース拡散層３内に微細エミ
ッタ拡散層10を円環状に形成している。このように、微
細エミッタ開口部９をエミッタ領域として使用し、エミ
ッタ領域の微細化を図るとともに、最適な側壁絶縁膜７
厚に適した幅で開口部６を形成することができ、しかも
薄膜の絶縁膜８上では従来と同じ電極幅でエミッタ引き
出し電極11及びエミッタ電極12を形成することができ
る。このため、エミッタ寄生抵抗及びベース抵抗を増大
させることなくベース〜エミッタ間の寄生容量を低減す
ることができる。なお、詳細については実施例で後述す
る。

【００２４】

【実施例】以下、本発明を図面に基づいて説明する。（第１実施例）図１は本発明の第１実施例に則した半導
体装置の構造を示す断面図であり、ここでは、バイポー
ラトランジスタのエミッタ・ベース部分を示している。
図１において、１はｎ^-型エピタキシャル層であり、２
はエピタキシャル層１内に形成されたｐ⁺型外部ベース
拡散層であり、３は外部ベース拡散層２とコンタクトす
るように外部ベース拡散層２間のエピタキシャル層１内
に形成されたｐ型内部ベース拡散層である。次いで、４
は外部ベース拡散層２とコンタクトするように外部ベー
ス拡散層２上に形成されたポリＳｉ等の外部ベース引き
出し電極であり、５はこの外部ベース引き出し電極４上
に形成されたＳｉＯ₂等の絶縁膜であり、６はこの絶縁
膜５及び外部ベース引き出し電極４がパターニングされ
形成された開口部である。次いで、７は開口部６内の絶
縁膜５及び外部ベース引き出し電極４側壁に形成された
ＳｉＯ₂等の側壁絶縁膜であり、８は側壁絶縁膜７と離
間するように微細エミッタ開口部９を介して内部ベース
拡散層３が形成されたエピタキシャル層１上に形成され
たＳｉＯ₂等の絶縁膜であり、10は絶縁膜８と側壁絶縁
膜７間のエミッタ開口部９内の内部ベース拡散層３内に
形成された円環状（円に限らず長方形状等の環状でもよ
い）のｎ⁺型エミッタ拡散層である。そして、11、12は
エミッタ開口部９内のエミッタ拡散層10とコンタクトす
るように形成されたポリＳｉ等のエミッタ引き出し電
極、Ａｌ等のエミッタ電極である。

【００２５】このように、本実施例では、開口部６内の
絶縁膜５及び外部ベース引き出し電極４側壁に形成され
た側壁絶縁膜７と離間するように内部ベース拡散層３が
形成されたエピタキシャル層１上に薄膜の絶縁膜８を形
成し、この絶縁膜８と側壁絶縁膜７間に従来のエミッタ
開口部よりも小さい微細エミッタ開口部９を後述するセ
ルファラインを用いて形成することができる。そして、
この微細エミッタ開口部９内にドープトポリＳｉエミッ
タ引き出し電極11を埋め込み、熱処理して微細エミッタ
開口部９内の内部ベース拡散層３内に微細エミッタ拡散
層10を円環状に形成している。このように、微細エミッ
タ開口部９をエミッタ領域として使用し、エミッタ領域
の微細化を図るとともに、最適な側壁絶縁膜７厚に適し
た幅で開口部６を形成することができ、しかも薄膜の絶
縁膜８上では従来と同じ電極幅でエミッタ引き出し電極
11及びエミッタ電極12を形成することができる。このた
め、エミッタ寄生抵抗及びベース抵抗を増大させること
なくベース〜エミッタ間の寄生容量を低減することがで
きる。

【００２６】なお、本実施例では、一例としてエミッタ
引き出し電極１１としてドープトポリＳｉを用いたが、
本発明はこれに限定されるものではなく、例えばノンド
ープポリＳｉを形成した後にイオン注入で不純物を添加
する方法であってもよいし、ポリＳｉの替りにアモルフ
ァスＳｉでもよく、あるいは、Ｓｉ以外の多結晶やアモ
ルファスのＳｉＣのような他の材質であってもよい。ま
た、開口部９内に直接イオン注入で不純物を導入してエ
ミッタ拡散領域を形成する方法であってもよく、このよ
うな方法で不純物を導入する時は電極１１を省略し、電
極１２を直接形成するような方法をとってもよい。ま
た、開口部９内に一導電型のエピタキシャル成長を行っ
て、エミッタを形成する方法であってもよい。

【００２７】以下、更に詳細に説明する。上記したよう
に図１に示すＡ部分のエミッタ開口部９を除いてエミッ
タ電極幅を従来と同じにすることができる他、エミッタ
開口部９分の抵抗は、図24の従来のエミッタ電極全体を
細長くする場合と比べ、細くなるのは一部分のみで構成
しているため、エミッタ抵抗の上昇を防ぐことができ
る。しかも、エミッタ領域の実効的面積を従来のエミッ
タ領域内の更に微細なエミッタ開口部９内に限定して構
成しているため、エミッタ面積の縮小化を図ることがで
き、エミッタ〜ベース間寄生容量を小さくすることがで
きる。

【００２８】また、本実施例では、エミッタ開口部９幅
は絶縁性等の側壁膜１９（要は選択的に除去できるもの
であればよく、絶縁膜に限らずＡｌ等でも良い）幅によ
り後述する如くセルファラインにより決定して構成する
ため、たとえ微細なエミッタ開口部９であっても正確な
開口を形成することができる。また、開口部６幅は微細
エミッタ開口部９よりも大きいため、側壁絶縁膜７を形
成する際、開口部６の影響を受けて、例えばＣＶＤ成長
時の開口部へのまわり込み状況が変わり側壁絶縁膜７厚
が変わるといった問題もないので、やはり正確な微細エ
ミッタ開口部９を形成することができる。

【００２９】次に、図24に示した従来では、エミッタ領
域の縮小化をサイドウォールの厚膜化により達成しよう
とすると、必然的に外部ベースからエミッタまでの距離
が遠くなり、この結果、寄生ベース抵抗が上昇するとい
う問題が発生していた。これに対し、本実施例では、微
細エミッタ開口部９は外部ベース拡散層２に最も近く、
最もベース抵抗の小さい微小領域のみに開口され、外部
ベース拡散層２から遠いベース抵抗の高い領域には形成
しないように構成したため、微細エミッタ領域の開口に
もかかわらず、従来の問題を回避することができる。ま
た、従来のように、ベースエミッタ開口部の幅とサイド
ウォールの厚さが連動して、非独立変数として働くの
で、従来のような微細開口部の形成が困難であったよう
な手法を用いずとも、微細エミッタ開口部９を形成する
ことができる。

【００３０】また、従来のトランジスタでは、図２に示
す如く、エミッタ・クラディング効果によって、コレク
タ電流はエミッタ領域の周辺しか流れない。即ち、本来
エミッタとして機能しているのは、エミッタの周辺の部
分のみである。これに対し、本実施例では、従来のトラ
ンジスタの本来エミッタ領域として使用していた部分の
みにエミッタを形成するように構成したため、エミッタ
幅が縮小されているにもかかわらず、エミッタ部分を流
れる電流については従来と同じか、むしろ、後述する如
く理由により、むしろ電流を多くすることができる。

【００３１】本実施例では、エミッタ拡散層10は内部ベ
ース拡散層３の両サイドでしか形成しないように構成し
たため、ベース領域の内部、即ち両サイドのエミッタ〜
エミッタ間では形成されない。これに対し、従来のトラ
ンジスタでは、この内部のベース領域の抵抗はベースと
エミッタの拡散領域で挟まれた部分の抵抗で決まってお
り、ピンチ抵抗により決まるため、抵抗が非常に高くな
っていたが、本実施例では中央部にエミッタ拡散層がな
く、内部ベース拡散層３のみとなるため、従来に較べ、
この部分の抵抗を大きく下げることができる。このた
め、本実施例では微細エミッタ拡散層10の外部ベース拡
散層２に近い片サイドだけでなく、反対サイドでも電流
を流すことができるため、逆に許容コレクタ電流を増や
すことができる。

【００３２】また、本実施例では、前述の如く極微細の
エミッタ形成を行うことができる。パンチスルーを防止
するためには約 500Å程度のベースの厚さ方向の幅が限
度されているが、本実施例では、この幅と同程度かむし
ろ小さいエミッタ面積を形成することができる。このた
め、エミッタ直下のピンチ抵抗を無視できる程度に抑え
ることができ、この意味からも、この微細エミッタ全域
に有効にコレクタ電流を流すことができる。即ち、許容
コレクタ電流を増やすことができる。（第２実施例）次に、図３〜５は本発明の第２実施例に
則した半導体装置の製造方法を説明する図である。図示
例は図１に示す半導体装置の製造方法に適用することが
できる。図３〜５において、図１と同一符号は同一また
は相当部分を示し、13はＳｉ等のｐ型基板であり、14は
基板13上に形成されたｎ⁺型埋め込み拡散層であり、15
はエピタキシャル層１が酸化され形成されたＳｉＯ₂等
のフィールド酸化膜である。次いで、16は埋め込み拡散
層14上のエピタキシャル層１内に形成されたｎ⁺型コレ
クタ拡散層であり、17はエピタキシャル層１およびフィ
ールド酸化膜15上に形成された外部ベース引き出し電極
となるドープトポリシリコン膜であり、18はＳｉＯ₂等
の絶縁膜であり、19はＳｉＯ₂絶縁膜18とエッチング選
択比の異なることを特徴とするＳｉ₃Ｎ₄等の絶縁膜
（なお、ここでは絶縁膜を用いたが、絶縁膜には限ら
ず、メタル等の導電性膜であってもよい）である。次い
で、20は開口部６内の絶縁膜18上から絶縁膜19側壁に渡
って形成されたポリシリコン膜であり、21はポリシリコ
ン膜20凹部内に形成されたレジスト膜であり、22は絶縁
膜19がエッチングされポリシリコン膜20と絶縁膜18間に
形成された開口部である。

【００３３】次に、その半導体装置の製造方法を説明す
る。まず、図３（ａ）に示すように、ｐ型Ｓｉ基板13上
の所定領域にＰ、Ａｓ、Ｓｂ等のｎ型不純物を拡散して
ｎ⁺型埋め込み拡散層14を形成し、埋め込み拡散層14上
にｎ^-型エピタキシャル層１を形成し、ＬＯＣＯＳ法に
よりエピタキシャル層１を選択酸化してコレクタ、ベー
ス領域及びコレクタ・コンタクト領域以外にフィールド
酸化膜15を形成した後、コレクタ領域にｎ型不純物を導
入し、アニールしてｎ⁺型コレクタ拡散層16を形成す
る。

【００３４】次に、図３（ｂ）示すように、エピタキシ
ャル層１上にドープトポリＳｉを成長して膜厚3000Åの
ドープトポリシリコン膜17を形成した後、ＲＩＥ法等に
よりベース及びベース引き出し部領域とその他ポリシリ
コン抵抗（その他複合膜）等必要な部分を除いてドープ
トポリシリコン膜17をエッチングする。なお、このドー
プトポリシリコン膜17は、これ以外のシリサイドやサリ
サイドメタルで構成してもよく、また、ノンドープポリ
Ｓｉに後でイオン注入等の手段により不純物を加えて形
成してもよく、また、アモルファスシリコンでもよい。
更には、ベース領域のエピタキシャル層１に予めベース
形成用の不純物を導入しておくのであれば、Ｔｉ、Ｗ、
ＴｉＮのような高融点金属等であってもよい。次いで、
ＣＶＤ法等により全面にＳｉＯ₂を堆積して膜厚3000Å
の絶縁膜５を形成する。

【００３５】次に、図３（ｃ）に示すように、ＲＩＥ等
により絶縁膜５及びドープトポリシリコン膜17をエッチ
ングしてエピタキシャル層１が露出される一例として開
口幅０．８μの開口部６を形成するとともに、外部ベー
ス引き出し電極４を形成する。次いで、内部ベース形成
用不純物としてＢ等をイオン注入等により開口部６内の
エピタキシャル層１内に導入する。なお、この導入時期
はこれに限らずこの後工程に適宜行ってよいのは言うま
でもなく、例えば後述する図４（ｄ）の工程の後で行っ
てもよいし、図４（ｆ）の工程の後行ってもよい。

【００３６】次に、図４（ｄ）に示すように、ＣＶＤ法
等により全面にＳｉＯ₂、Ｓｉ_xＮ _Y（通常ｘ＝３，ｙ
＝４であるが他の数でも良い。メタル、ＰＳＧ、多結晶
Ｓｉ、アモルファスＳｉ等を用いてもよい）を順次形成
して膜厚2000ÅのＳｉＯ₂絶縁膜18、一例として膜厚 3
00ÅのＳｉ_xＮ_y絶縁膜19を形成した後、図４（ｅ）に
示すように、Ｓｉ_xＮy絶縁膜19を異方性エッチングを
用いてＳｉＯ₂絶縁膜18凹部側壁にのみサイドウォール
Ｓｉ_xＮ_y絶縁膜19を残す。

【００３７】次に、全面にポリシリコン膜20とレジスト
膜を順に形成した後、レジストのコントロール異方性エ
ッチングを行ってポリシリコン膜20の凹部内にのみレジ
スト膜21を残し凹部内に埋め込む。次に、レジスト膜21
より露出したポリシリコン膜20をエッチング除去し図４
（ｆ）の形状を得る。次に、レジスト膜21を除去した
後、図４（ｇ）に示すように、ＳｉＯ₂絶縁膜18及びポ
リシリコン膜20をマスクとしてＳｉ_xＮ_y絶縁膜19をリ
ン酸ボイルによるウェットエッチングしてＳｉＯ₂絶縁
膜18とポリシリコン膜20間に開口部22を形成する。な
お、後述する図９の第６実施例では、もしリン酸ボイル
でＳｉ_xＮ _y膜19を除去すると、レジスト膜21も同時に
除去され、さらにレジスト膜21下のＳｉＯ₂絶縁膜18も
除去されてしまい、その結果開口部22の形成が困難にな
る。しかしここでは、レジスト膜の替りとしてレジスト
膜除去後に残るポリシリコン膜をエッチングマスクとし
て用いるのでＳｉ_XＮ_y膜19の除去にリン酸ボイルを用い
ても上記のような問題は発生しない。

【００３８】次に、図５（ｈ）に示すように、ポリシリ
コン膜20をマスクとして開口部22内のＳｉＯ₂絶縁膜18
を異方性エッチング（必ずしも異方性エッチングである
必要はないが、微細加工のため、異方性エッチングが望
ましい）してエピタキシャル層１が露出された開口幅３
００Åのエミッタ開口部９を形成する。この時、絶縁膜
５上の絶縁膜18は除去されるとともに、開口部６内の絶
縁膜５及び外部ベース引き出し電極４側壁に側壁絶縁膜
７が形成され、更に側壁絶縁膜７と離間するようにエミ
ッタ開口部９を介してエピタキシャル層１上に絶縁膜８
が形成される。次いで、エミッタ形成用不純物としてＢ
等をイオン注入等によりエミッタ開口部９内に導入す
る。尚ベース不純物の導入は図３（ｃ）〜（ｈ）までの
いずれの工程でなされても良い。

【００３９】次に、図５（ｉ）に示すように、ＣＶＤ法
等により開口部22、９内に充填するように全面にＡｓ、
Ｐ、Ｓｂ等のＮ型不純物を含むドープトポリシリコン膜
11を形成する。そして、アニールすることにより、予め
開口部６下のエピタキシャル層１内に導入された内部ベ
ース形成用不純物を活性化して内部ベース拡散層３を形
成するとともに、外部ベース引き出し電極４からエピタ
キシャル層１内に不純物を拡散させ活性化して外部ベー
ス拡散層２を形成し、更に、ドープトポリシリコン膜11
からエミッタ開口部９内のエピタキシャル層１内に不純
物を拡散させ活性化してエミッタ拡散層10を形成した
後、スパッタ法等によりドープトポリシリコン膜12上に
Ａｌ膜を形成し、Ａｌ膜及びドープトポリシリコン膜24
をパターニングしてエミッタ電極12及びエミッタ引き出
し電極11を形成することにより、図５（ｊ）に示すよう
な半導体装置を得ることができる。本実施例では、第１
実施例の効果を得ることができる半導体装置を容易に得
ることができる。

【００４０】なお、本実施例では、一例としてエミッタ
引き出し電極11としてドープトポリＳｉを用いたが、本
発明は、これに限定されるものではなく、ノンドープポ
リＳｉを形成した後にイオン注入で不純物を添加する方
法であってもよいし、ポリＳｉの替りにアモルファスＳ
ｉでもよく、あるいは、Ｓｉ以外の多結晶やアモルファ
スのＳｉＣのような他の材質であってもよい。また、開
口部９内に直接イオン注入で不純物を導入してエミッタ
拡散領域を形成する方法であってもよく、このような方
法で不純物を導入する時は電極11を省略し電極12を直接
形成するような方法をとってもよい。（第３実施例）図６は本発明の第３実施例に則した半導
体装置の製造方法を説明する図である。図示例は図１に
示す半導体装置の製造方法に適用することができる。図
６において、図１〜５と同一符号は同一または相当部分
を示し、25は側壁絶縁膜７を覆うように全面に形成され
たＳｉＯ₂等の絶縁膜である。第２実施例では、側壁絶
縁膜７とエピタキシャル層１上の絶縁膜８とを同一の絶
縁膜18から形成する場合について説明したが、本実施例
のように、膜厚の異なる２種の絶縁膜から側壁絶縁膜７
と内部ベース拡散層３上の絶縁膜８とを形成する場合で
あってもよい。このような形成方法をとった場合、側壁
絶縁膜７と内部ベース拡散層３上の絶縁膜８とは異なる
厚さに形成できるので、側壁絶縁膜７と絶縁膜８を各々
にふさわしい厚さに最適化でき、より特性の向上を図る
こともできる。

【００４１】ここでは、まず、開口部６内から絶縁膜５
上に渡って絶縁膜を形成し、この絶縁膜を異方性エッチ
ングして絶縁膜５及び外部ベース引き出し電極４側壁に
サイドウォールとなる側壁絶縁膜７を形成した後、更に
全面に絶縁膜25を形成する。この後の工程としては、一
例として第２実施例の図４（ｄ）〜（ｇ）及び図５
（ｈ）〜（ｊ）の工程を経ることにより、図５（ｊ）に
示す構造と同様な半導体装置を得ることができる。（第４実施例）図７は本発明の第４実施例に則した半導
体装置の製造方法を説明する図である。図示例は図１に
示す半導体装置の製造方法に適用することができる。図
７において、図１〜６と同一符号は同一または相当部分
を示す。絶縁膜５及び外部ベース引き出し電極４側壁の
側壁絶縁膜７とエピタキシャル層１上の絶縁膜８とを後
述の如く本実施例のように形成してもよい。まず、図７
（ａ）、（ｂ）に示すように、開口部６内から絶縁膜５
上に渡って全面にＳｉＯ₂、Ｓｉ_XＮ_Yを堆積してＳｉ
Ｏ₂絶縁膜18、Ｓｉ₃Ｎ₄膜19を形成した後、Ｓｉ_xＮ
_y絶縁膜19凹部内に第２実施例の場合と同様にレジスト
膜21を埋め込み、図７（ｃ）に示すように、レジスト膜
21をマスクとしてＳｉ_xＮ_y絶縁膜19をレジスト膜21下
まで除去されるようにオーバーエッチングする。この
時、絶縁膜18とレジスト膜21間に開口部22が形成され
る。そして、図７（ｄ）に示すように、Ｓｉ_xＮ_y絶縁
膜19及びレジスト膜21をマスクとして開口部22内のＳｉ
Ｏ₂絶縁膜18をエッチングしてエピタキシャル層１が露
出されるエミッタ開口部９を形成するとともに、絶縁膜
５及び外部ベース引き出し電極４側壁に側壁絶縁膜７を
形成し、更に、エミッタ開口部９を介して側壁絶縁膜７
と離間するようにエピタキシャル層１上に絶縁膜８を形
成する。（第５実施例）図８は本発明の第５実施例に則した半導
体装置の製造方法を説明する図である。図示例は図１に
示す半導体装置の製造方法に適用することができる。図
８において、図１〜７と同一符号は同一または相当部分
を示す。絶縁膜５及び外部ベース引き出し電極４側壁の
側壁絶縁膜７とエピタキシャル層１上の絶縁膜８とを後
述の如く、本実施例のように形成してもよい。まず、図
８（ａ）、（ｂ）に示すように、開口部６内の絶縁膜５
及び外部ベース引き出し電極４側壁にＳｉＯ₂側壁絶縁
膜７を第３実施例と同様に形成した後、全面にＳｉ_xＮ_y
等の一例として厚さ1000Åの耐酸化性膜19を形成した
後、異方性エッチングを行い、側壁絶縁膜７の側壁にＳ
ｉ_xＮ_y絶縁膜19よりなるサイドウォールを形成する。
そして、Ｓｉ _xＮ_y絶縁膜19をマスクとして熱処理する
ことによりエピタキシャル層１表面部分を酸化して一例
として膜厚1000ÅのＳｉＯ₂絶縁膜８を形成した後、Ｓ
ｉ_xＮ _y絶縁膜19を除去することにより側壁絶縁膜７と
絶縁膜８を離間しエピタキシャル層１が露出されるエミ
ッタ開口部９を形成する。（第６実施例）図９は本発明の第６実施例に則した半導
体装置の製造方法を説明する図である。図示例は図１に
示す半導体装置の製造方法に適用することができる。図
９において、図１〜８と同一符号は同一または相当部分
を示す。絶縁膜５及び外部ベース引き出し電極４側壁の
側壁絶縁膜７とエピタキシャル層１上の絶縁膜８とを後
述の如く、本実施例のように形成してもよい。まず、図
９（ａ）に示すように、開口部６内から絶縁膜５上に渡
ってＳｉＯ₂絶縁膜18を形成し、全面にＡｌ膜19を形成
した後、異方性エッチングを行い、側壁絶縁膜７の側壁
にＡｌ膜19よりなるサイドウォールを形成する。次い
で、絶縁膜18凹部内にレジスト膜21を埋め込む。次い
で、図９（ｂ）に示すように、レジスト膜21をマスクと
してＡｌ膜19を除去して開口部22を形成した後、図９
（ｃ）に示すように、レジスト膜21をマスクとして開口
部22内のＳｉＯ₂絶縁膜18をエッチングしてエピタキシ
ャル層１が露出されるエミッタ開口部９を形成するとと
もに、絶縁膜５及び外部ベース引き出し電極４側壁に側
壁絶縁膜７を形成し、更にエミッタ開口部９を介して側
壁絶縁膜７と離間するようにエピタキシャル層１上に絶
縁膜８を形成した後、レジスト膜21を除去する。（第７実施例）図10は本発明の第７実施例に則した半導
体装置の構造を示す断面図であり、ここでは、バイポー
ラトランジスタのエミッタ・ベース部分を示している。
図10において、図１〜９と同一符号は同一または相当部
分を示し、27はエピタキシャル層１と外部ベース引き出
し電極４間に形成されたＳｉＯ₂等の絶縁膜であり、28
は絶縁膜５、外部ベース引き出し電極４及び絶縁膜27が
パターニングされ形成された開口部であり、29はこの開
口部28内の外部ベース引き出し電極４及び絶縁膜27側壁
に形成された外部ベース拡散層２と外部ベース引き出し
電極４をコンタクトさせるためのドープトポリＳｉ等の
側壁導電性膜である。そして、30は側壁導電性膜29を覆
うように形成されたＳｉＯ₂等の側壁絶縁膜であり、こ
の側壁絶縁膜30は第１実施例と同様円環状に形成された
エミッタ拡散層10上でエミッタ開口部９を有するように
絶縁膜８と離間して形成されている。本実施例は、開口
部28内の外部ベース引き出し電極４及び絶縁膜27側壁に
外部ベース拡散層２と外部ベース引き出し電極４をコン
タクトさせる側壁導電性膜29を形成し、この側壁導電性
膜29を覆うように絶縁膜８と離間した側壁絶縁膜30を形
成する場合であり、第１実施例と同様の効果を得ること
ができる。（第８実施例）図11〜13は本発明の第８実施例に則した
半導体装置の製造方法を説明する図である。図示例は図
10に示す半導体装置の製造方法に適用することができ
る。図11〜13において、図１〜10と同一符号は同一また
は相当部分を示す。

【００４２】次に、その半導体装置の製造方法を説明す
る。まず、図11（ａ）に示すように、ｐ型Ｓｉ基板13上
の所定領域にＰ、Ａｓ、Ｓｂ等のｎ型不純物を拡散して
ｎ⁺型埋め込み拡散層14を形成し、埋め込み拡散層14上
にｎ^-型エピタキシャル層１を形成し、ＬＯＣＯＳ法に
よりエピタキシャル層１を選択酸化してコレクタ、ベー
ス領域以外にフィールド絶縁膜15を形成した後、コレク
タ領域にｎ型不純物を導入し、アニールしてコレクタ拡
散層16を形成する。次いで、ＣＶＤ法等により全面にＳ
ｉＯ₂を堆積して膜厚2000Åの絶縁膜性膜27を形成す
る。

【００４３】次に、図11（ｂ）示すように、絶縁膜27上
にドープトポリＳｉを成長して膜厚3000Åのドープトポ
リシリコン膜17を形成した後、ＲＩＥ法等によりベース
及びベース引き出し部領域とその他ポリシリコン抵抗
（その他複合膜）等必要な部分を除いてドープトポリシ
リコン膜17をエッチングする。なお、このドープトポリ
シリコン膜17は、これ以外のシリサイドやサリサイドメ
タル、あるいはＴｉ、Ｗ等の高融点金属等で構成しても
よく、また、ノンドープポリＳｉに後でイオン注入等の
手段により不純物を加えて形成してもよく、また、アモ
ルファスシリコンでもよい。次いで、ＣＶＤ法等により
全面にＳｉＯ₂を堆積して膜厚3000Åの絶縁膜５を形成
する。

【００４４】次に、図11（ｃ）に示すように、ＲＩＥ等
により絶縁膜５、ドープトポリシリコン膜17及び絶縁膜
27をエッチングしてエピタキシャル層１が露出される開
口部28を形成するとともに、外部ベース引き出し電極４
を形成する。次に、図12（ｄ）に示すように、開口部28
内の外部ベース引き出し電極４及び絶縁膜27側壁にドー
プトポリＳｉ等の側壁導電性膜29を形成する。この時、
側壁導電性膜29の上端部は除去される。

【００４５】次に、図12（ｅ）に示すように、ＣＶＤ法
等により側壁導電性膜29を覆うように全面にＳｉＯ₂、
Ｓｉ₃Ｎ₄（メタル、ＰＳＧ、Ｓｉ等でよい）を順次形
成して膜厚2000ÅのＳｉＯ₂絶縁膜18、膜厚 300ÅのＳ
ｉ₃Ｎ₄絶縁膜19を形成した後、図12（ｆ）に示すよう
に、Ｓｉ₃Ｎ₄絶縁膜19の異方性エッチングを行ってを
エッチバックしてＳｉＯ₂絶縁膜18凹部側壁のみにＳｉ
_xＮ_y絶縁膜19よりなるサイドウォールを残す。

【００４６】次に、図12（ｇ）に示すように、絶縁膜18
凹部の絶縁膜18上から絶縁膜19側壁に渡ってポリシリコ
ン膜20を形成した後、このポリシリコン膜20凹部内にレ
ジスト膜21を埋め込む。次に、このレジストをマスクに
して露出しているポリシリコンをエッチング除去する。
次に、図13（ｈ）に示すように、ＳｉＯ₂絶縁膜18及び
ポリシリコン膜20をマスクとしてＳｉ₃Ｎ₄絶縁膜19を
ウェットエッチングしてＳｉＯ₂絶縁膜18とポリシリコ
ン膜20間に開口部22を形成する。この時レジスト膜21が
除去される。

【００４７】次に、図13（ｉ）に示すように、ポリシリ
コン膜20をマスクとして開口部22内のＳｉＯ₂絶縁膜18
をエッチングしてエピタキシャル層１が露出されたエミ
ッタ開口部９を形成する。この時、絶縁膜５上の絶縁膜
18は除去されるとともに、側壁導電性膜29を覆うように
側壁絶縁膜30が形成され、更にエミッタ開口部９を介し
て側壁絶縁膜30と離間するようにエピタキシャル層１上
に絶縁膜８が形成される。

【００４８】次に、図１３（ｊ）に示すように、ＣＶＤ
法等により開口部22、９内に充填するように全面にドー
プトポリシリコン膜24を形成する。そして、アニールす
ることにより、予めエピタキシャル層１内に導入された
内部ベース形成用不純物を活性化して内部ベース拡散層
を形成するとともに、外部ベース引き出し電極４からエ
ピタキシャル層１内に不純物を拡散させ活性化して外部
ベース拡散層を形成し、更に、ドープトポリシリコン膜
24からエピタキシャル層１内に不純物を拡散させ活性化
してエミッタ拡散層を形成した後、スパッタ法等により
ドープトポリシリコン膜24上にＡｌ膜を形成し、Ａｌ膜
及びドープトポリシリコン膜24をパターニングしてエミ
ッタ引き出し電極及びエミッタ電極を形成することによ
り、半導体装置を得ることができる。本実施例では、第
７実施例の効果を得ることができる半導体装置を容易に
得ることができる。（第９実施例）図14は本発明の第９実施例に則した半導
体装置の製造方法を説明する図である。図示例は図10に
示す半導体装置の製造方法に適用することができる。図
14において、図１〜13と同一符号は同一または相当部分
を示す。第８実施例では、側壁絶縁膜７とエピタキシャ
ル層１上の絶縁膜８とを同一の絶縁膜18を異方性エッチ
ングすることにより形成する場合について説明したが、
本実施例のように、別々に異方性エッチングすることに
より側壁絶縁膜７とエピタキシャル層１上の絶縁膜８と
を別々にして形成する場合であってもよい。ここでは、
まず、図１４（ａ）、（ｂ）に示すように、第８実施例
と同様に開口部28内の絶縁膜27及び外部ベース引き出し
電極４側壁に側壁導電性膜29を形成し、この側壁導電性
膜29を覆うように全面に絶縁膜を形成し、この絶縁膜を
異方性エッチングして側壁導電性膜29を覆う側壁絶縁膜
30を形成し、更に全面に絶縁膜25を形成する（図１４
（ｃ））。この後の工程としては、例えば図１２（ｅ）
〜（ｇ）及び図１３（ｈ）〜（ｊ）の工程を経てもよい
し、または後述する図１５（ｂ）〜（ｅ）の工程を経て
もよいし、あるいは、後述する図１７（ａ）〜（ｃ）の
工程を経てもよい。（第10実施例）図15は本発明の第10実施例に則した半導
体装置の製造方法を説明する図である。図示例は図10に
示す半導体装置の製造方法に適用することができる。図
15において、図１〜14と同一符号は同一または相当部分
を示す。側壁伝導性膜29を覆う側壁絶縁膜30とエピタキ
シャル層１上の絶縁膜８とを後述の如く本実施例のよう
に形成してもよい。まず、図15（ａ）、（ｂ）に示すよ
うに、開口部28内の外部ベース引き出し電極４及び絶縁
膜27側壁に形成された側壁導電性膜29を覆うように全面
にＳｉＯ₂、Ｓｉ_xＮ_yを堆積してＳｉＯ₂絶縁膜18、
Ｓｉ_xＮ_y絶縁膜19を形成した後、Ｓｉ_xＮ_y絶縁膜19
凹部内にレジスト膜21を埋め込み、図15（ｃ）に示すよ
うに、レジスト膜21をマスクとしてＳｉ_xＮ_y絶縁膜19
をレジスト膜21下まで除去されるようにオーバーエッチ
ングする。この時、絶縁膜18とレジスト膜21間に開口部
22が形成される。そして、図15（ｄ）に示すように、Ｓ
ｉ_xＮ_y絶縁膜19及びレジスト膜21をマスクとして開口
部22内の絶縁膜18をエッチングしてエピタキシャル層１
が露出されるエミッタ開口部９を形成するとともに、側
壁導電性膜29を覆う側壁絶縁膜30を形成し、更にエミッ
タ開口部９を介して側壁絶縁膜30と離間するようにエピ
タキシャル層１上に絶縁膜８を形成する。そして、図15
（ｅ）に示すように、レジスト膜21及びＳｉ_xＮ_y絶縁
膜19を除去する。（第11実施例）図16は本発明の第11実施例に則した半導
体装置の製造方法を説明する図である。図示例は図10に
示す半導体装置の製造方法に適用することができる。図
16において、図１〜15と同一符号は同一または相当部分
を示す。側壁導電性膜29を覆う側壁絶縁膜30とエピタキ
シャル層１上の絶縁膜８とを後述の如く、本実施例のよ
うに形成してもよい。まず、図16（ａ）、（ｂ）に示す
ように、開口部28内の外部ベース引き出し電極４及び絶
縁膜27側壁に形成された側壁導電性膜29を覆うＳｉＯ₂
側壁絶縁膜30を形成した後、ＳｉＯ₂側壁絶縁膜30側壁
のみにＳｉ_xＮ_y絶縁膜19を形成する。そして、具体的
には、図16（ｃ）、（ｄ）に示すように、Ｓｉ_xＮ_y絶
縁膜19をマスクとして熱処理することによりエピタキシ
ャル層１表面部分を酸化して膜厚約 500ÅのＳｉＯ₂絶
縁膜８を形成した後、Ｓｉ_xＮ_y絶縁膜19を除去するこ
とにより側壁絶縁膜30と絶縁膜８を離間させるエピタキ
シャル層１が露出されるエミッタ開口部９を形成する。（第12実施例）図17は本発明の第12実施例に則した半導
体装置の製造方法を説明する図である。図示例は図10に
示す半導体装置の製造方法を説明する図である。図17に
おいて、図１〜16と同一符号は同一または相当部分を示
す。側壁導電性膜29を覆う側壁絶縁膜30とエピタキシャ
ル層１上の絶縁膜８とを後述の如く、本実施例のように
形成してもよい。まず、図17（ａ）に示すように、開口
部28内の外部ベース引き出し電極４及び絶縁膜27側壁に
形成された側壁導電性膜29を覆うように全面にＳｉＯ₂
絶縁膜18を形成し、全面にＳｉ_xＮ_yを形成した後、異
方性エッチングを行って絶縁膜18凹部側壁のみにＳｉ_x
Ｎ_y絶縁膜よりなるサイドウォール19を形成し、絶縁膜
18凹部内にレジスト膜21を埋め込む。次いで、図17
（ｂ）に示すように、レジスト膜21をマスクとしてＳｉ
_xＮ_y絶縁膜19を除去して開口部22を形成した後、図17
（ｃ）に示すように、レジスト膜21をマスクとして開口
部22内の絶縁膜18をエッチングしてエピタキシャル層１
が露出されるエミッタ開口部９を形成するとともに、側
壁導電性膜29を覆う側壁絶縁膜30を形成し、更にエミッ
タ開口部９を介して側壁絶縁膜30と離間するようにエピ
タキシャル層１上に絶縁膜８を形成した後、レジスト膜
21を除去する。（第13実施例）図18は本発明の第13実施例に則した半導
体装置の構造を示す断面図である。図18において、図１
〜17と同一符号は同一または相当部分を示し、３ｂはエ
ミッタ拡散層10を覆っているｐ型の中濃度ベース層（な
お、外部ベース層は高濃度）であり、３ａはエミッタ拡
散層10間のエミッタ拡散層10を覆っていないｐ^-型の低
濃度ベース層であり、中濃度ベース層３ｂと低濃度ベー
ス層３ａから内部ベース拡散層３が構成されている。こ
のように、本実施例では、内部ベース拡散層３を、エミ
ッタ拡散層10を覆う中濃度ベース層３ｂとエミッタ拡散
層10間のエミッタ拡散層10を覆っていない低濃度ベース
層３ａとから構成したため、第１、７実施例の同一高濃
度で形成された内部ベース拡散層３の場合よりも更にベ
ース〜コレクタ間寄生容量を小さくすることができ好ま
しい。（第14実施例）図19は本発明の第14実施例に則した半導
体装置の構造を示す断面図である。図19において、図１
〜18と同一符号は同一または相当部分を示す。本実施例
では、エミッタ拡散層10を覆っている部分のみに内部ベ
ース拡散層３を形成し、この内部ベース拡散層３間が離
間されてなるように形成し構成したため、第７、第１３
実施例の場合よりも更にベース〜コレクタ間寄生容量を
小さくすることができ好ましい。なお、ベースの形成方
法としては、例えばエミッタ開口部９形成後、この開口
部９からイオン注入法等によりＢ⁺等を導入し、熱処理
して形成すればよい。

【００４９】なお、本発明においては、バイポーラトラ
ンジスタの導電型は問わず、バイポーラトランジスタを
ｎｐｎ型で構成してもよいし、逆のｐｎｐ型で構成して
もよい。また、当然ながらエミッタとコレクタを逆にし
てもよい。また、本発明においては、Ｓｉのみで構成す
る場合には限らず、例えばＧａＡｓ、ＩｎＰ等の化合物
半導体で構成する場合であってもよいし、ＳｉＣ等の半
導体で構成する場合であってもよい。また、エミッタ拡
散層の形成方法は、イオン注入には限らず、ポリＳｉか
らの熱拡散で形成する場合であってもよい。

【００５０】

【発明の効果】本発明によれば、最適なサイドウォール
厚に適した幅でベースエミッタ開口部を形成することが
できるとともに、微細なエミッタ拡散層を容易に形成す
ることができ、エミッタ寄生抵抗及びベース抵抗を増大
させることなくベース〜エミッタ間の寄生容量を容易に
低減することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例に則した半導体装置の構造
を示す断面図である。

【図２】クラウディング効果を説明する図である。

【図３】本発明の第２実施例に則した半導体装置の製造
方法を説明する図である。

【図４】本発明の第２実施例に則した半導体装置の製造
方法を説明する図である。

【図５】本発明の第２実施例に則した半導体装置の製造
方法を説明する図である。

【図６】本発明の第３実施例に則した半導体装置の製造
方法を説明する図である。

【図７】本発明の第４実施例に則した半導体装置の製造
方法を説明する図である。

【図８】本発明の第５実施例に則した半導体装置の製造
方法を説明する図である。

【図９】本発明の第６実施例に則した半導体装置の製造
方法を説明する図である。

【図10】本発明の第７実施例に則した半導体装置の構造
を示す断面図である。

【図11】本発明の第８実施例に則した半導体装置の製造
方法を説明する図である。

【図12】本発明の第８実施例に則した半導体装置の製造
方法を説明する図である。

【図13】本発明の第８実施例に則した半導体装置の製造
方法を説明する図である。

【図14】本発明の第９実施例に則した半導体装置の製造
方法を説明する図である。

【図15】本発明の第10実施例に則した半導体装置の製造
方法を説明する図である。

【図16】本発明の第11実施例に則した半導体装置の製造
方法を説明する図である。

【図17】本発明の第12実施例に則した半導体装置の製造
方法を説明する図である。

【図18】本発明の第13実施例に則した半導体装置の構造
を示す断面図である。

【図19】本発明の第14実施例に則した半導体装置の構造
を示す断面図である。

【図20】従来例のバイポーラトランジスタの構造を示す
断面図である。

【図21】従来例の別のバイポーラトランジスタの構造を
示す断面図である。

【図22】従来例の課題を説明するためのバイポーラトラ
ンジスタの各種の寄生容量の大きさを示す図である。

【図23】従来例の課題を説明するためのバイポーラトラ
ンジスタにおける各種寄生容量や寄生抵抗が高速化にと
ってどの程度の比率を旨めるかを示す図である。

【図24】図20、21に示す従来例のバイポーラトランジス
タの課題を説明する図である。

【符号の説明】

１エピタキシャル層２外部ベース拡散層３内部ベース拡散層４外部ベース引き出し電極５絶縁膜６開口部７側壁絶縁膜８絶縁膜９開口部 10 エミッタ拡散層 11 エミッタ引き出し電極 12 エミッタ電極 13 基板 14 埋め込み拡散層 15 フィールド酸化膜 16 コレクタ拡散層 17 ドープトポリシリコン膜 18 絶縁膜 19 絶縁/導電膜 20 ポリシリコン膜 21 レジスト膜 22 開口部 24 ドープトポリシリコン膜 25、27 絶縁膜 28 開口部 29 側壁導電性膜 30 側壁絶縁膜

Claims

【特許請求の範囲】

【請求項１】下地の半導体層（１）内に外部ベース拡
散層（２）が形成され、該外部ベース拡散層（２）とコ
ンタクトするように該外部ベース拡散層（２）間に内部
ベース拡散層（３）が形成され、該内部ベース拡散層
（３）内に環状のエミッタ拡散層（10）が形成され、該
エミッタ拡散層（10）間の該半導体層（１）上に第１の
絶縁膜（８）が形成され、該エミッタ拡散層（10）上に
開口部（９）を有するように該第１の絶縁膜（８）と離
間して該半導体層（１）上に第２の絶縁膜（７、30）が
形成され、該開口部（９）内の該エミッタ拡散層（10）
とコンタクトするようにエミッタ引き出し電極（11）が
形成されてなることを特徴とする半導体装置。
【請求項２】前記第２の絶縁膜（７）は、前記外部ベ
ース拡散層（２）上に形成された外部ベース引き出し電
極（４）及び絶縁膜（５）の開口部（６）側壁の側壁絶
縁膜であることを特徴とする請求項１記載の半導体装
置。
【請求項３】前記第２の絶縁膜（30）は、前記外部ベ
ース拡散層（２）上に形成された絶縁膜（27）、外部ベ
ース引き出し電極（４）及び絶縁膜（５）の開口部（2
8）側壁の側壁導電性膜（29）を覆う側壁絶縁膜である
ことを特徴とする請求項１記載の半導体装置。
【請求項４】前記内部ベース拡散層（３）は、前記エ
ミッタ拡散層（10）間の該エミッタ拡散層（10）を覆っ
ていない部分（３ａ）と、該部分（３ａ）よりも高濃度
の前記エミッタ拡散層（10）を覆っている部分（３ｂ）
とからなることを特徴とする請求項１乃至３記載の半導
体装置。
【請求項５】前記内部ベース拡散層（３）は、前記エ
ミッタ拡散層（10）を覆っている部分のみが形成されて
該部分が平面方向で環状で、かつ断面方向で離間されて
なることを特徴とする請求項１乃至３記載の半導体装
置。
【請求項６】下地の半導体層（１）上に第１の開口部
（６）を有する絶縁膜（５）及び外部ベース引き出し電
極（４）を形成する工程と、次いで、全面に絶縁膜（１８）を形成する工程と、次いで、該絶縁膜（１８）凹部側壁に該絶縁膜（１８）
とエッチング選択比の異なる側壁膜（１９）を形成する
工程と、次いで、該凹部の該絶縁膜（１８）上から該側壁膜側壁
（１９）にかけて導電性膜（２０）を形成する工程と、次いで、該導電性膜（２０）と該絶縁膜（１８）間の該
側壁膜（１９）を除去して第２の開口部（２２）を形成
する工程と、次いで、該開口部（２２）内の該絶縁膜（１８）を除去
して第３の開口部（９）を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
【請求項７】下地の半導体層（１）上に開口部（６）
を有する絶縁膜（５）及び外部ベース引き出し電極
（４）を形成する工程と、次いで、該開口部（６）内の該絶縁膜（５）及び該外部
ベース引き出し電極（４）側壁に側壁絶縁膜（７）を形
成する工程と、次いで、全面に絶縁膜（２５）を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項８】下地の半導体層（１）上に第１の開口部
（６）を有する絶縁膜（５）及び外部ベース引き出し電
極（４）を形成する工程と、次いで、全面に絶縁膜（１８）及び該絶縁膜（１８）と
エッチング選択比の異なる膜（１９）を形成する工程
と、次いで、該膜（１９）凹部内に該膜（１９）をエッチン
グする際のマスク（２１）を形成する工程と、次いで、該マスク（２１）を用い、該マスク（２１）と
該絶縁膜（１８）間及び該絶縁膜（１８）上の該膜（１
９）を除去して第２の開口部（２２）を形成する工程
と、次いで、該第２の開口部（２２）内の該絶縁膜（１８）
を除去して第３の開口部（９）を形成する工程と、次いで、該マスク（２１）及びその下の該膜（１９）を
除去する工程とを含むことを特徴とする半導体装置の製
造方法。
【請求項９】下地の半導体層（１）上に第１の開口部
（６）を有する絶縁膜（５）及び外部ベース引き出し電
極（４）を形成する工程と、次いで、該第１の開口部（６）内の該絶縁膜（５）及び
該外部ベース引き出し電極（４）側壁に側壁絶縁膜
（７）を形成する工程と、次いで、該側壁絶縁膜（７）側壁に耐酸化性膜（１９）
を形成する工程と、該耐酸化性膜（１９）をマスクとし、該耐酸化性膜（１
９）間の該下地の半導体層（１）を熱酸化して絶縁膜
（８）を形成する工程と、次いで、該耐酸化性膜（１９）を除去して第２の開口部
（９）を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
【請求項１０】下地の半導体層（１）上に第１の開口
部（６）を有する絶縁膜（５）及び外部ベース引き出し
電極（４）を形成する工程と、次いで、全面に絶縁膜（１８）を形成する工程と、次いで、該絶縁膜（１８）凹部側壁に該絶縁膜（１８）
とエッチング選択比の異なる側壁膜（１９）を形成する
工程と、次いで、該凹部の該絶縁膜（１８）上から該側壁膜側壁
（１９）に該側壁膜（１８）をエッチングする際のマス
ク（２１）を形成する工程と、次いで、該マスク（２１）を用い、該マスク（２１）と
該絶縁膜（１８）間の該側壁膜（１９）を除去して第２
の開口部（２２）を形成する工程と、次いで、該マスク（２１）を用い、該第２の開口部（２
２）内の該絶縁膜（１８）を除去して第３の開口部
（９）を形成する工程と、次いで、該マスク（２１）を除去する工程とを含むこと
を特徴とする半導体装置の製造方法。
【請求項１１】前記下地の半導体層（１）と前記外部
ベース引き出し電極（４）間に絶縁膜（２７）を形成
し、該外部ベース引き出し電極（４）とその下の該絶縁
膜（２７）側壁に側壁導電性膜（２９）を形成すること
を特徴とする請求項７及至１０記載の半導体装置の製造
方法。