JPH066826A - クロマノイズリダクション装置 - Google Patents
クロマノイズリダクション装置Info
- Publication number
- JPH066826A JPH066826A JP4158168A JP15816892A JPH066826A JP H066826 A JPH066826 A JP H066826A JP 4158168 A JP4158168 A JP 4158168A JP 15816892 A JP15816892 A JP 15816892A JP H066826 A JPH066826 A JP H066826A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- difference
- limiter amplifier
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 ピン数及び外付け部品点数の削減。
【構成】 入力信号ｖi と出力信号ｖo との差を演算す
る第１の演算手段２と、この第１の演算手段の出力の振
幅を制限する第１のリミッタアンプ４と、入力信号ｖi
と第１のリミッタアンプの出力との差信号を演算し、こ
の差信号を１Ｈ遅延させる遅延回路１８に送出する第２
の演算手段６と、入力信号ｖi を受けて、この入力信号
ｖi の振幅を制限する第２のリミッタアンプ８と、入力
信号ｖi と第２のリミッタアンプの出力との差を演算す
る第３の演算手段１０と、この第３の演算手段の出力と
遅延回路の出力との差を演算し、この差を出力信号ｖo
とする第４の演算手段１２と、を備えている。
る第１の演算手段２と、この第１の演算手段の出力の振
幅を制限する第１のリミッタアンプ４と、入力信号ｖi
と第１のリミッタアンプの出力との差信号を演算し、こ
の差信号を１Ｈ遅延させる遅延回路１８に送出する第２
の演算手段６と、入力信号ｖi を受けて、この入力信号
ｖi の振幅を制限する第２のリミッタアンプ８と、入力
信号ｖi と第２のリミッタアンプの出力との差を演算す
る第３の演算手段１０と、この第３の演算手段の出力と
遅延回路の出力との差を演算し、この差を出力信号ｖo
とする第４の演算手段１２と、を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、クロストーク及びクロ
マノイズを除去するクロマノイズリダクション装置に関
するもので、特にＶＴＲ等に用いられる。
マノイズを除去するクロマノイズリダクション装置に関
するもので、特にＶＴＲ等に用いられる。
【０００２】
【従来の技術】ＶＴＲ等に使用される従来のクロマノイ
ズリダクション装置の構成を図３に示す。この装置はま
ず、ノイズ等を含む再生色信号ｖi と、この再生色信号
ｖi を例えばＣＣＤからなる１Ｈ遅延回路４１により１
Ｈ遅延した信号ｖ1 との差ｖ′を加算器３１において演
算する。この時、演算された信号ｖ′は、１Ｈ遅延量を
τH とすると、 ｖ′＝（１−ｅ -ｊωτH ）・ｖi となり、水平同期周波数ｆH （＝１／τH ）を周期に持
つ信号となる。したがって信号ｖ′とｖi の振幅比の絶
対値｜ｖ′｜／｜ｖi ｜は、図４（ａ）に示すようなく
し特性を有し、信号ｖ′は隣接トラックからのクロスト
ークが除去されたものとなる。なお、ｆscは色信号副搬
送波周波数を示す。
ズリダクション装置の構成を図３に示す。この装置はま
ず、ノイズ等を含む再生色信号ｖi と、この再生色信号
ｖi を例えばＣＣＤからなる１Ｈ遅延回路４１により１
Ｈ遅延した信号ｖ1 との差ｖ′を加算器３１において演
算する。この時、演算された信号ｖ′は、１Ｈ遅延量を
τH とすると、 ｖ′＝（１−ｅ -ｊωτH ）・ｖi となり、水平同期周波数ｆH （＝１／τH ）を周期に持
つ信号となる。したがって信号ｖ′とｖi の振幅比の絶
対値｜ｖ′｜／｜ｖi ｜は、図４（ａ）に示すようなく
し特性を有し、信号ｖ′は隣接トラックからのクロスト
ークが除去されたものとなる。なお、ｆscは色信号副搬
送波周波数を示す。
【０００３】次に、クロマノイズリダクション装置の出
力ｖo を１Ｈ遅延回路４２によって１Ｈ遅延した信号ｖ
2 と上記演算された信号ｖ′との和を加算器３２におい
て演算し、この加算器３２から出力される信号の振幅を
リミッタアンプ３３によって制限し、このアンプ３３の
出力と上記信号ｖ′との差を加算器３４において演算
し、この差を装置の出力ｖo （＝ｖ′−ｋ（ｖ2 ＋
ｖ′））とする。なお、ｋ（＜１）はアンプ３３の増幅
率を表わし、信号ｖ′の振幅に依存する。すると、装置
の出力ｖo は ｖo ＝（１−ｋ）ｖ′−ｋｖ2 ＝（１−ｋ）ｖ′−ｋｖo ｅ -ｊωτH したがって Ｖo ＝（１−ｋ）ｖ′／（１＋ｋｅ -ｊωτH ） となり、信号ｖo と信号ｖ′の振幅比の絶対値｜ｖo ｜
／｜ｖ′｜は図４（ｂ）に示すような特性を有し、信号
ｖ′の振幅の大きさに依存したものとなる。これによ
り、色信号のノイズを除去することができる。
力ｖo を１Ｈ遅延回路４２によって１Ｈ遅延した信号ｖ
2 と上記演算された信号ｖ′との和を加算器３２におい
て演算し、この加算器３２から出力される信号の振幅を
リミッタアンプ３３によって制限し、このアンプ３３の
出力と上記信号ｖ′との差を加算器３４において演算
し、この差を装置の出力ｖo （＝ｖ′−ｋ（ｖ2 ＋
ｖ′））とする。なお、ｋ（＜１）はアンプ３３の増幅
率を表わし、信号ｖ′の振幅に依存する。すると、装置
の出力ｖo は ｖo ＝（１−ｋ）ｖ′−ｋｖ2 ＝（１−ｋ）ｖ′−ｋｖo ｅ -ｊωτH したがって Ｖo ＝（１−ｋ）ｖ′／（１＋ｋｅ -ｊωτH ） となり、信号ｖo と信号ｖ′の振幅比の絶対値｜ｖo ｜
／｜ｖ′｜は図４（ｂ）に示すような特性を有し、信号
ｖ′の振幅の大きさに依存したものとなる。これによ
り、色信号のノイズを除去することができる。
【０００４】
【発明が解決しようとする課題】上述の従来のクロマノ
イズリダクション装置においては、チャンネル間のクロ
ストーク及びクロマノイズを除去するために、１Ｈ遅延
回路を２個必要とした。そして、これらの１Ｈ遅延回路
４１，４２は外付けであり、クロマノイズリダクション
装置は一般に半導体チップ上に製作されるため、クロマ
ノイズリダクション装置との接続には図３に示すように
４個の端子（ピン）３７ａ，３７ｂ，３７ｃ，３７ｄが
必要であった。このため、外付け部品点数の削減及び高
密度実装化の障害となっていた。本発明は上記事情を考
慮してなされたものであって、ピン数及び外付け部品点
数を可及的に減少させることのできるクロマノイズリダ
クション装置を提供することを目的とする。
イズリダクション装置においては、チャンネル間のクロ
ストーク及びクロマノイズを除去するために、１Ｈ遅延
回路を２個必要とした。そして、これらの１Ｈ遅延回路
４１，４２は外付けであり、クロマノイズリダクション
装置は一般に半導体チップ上に製作されるため、クロマ
ノイズリダクション装置との接続には図３に示すように
４個の端子（ピン）３７ａ，３７ｂ，３７ｃ，３７ｄが
必要であった。このため、外付け部品点数の削減及び高
密度実装化の障害となっていた。本発明は上記事情を考
慮してなされたものであって、ピン数及び外付け部品点
数を可及的に減少させることのできるクロマノイズリダ
クション装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】第１の発明によるクロマ
ノイズリダクション装置は、入力信号と出力信号との差
を演算する第１の演算手段と、この第１の演算手段の出
力の振幅を制限する第１のリミッタアンプと、前記入力
信号と前記第１のリミッタアンプの出力との差信号を演
算し、この差信号を１Ｈ遅延させる遅延回路に送出する
第２の演算手段と、前記入力信号を受けて、この入力信
号の振幅を制限する第２のリミッタアンプと、前記入力
信号と前記第２のリミッタアンプの出力との差を演算す
る第３の演算手段と、この第３の演算手段の出力と前記
遅延回路の出力との差を演算し、この差を前記出力信号
とする第４の演算手段と、を備えていることを特徴とす
る。
ノイズリダクション装置は、入力信号と出力信号との差
を演算する第１の演算手段と、この第１の演算手段の出
力の振幅を制限する第１のリミッタアンプと、前記入力
信号と前記第１のリミッタアンプの出力との差信号を演
算し、この差信号を１Ｈ遅延させる遅延回路に送出する
第２の演算手段と、前記入力信号を受けて、この入力信
号の振幅を制限する第２のリミッタアンプと、前記入力
信号と前記第２のリミッタアンプの出力との差を演算す
る第３の演算手段と、この第３の演算手段の出力と前記
遅延回路の出力との差を演算し、この差を前記出力信号
とする第４の演算手段と、を備えていることを特徴とす
る。
【０００６】又第２の発明によるクロマノイズリダクシ
ョン装置は、１Ｈ遅延させる遅延回路の出力の振幅を制
限する第１のリミッタアンプと、入力信号と前記第１の
リミッタアンプの出力との差を演算する第１の演算手段
と、この第１の演算手段の出力と前記遅延回路の出力と
の差を演算する第２の演算手段と、この第２の演算手段
の出力の振幅を制限する第２のリミッタアンプと、前記
第２の演算手段の出力と前記第２のリミッタアンプの出
力との差を演算する第３の演算手段と、を備えているこ
とを特徴とする。
ョン装置は、１Ｈ遅延させる遅延回路の出力の振幅を制
限する第１のリミッタアンプと、入力信号と前記第１の
リミッタアンプの出力との差を演算する第１の演算手段
と、この第１の演算手段の出力と前記遅延回路の出力と
の差を演算する第２の演算手段と、この第２の演算手段
の出力の振幅を制限する第２のリミッタアンプと、前記
第２の演算手段の出力と前記第２のリミッタアンプの出
力との差を演算する第３の演算手段と、を備えているこ
とを特徴とする。
【０００７】
【作用】上述のように構成された第１及び第２の発明の
クロマノイズリダクション装置によれば、遅延回路は１
つで充分であり、これにより、ピン数及び外付けの部品
点数を削減することができる。
クロマノイズリダクション装置によれば、遅延回路は１
つで充分であり、これにより、ピン数及び外付けの部品
点数を削減することができる。
【０００８】
【実施例】第１の発明によるクロマノイズリダクション
装置（以下、単に装置ともいう）の実施例の構成を図１
に示す。この実施例の装置は加算器２，６，１０，１２
と、リミッタアンプ４，８とを備えている。装置の入力
信号である再生色信号ｖiと装置の出力信号ｖo との差
（＝ｖi −ｖo ）を加算器２において演算し、この演算
された差をリミッタアンプ４に入力し、振幅の制限され
た信号ｖ1 をリミッタアンプ４の出力として得る。この
時ｋをリミッタアンプ４の増幅率とすると、信号ｖ1 は ｖ1 ＝ｋ（ｖi −ｖo ） と表わされる。
装置（以下、単に装置ともいう）の実施例の構成を図１
に示す。この実施例の装置は加算器２，６，１０，１２
と、リミッタアンプ４，８とを備えている。装置の入力
信号である再生色信号ｖiと装置の出力信号ｖo との差
（＝ｖi −ｖo ）を加算器２において演算し、この演算
された差をリミッタアンプ４に入力し、振幅の制限され
た信号ｖ1 をリミッタアンプ４の出力として得る。この
時ｋをリミッタアンプ４の増幅率とすると、信号ｖ1 は ｖ1 ＝ｋ（ｖi −ｖo ） と表わされる。
【０００９】次に上記信号ｖ1 は加算器６において再生
色信号ｖi との差ｖ2 （＝ｖi −ｖ1 ）が演算され、こ
の差ｖ2 が接続端子１７ａを介して例えばＣＣＤからな
る遅延回路１８に送られ、１Ｈ遅延された信号ｖ3 が遅
延回路１８から出力される。この時、τH を１Ｈ遅延量
とすると、信号ｖ3 は、 ｖ3 ＝ｖ2 ・ｅ-jωτH と表わされる。
色信号ｖi との差ｖ2 （＝ｖi −ｖ1 ）が演算され、こ
の差ｖ2 が接続端子１７ａを介して例えばＣＣＤからな
る遅延回路１８に送られ、１Ｈ遅延された信号ｖ3 が遅
延回路１８から出力される。この時、τH を１Ｈ遅延量
とすると、信号ｖ3 は、 ｖ3 ＝ｖ2 ・ｅ-jωτH と表わされる。
【００１０】又、入力信号ｖi はリミッタアンプ８に入
力され、このリミッタアンプ８の出力と入力信号との差
ｖ4 （＝ｖi −ｋｖi ）が加算器１０において演算され
る。そして、信号ｖ4 と接続端子１７ｂを介して得られ
る遅延回路１８からの出力信号ｖ3 との差（＝ｖ4 −ｖ
3 ）が加算器１２において演算され、この演算結果が装
置の出力信号ｖo となる。すなわち、 ｖo ＝ｖ4 −ｖ3 となる。
力され、このリミッタアンプ８の出力と入力信号との差
ｖ4 （＝ｖi −ｋｖi ）が加算器１０において演算され
る。そして、信号ｖ4 と接続端子１７ｂを介して得られ
る遅延回路１８からの出力信号ｖ3 との差（＝ｖ4 −ｖ
3 ）が加算器１２において演算され、この演算結果が装
置の出力信号ｖo となる。すなわち、 ｖo ＝ｖ4 −ｖ3 となる。
【００１１】以上述べたことから入力信号ｖi と出力信
号ｖo との関係は となって、図３に示す従来の装置の入出力特性と一致す
る。そして、この第１の発明の実施例の装置は外付けと
なる遅延回路としては従来の装置と異なり、１個で良
く、接続端子（ピン）１７ａ，１７ｂの数も２個あれば
良い。これにより、ピン数及び外付け部品点数を従来の
ものに比べて減少させることができる。
号ｖo との関係は となって、図３に示す従来の装置の入出力特性と一致す
る。そして、この第１の発明の実施例の装置は外付けと
なる遅延回路としては従来の装置と異なり、１個で良
く、接続端子（ピン）１７ａ，１７ｂの数も２個あれば
良い。これにより、ピン数及び外付け部品点数を従来の
ものに比べて減少させることができる。
【００１２】次に第２発明によるクロマノイズリダクシ
ョン装置の実施例の構成を図２に示す。この実施例の装
置は加算器２２，２６，３０と、リミッタアンプ２４，
２８とを備えている。まず装置の入力信号ｖi とリミッ
タアンプ２４の出力との差信号ｖ1 が加算器２２におい
て演算される。すなわちリミッタアンプ２４の入力信号
をｖ2 、リミッタアンプ２４の増幅率をｋとすると、信
号ｖ1 は ｖ1 ＝ｖi −ｋ・ｖ2 となる。そしてこの信号ｖ1 は接続端子３７ａを介し
て、例えば１Ｈ遅延線からなる遅延回路３８に送られ、
１Ｈ遅延された信号ｖ2 が遅延回路３８から出力されて
接続端子３７ｂを介してリミッタアンプ２４及び加算器
２６に送られる。すなわち、遅延回路３８の１Ｈ遅延量
をτH とすると、信号ｖ2 は ｖ2 ＝ｖ1 ・ｅ-jωτH と表わされる。そしてこの信号ｖ2 と加算器２２の出力
である信号ｖ1 との差信号ｖ3 （＝ｖ1 −ｖ2 ）が加算
器２６において演算され、この信号ｖ3 がリミッタアン
プ２８及び加算器３０に送られる。信号ｖ3 と、この信
号ｖ3 をリミッタアンプ２８に入力して得られる信号ｋ
・ｖ3 との差信号（＝ｖ3 −ｋ・ｖ3 ）が加算器３０に
おいて演算され、この差信号が装置の出力信号ｖo とな
る。
ョン装置の実施例の構成を図２に示す。この実施例の装
置は加算器２２，２６，３０と、リミッタアンプ２４，
２８とを備えている。まず装置の入力信号ｖi とリミッ
タアンプ２４の出力との差信号ｖ1 が加算器２２におい
て演算される。すなわちリミッタアンプ２４の入力信号
をｖ2 、リミッタアンプ２４の増幅率をｋとすると、信
号ｖ1 は ｖ1 ＝ｖi −ｋ・ｖ2 となる。そしてこの信号ｖ1 は接続端子３７ａを介し
て、例えば１Ｈ遅延線からなる遅延回路３８に送られ、
１Ｈ遅延された信号ｖ2 が遅延回路３８から出力されて
接続端子３７ｂを介してリミッタアンプ２４及び加算器
２６に送られる。すなわち、遅延回路３８の１Ｈ遅延量
をτH とすると、信号ｖ2 は ｖ2 ＝ｖ1 ・ｅ-jωτH と表わされる。そしてこの信号ｖ2 と加算器２２の出力
である信号ｖ1 との差信号ｖ3 （＝ｖ1 −ｖ2 ）が加算
器２６において演算され、この信号ｖ3 がリミッタアン
プ２８及び加算器３０に送られる。信号ｖ3 と、この信
号ｖ3 をリミッタアンプ２８に入力して得られる信号ｋ
・ｖ3 との差信号（＝ｖ3 −ｋ・ｖ3 ）が加算器３０に
おいて演算され、この差信号が装置の出力信号ｖo とな
る。
【００１３】したがって、出力信号ｖo は ｖo ＝（１−ｋ）ｖ3 ＝（１−ｋ）（ｖ1 −ｖ2 ） ＝（１−ｋ）（１−ｅ-jωτH ）ｖ1 となり、又ｖ1 は ｖ1 ＝ｖi ／（１＋ｋ・ｅ-jωτH ） であるから、信号ｖo は ｖo ＝ｖi （１−ｋ）（１−ｅ-jωτH ）／（１＋ｋ・ｅ-jωτH ） となり、入出力特性は図１の第１の発明の実施例のもの
と一致する。この第２の発明の実施例の装置も第１の発
明の実施例の装置と同様、外付けされる遅延回路は１個
で良く、第１の発明の実施例と同様の効果を得ることが
できる。
と一致する。この第２の発明の実施例の装置も第１の発
明の実施例の装置と同様、外付けされる遅延回路は１個
で良く、第１の発明の実施例と同様の効果を得ることが
できる。
【００１４】
【発明の効果】本発明によれば、ピン数及び外付け部品
点数を従来のものに比べて減少させることができる。
点数を従来のものに比べて減少させることができる。
【図１】第１の発明の実施例の構成を示すブロック図。
【図２】第２の発明の実施例の構成を示すブロック図。
【図３】従来の装置の構成を示すブロック図。
【図４】従来の装置に使用されるフィルタの特性を示す
グラフ。 ２，６，１０，１２ 加算器 ４，８ リミッタアンプ １８ 遅延回路 ｖi 入力信号 ｖo 出力信号
グラフ。 ２，６，１０，１２ 加算器 ４，８ リミッタアンプ １８ 遅延回路 ｖi 入力信号 ｖo 出力信号
Claims (2)
- 【請求項１】入力信号と出力信号との差を演算する第１
の演算手段と、この第１の演算手段の出力の振幅を制限
する第１のリミッタアンプと、前記入力信号と前記第１
のリミッタアンプの出力との差信号を演算し、この差信
号を１Ｈ遅延させる遅延回路に送出する第２の演算手段
と、前記入力信号を受けて、この入力信号の振幅を制限
する第２のリミッタアンプと、前記入力信号と前記第２
のリミッタアンプの出力との差を演算する第３の演算手
段と、この第３の演算手段の出力と前記遅延回路の出力
との差を演算し、この差を前記出力信号とする第４の演
算手段と、を備えていることを特徴とするクロマノイズ
リダクション装置。 - 【請求項２】１Ｈ遅延させる遅延回路の出力の振幅を制
限する第１のリミッタアンプと、入力信号と前記第１の
リミッタアンプの出力との差を演算する第１の演算手段
と、この第１の演算手段の出力と前記遅延回路の出力と
の差を演算する第２の演算手段と、この第２の演算手段
の出力の振幅を制限する第２のリミッタアンプと、前記
第２の演算手段の出力と前記第２のリミッタアンプの出
力との差を演算する第３の演算手段と、を備えているこ
とを特徴とするクロマノイズリダクション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158168A JPH066826A (ja) | 1992-06-17 | 1992-06-17 | クロマノイズリダクション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158168A JPH066826A (ja) | 1992-06-17 | 1992-06-17 | クロマノイズリダクション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066826A true JPH066826A (ja) | 1994-01-14 |
Family
ID=15665764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4158168A Pending JPH066826A (ja) | 1992-06-17 | 1992-06-17 | クロマノイズリダクション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066826A (ja) |
-
1992
- 1992-06-17 JP JP4158168A patent/JPH066826A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186514A2 (en) | Comb filter | |
| JPH066826A (ja) | クロマノイズリダクション装置 | |
| JP2548448B2 (ja) | 多次元非線形信号処理装置 | |
| JPS6089174A (ja) | カラーテレビジヨン受像機の輝度チヤンネル用デジタルフイルタ集積回路 | |
| JP3454990B2 (ja) | 信号処理回路 | |
| JP2845429B2 (ja) | 信号処理装置 | |
| JP2590812B2 (ja) | 輪郭補償回路 | |
| JP2744163B2 (ja) | Ｐａｌ色信号ノイズ除去回路 | |
| JPS60197088A (ja) | カラ−ビデオ信号の処理回路 | |
| KR0113721Y1 (ko) | 전하결합소자를 이용한 에코장치 | |
| JP2568554B2 (ja) | 映像信号処理装置 | |
| JP2868400B2 (ja) | 輝度信号・色信号分離回路 | |
| JPH0528948B2 (ja) | ||
| JP2789601B2 (ja) | 非線形信号処理装置 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JPS615700A (ja) | 低域雑音除去回路 | |
| JPH0740746B2 (ja) | 色線順次ｔｃｉ信号の垂直エンファシス回路並びに垂直エンファシス及びディエンファシス回路 | |
| JP3021194B2 (ja) | 映像機器におけるクシ型フィルタ | |
| JPH04632Y2 (ja) | ||
| JPH01318485A (ja) | くし形フィルタ | |
| JPS6112194A (ja) | 輝度信号クロマ信号分離回路 | |
| JPH04262690A (ja) | 非線形信号処理装置 | |
| JPH04262689A (ja) | 非線形信号処理装置 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JPH0683428B2 (ja) | 映像信号処理装置 |