JPH0660201A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0660201A JPH0660201A JP4208678A JP20867892A JPH0660201A JP H0660201 A JPH0660201 A JP H0660201A JP 4208678 A JP4208678 A JP 4208678A JP 20867892 A JP20867892 A JP 20867892A JP H0660201 A JPH0660201 A JP H0660201A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- value
- modulo register
- timer
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】カウンタのオーバーフロー信号に同期して、モ
ジュロ・レジスタの値がインクリメントされる機能を備
えてプログラマブル・タイマを内蔵したマイクロコンピ
ュータを提供する。 【構成】クロックに同期してカウント・アップする第１
のカウンタ３と、タイマ動作の周期をきめる値を保持す
るモジュロ・レジスタ１と、第１のカウンタ３とモジュ
ロ・レジスタ１の値を比較して一致すれば一致信号を出
力するコンパレータ２を有し、評価時に第１のカウンタ
３のオーバーフロー信号をカウントしてモジュロ・レジ
スタ１の値をインクリメントする第２のカウンタ５を備
えてプログラマブル・タイマを内蔵したマイクロコンピ
ュータを構成する。
ジュロ・レジスタの値がインクリメントされる機能を備
えてプログラマブル・タイマを内蔵したマイクロコンピ
ュータを提供する。 【構成】クロックに同期してカウント・アップする第１
のカウンタ３と、タイマ動作の周期をきめる値を保持す
るモジュロ・レジスタ１と、第１のカウンタ３とモジュ
ロ・レジスタ１の値を比較して一致すれば一致信号を出
力するコンパレータ２を有し、評価時に第１のカウンタ
３のオーバーフロー信号をカウントしてモジュロ・レジ
スタ１の値をインクリメントする第２のカウンタ５を備
えてプログラマブル・タイマを内蔵したマイクロコンピ
ュータを構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特にマイクロコンピュータに内蔵されるプログ
ラマブル・タイマに関する。
に関し、特にマイクロコンピュータに内蔵されるプログ
ラマブル・タイマに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータに内蔵され
るプログラマブル・タイマは、例えば図４に示すブロッ
ク図のように、入力するクロックに同期してカウントア
ップする第１のカウンタ３と、タイマ動作の周期をきめ
る値を保持するモジュロ・レジスタ１と、第１のカウン
タ３とモジュロ・レジスタ１の値を比較し一致すれば一
致信号を出力するコンパレータ２とを備えている。
るプログラマブル・タイマは、例えば図４に示すブロッ
ク図のように、入力するクロックに同期してカウントア
ップする第１のカウンタ３と、タイマ動作の周期をきめ
る値を保持するモジュロ・レジスタ１と、第１のカウン
タ３とモジュロ・レジスタ１の値を比較し一致すれば一
致信号を出力するコンパレータ２とを備えている。
【０００３】次に従来技術のマイクロコンピュータに内
蔵されるプログラマブル・タイマの動作について、図４
および図５を用いて説明する。
蔵されるプログラマブル・タイマの動作について、図４
および図５を用いて説明する。
【０００４】図４は従来のマイクロコンピュータにおけ
るプログラマブル・タイマーの一例を示すブロック図で
あり、図５はその動作を説明するためのタイミングチャ
ートである。
るプログラマブル・タイマーの一例を示すブロック図で
あり、図５はその動作を説明するためのタイミングチャ
ートである。
【０００５】タイマの周期をｎとして動作させる場合、
まず、内部バス４を通じて命令によりモジュロ・レジス
タ１にｎを設定し（図５の５０）、タイマ・スタート命
令を実行する（図５の５１）。このタイマ・スタート命
令の実行により、第１のカウンタ３が初期化される（図
５の第１のカウンタの値０）。その後、第１のカウンタ
３はクロックに同期してカウントアップを行う。
まず、内部バス４を通じて命令によりモジュロ・レジス
タ１にｎを設定し（図５の５０）、タイマ・スタート命
令を実行する（図５の５１）。このタイマ・スタート命
令の実行により、第１のカウンタ３が初期化される（図
５の第１のカウンタの値０）。その後、第１のカウンタ
３はクロックに同期してカウントアップを行う。
【０００６】コンパレータ２は第１のカウンタ３の内容
とモジュロ・レジスタ１の内容を比較し、一致すれば一
致信号を出力する（図５の５２）。又、第１のカウンタ
３はオーバーフローすると初期値“０”に戻り（図５の
５３）、モジュロ・レジスタ１に再び次の値ｎ＋１を設
定し（図５の５４）、タイマ・スタート命令を実行し
（図５の５５）、第１のカウンタはカウントアップを繰
り返し、モジュロ・レジスタ１の内容と第１のカウンタ
３であるカウント・レジスタの内容と比較して一致して
いれば一致信号を出力する（図５の５６）。
とモジュロ・レジスタ１の内容を比較し、一致すれば一
致信号を出力する（図５の５２）。又、第１のカウンタ
３はオーバーフローすると初期値“０”に戻り（図５の
５３）、モジュロ・レジスタ１に再び次の値ｎ＋１を設
定し（図５の５４）、タイマ・スタート命令を実行し
（図５の５５）、第１のカウンタはカウントアップを繰
り返し、モジュロ・レジスタ１の内容と第１のカウンタ
３であるカウント・レジスタの内容と比較して一致して
いれば一致信号を出力する（図５の５６）。
【０００７】ここで、例えば８ビット・タイマの場合、
モジュロ・レジスタ１に設定し得る値は０〜ＦＦＨであ
る。従って、従来技術で完全な評価を行うためには前述
のタイマ動作をｎ＝ＯＦＦＨに設定して２５６回行って
いる。
モジュロ・レジスタ１に設定し得る値は０〜ＦＦＨであ
る。従って、従来技術で完全な評価を行うためには前述
のタイマ動作をｎ＝ＯＦＦＨに設定して２５６回行って
いる。
【０００８】
【発明が解決しようとする課題】この従来のマイクロコ
ンピュータに内蔵されるプログラマブル・タイマでは、
モジュロ・レジスタの値を自動的に連続変化させること
が出来ず、モジュロ・レジスタに値を設定するには命令
により行うしかなかった。
ンピュータに内蔵されるプログラマブル・タイマでは、
モジュロ・レジスタの値を自動的に連続変化させること
が出来ず、モジュロ・レジスタに値を設定するには命令
により行うしかなかった。
【０００９】従って、モジュロ・レジスタの値を変化さ
せ評価する場合には命令によりモジュロ・レジスタの値
を再設定し直していた。例えば８ビットのプログラマブ
ル・タイマの場合、完全な評価を行うためにはモジュロ
・レジスタに順次０〜ＦＦＨの値を２５６回設定してタ
イマ動作を行っていた。
せ評価する場合には命令によりモジュロ・レジスタの値
を再設定し直していた。例えば８ビットのプログラマブ
ル・タイマの場合、完全な評価を行うためにはモジュロ
・レジスタに順次０〜ＦＦＨの値を２５６回設定してタ
イマ動作を行っていた。
【００１０】またこの為、プログラマブル・タイマの評
価をマイクロコンピュータの他のハードウェアの評価と
並行して行うことが困難であるとい欠点を有してる。
価をマイクロコンピュータの他のハードウェアの評価と
並行して行うことが困難であるとい欠点を有してる。
【００１１】本発明の目的は、前述の欠点を除去するこ
とにより、カンウタのオーバーフローに同期してモジュ
ロ・レジスタの値がインクリメントする機能を有するプ
ログラマブル・タイマを内蔵したマイクロコンピュータ
を提供することにある。
とにより、カンウタのオーバーフローに同期してモジュ
ロ・レジスタの値がインクリメントする機能を有するプ
ログラマブル・タイマを内蔵したマイクロコンピュータ
を提供することにある。
【００１２】
【課題を解決するための手段】本発明の特徴は、タイマ
スタート命令によってリセットされ、且つクロック信号
に同期してカウントアップする第１のカウンタと、命令
によりタイマ動作の周期をきめる値が設定されその値を
保持するモジュロ・レジスタと、前記第１のカウンタと
前記モジュロ・レジスタの値を比較して一致すれば一致
信号を出力するコンパレータとを有するプログラマブル
・タイマを備えたマイクロコンピュータにおいて、テス
ト時に前記モジュロ・レジスタの値を命令によりリセッ
ト後、前記第１のカウンタのオーバーフロー信号に同期
して前記モジュロ・レジスタの値をインクリメントする
手段を有するプログラマブル・タイマを備えたことにあ
る。
スタート命令によってリセットされ、且つクロック信号
に同期してカウントアップする第１のカウンタと、命令
によりタイマ動作の周期をきめる値が設定されその値を
保持するモジュロ・レジスタと、前記第１のカウンタと
前記モジュロ・レジスタの値を比較して一致すれば一致
信号を出力するコンパレータとを有するプログラマブル
・タイマを備えたマイクロコンピュータにおいて、テス
ト時に前記モジュロ・レジスタの値を命令によりリセッ
ト後、前記第１のカウンタのオーバーフロー信号に同期
して前記モジュロ・レジスタの値をインクリメントする
手段を有するプログラマブル・タイマを備えたことにあ
る。
【００１３】また、前記手段は、タイマスタート命令に
よってリセットされ、且つ前記第１のカンウンタのオー
バフロー信号に同期してインクリメントされる第２のカ
ウンタの値を用いて前記モジュロ・レジスタの値をイン
クリメントすることができる。
よってリセットされ、且つ前記第１のカンウンタのオー
バフロー信号に同期してインクリメントされる第２のカ
ウンタの値を用いて前記モジュロ・レジスタの値をイン
クリメントすることができる。
【００１４】さらに、前記手段は、命令によりカウンタ
の内容をリセット後、前記オーバーフロー信号に同期し
てインクリメントし、且つ前記インクリメントされた値
を保持する第３のカウンタを用いることができる。
の内容をリセット後、前記オーバーフロー信号に同期し
てインクリメントし、且つ前記インクリメントされた値
を保持する第３のカウンタを用いることができる。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の第１の実施例のマイクロコ
ンピュータに内蔵されるプログラマブル・タイマのブロ
ック図である。
ンピュータに内蔵されるプログラマブル・タイマのブロ
ック図である。
【００１７】入力するクロックに同期してカウントアッ
プする第１のカウンタ３と、タイマ動作の周期をきめる
値を保持するモジュロ・レジスタ１と、第１のカウンタ
３とモジュロ・レジスタ１の値を比較して一致すれば一
致信号を出力するコンパレータ２と、評価時に第１のカ
ウンタ３のオーバーフロー信号に同期してモジュロ・レ
ジスタ１の値をインクリメントする第２のカウンタ５
と、評価時に第２のカウンタ５の値をモジュロ・レジス
タ１にセットするバッファ６とを備えている。
プする第１のカウンタ３と、タイマ動作の周期をきめる
値を保持するモジュロ・レジスタ１と、第１のカウンタ
３とモジュロ・レジスタ１の値を比較して一致すれば一
致信号を出力するコンパレータ２と、評価時に第１のカ
ウンタ３のオーバーフロー信号に同期してモジュロ・レ
ジスタ１の値をインクリメントする第２のカウンタ５
と、評価時に第２のカウンタ５の値をモジュロ・レジス
タ１にセットするバッファ６とを備えている。
【００１８】次に第１の実施例のマイクロコンピュータ
に内蔵されるプログラマブル・タイマの動作について、
図１に示すプログラマブル・タイマのブロック図，およ
び図３を示すプログラマブル・タイマの動作を説明する
タイミングチャートを用いて説明する。
に内蔵されるプログラマブル・タイマの動作について、
図１に示すプログラマブル・タイマのブロック図，およ
び図３を示すプログラマブル・タイマの動作を説明する
タイミングチャートを用いて説明する。
【００１９】まず、評価時にはテスト信号をアクティブ
にし、論理ゲート７，８及びバッファ６はそれぞれ命令
スタート信号，オーバーフロー信号及び第２のカウンタ
５の出力を受け入れ可能状態にする。次に内部バス４か
らモジュロ・レジスタ１に初期値を設定する（図３の３
０）。
にし、論理ゲート７，８及びバッファ６はそれぞれ命令
スタート信号，オーバーフロー信号及び第２のカウンタ
５の出力を受け入れ可能状態にする。次に内部バス４か
らモジュロ・レジスタ１に初期値を設定する（図３の３
０）。
【００２０】次にタイマ・スタート命令を実行する（図
３の３１）。このタイマ・スタート命令の実行により、
第１のカウンタ３および第２のカウンタ５が初期化され
“０”となる。その後、第１のカウンタ３はクロックに
同期してカウントアップを行う。
３の３１）。このタイマ・スタート命令の実行により、
第１のカウンタ３および第２のカウンタ５が初期化され
“０”となる。その後、第１のカウンタ３はクロックに
同期してカウントアップを行う。
【００２１】コンパレータ２は第１のカウンタ３の内容
とモジュロ・レジスタ１の内容を比較し、一致すれば一
致信号を出力する（図３の３２）。又、第１のカウンタ
３はオーバーフロー信号により初期値“０”に戻りカウ
ントアップを繰り返す（図３の３３〜３５）。このオー
バーフロー信号により第２のカウンタ５はカウントアッ
プされその内容がバッファ６を介してモジュロ・レジス
タ１に設定される。
とモジュロ・レジスタ１の内容を比較し、一致すれば一
致信号を出力する（図３の３２）。又、第１のカウンタ
３はオーバーフロー信号により初期値“０”に戻りカウ
ントアップを繰り返す（図３の３３〜３５）。このオー
バーフロー信号により第２のカウンタ５はカウントアッ
プされその内容がバッファ６を介してモジュロ・レジス
タ１に設定される。
【００２２】前述したタイマ・スタート命令の実行によ
る第１のカウンタ３と第２のカウンタ５の初期化以後の
動作を所定の回数くり返し実行する。
る第１のカウンタ３と第２のカウンタ５の初期化以後の
動作を所定の回数くり返し実行する。
【００２３】従って、テスト信号をアクティブにし、モ
ジュロ・レジスタ１に初期値“０”を設定し、スタート
命令を実行するだけでモジュロ・レジスタ１に設定し得
る全ての値に対して自動的かつ連続的にテストが行われ
る。
ジュロ・レジスタ１に初期値“０”を設定し、スタート
命令を実行するだけでモジュロ・レジスタ１に設定し得
る全ての値に対して自動的かつ連続的にテストが行われ
る。
【００２４】すなわち、従来は第１のカウンタ３がオー
バーフローした時点で再度タイマ・スタート命令を実行
しなければならなかったが、上述したようにタイマ・ス
タート命令は１度実行するだけでよい。
バーフローした時点で再度タイマ・スタート命令を実行
しなければならなかったが、上述したようにタイマ・ス
タート命令は１度実行するだけでよい。
【００２５】次に第２の実施例について図面を参照して
説明する。
説明する。
【００２６】図２は本発明の第２の実施例のマイクロコ
ンピュータに内蔵されるプログラマブル・タイマのブロ
ック図である。
ンピュータに内蔵されるプログラマブル・タイマのブロ
ック図である。
【００２７】図２によれば、入力するクロックに同期し
てカウントアップする第１のカウンタ３と、タイマ動作
の周期をきめる値を保持し、第１のカウンタ３のオーバ
ーフロー信号に同期してカウントアップする第３のカウ
ンタ（モジュロ・レジスタ）９と、第１のカウンタ３と
第３のカウンタ（モジュロ・レジスタ）９の値を比較し
一致すれば一致信号を出力するコンパレータ２と、テス
ト信号とオーバーフロー信号によって第３のカウンタ９
にインクリメント信号を出力する論理ゲート１０を備え
ている。
てカウントアップする第１のカウンタ３と、タイマ動作
の周期をきめる値を保持し、第１のカウンタ３のオーバ
ーフロー信号に同期してカウントアップする第３のカウ
ンタ（モジュロ・レジスタ）９と、第１のカウンタ３と
第３のカウンタ（モジュロ・レジスタ）９の値を比較し
一致すれば一致信号を出力するコンパレータ２と、テス
ト信号とオーバーフロー信号によって第３のカウンタ９
にインクリメント信号を出力する論理ゲート１０を備え
ている。
【００２８】次に第２の実施例のマイクロコンピュータ
に内蔵されるプログラマブル・タイマの動作について、
図２および図３を用いて説明する。
に内蔵されるプログラマブル・タイマの動作について、
図２および図３を用いて説明する。
【００２９】まず、評価時にはテスト信号をアクティブ
にし、論理ゲート１０のゲートを開いておく。内部バス
４を介してＣＰＵ（図示せず）から第３のカウンタ（モ
ジュロ・レジスタ）９に初期値を設定し（図３の３
０）、タイマ・スタート命令を実行する（図３の３
１）。このタイマ・スタートの命令の実行により、第１
のカウンタ３が初期化され“０”となる。
にし、論理ゲート１０のゲートを開いておく。内部バス
４を介してＣＰＵ（図示せず）から第３のカウンタ（モ
ジュロ・レジスタ）９に初期値を設定し（図３の３
０）、タイマ・スタート命令を実行する（図３の３
１）。このタイマ・スタートの命令の実行により、第１
のカウンタ３が初期化され“０”となる。
【００３０】その後、第１のカウンタ３はクロックに同
期してカウントアップを行う。コンパレータ２は第１の
カウンタ３の内容と第３のカウンタ（モジュロ・レジス
タ）９の内容を比較し、一致すれば一致信号を出力する
（図３の３２）。又、第１のカウンタ３はオーバーフロ
ー信号により初期値“０”に戻りカウントアップを繰り
返す（図３の３３）。このオーバーフロー信号により論
理ゲート１０を介して第３のカウンタ（モジュロ・レジ
スタ）９はカウントアップされる。
期してカウントアップを行う。コンパレータ２は第１の
カウンタ３の内容と第３のカウンタ（モジュロ・レジス
タ）９の内容を比較し、一致すれば一致信号を出力する
（図３の３２）。又、第１のカウンタ３はオーバーフロ
ー信号により初期値“０”に戻りカウントアップを繰り
返す（図３の３３）。このオーバーフロー信号により論
理ゲート１０を介して第３のカウンタ（モジュロ・レジ
スタ）９はカウントアップされる。
【００３１】従って、テスト信号をアクティブにし、第
３のカウンタ（モジュロ・レジスタ）９に初期値“０”
を設定し、スタート命令を実行するだけで第３のカウン
タ（モジュロ・レジスタ）９に設定し得る全ての値に対
して自動的かつ連続的に評価が行われる。
３のカウンタ（モジュロ・レジスタ）９に初期値“０”
を設定し、スタート命令を実行するだけで第３のカウン
タ（モジュロ・レジスタ）９に設定し得る全ての値に対
して自動的かつ連続的に評価が行われる。
【００３２】第２の実施例は第１の実施例のタイマ動作
の周期をきめる値を保持するモジュロ・レジスタ自体を
第３のカウンタで構成する。すなわち第１の実施例の第
２のカウンタ５とモジュロ・レジスタ１の機能を一体化
する。このことにより第１の実施例と比較して１つのプ
ログラマブル・タイマのハードウェアを小さくすること
ができる。
の周期をきめる値を保持するモジュロ・レジスタ自体を
第３のカウンタで構成する。すなわち第１の実施例の第
２のカウンタ５とモジュロ・レジスタ１の機能を一体化
する。このことにより第１の実施例と比較して１つのプ
ログラマブル・タイマのハードウェアを小さくすること
ができる。
【００３３】
【発明の効果】以上説明したように本発明のマイクロコ
ンピュータに内蔵されるプログラマブル・タイマは、評
価時に、入力するクロックに同期してカウントアップす
るカウンタのオーバーフロー信号に同期して、タイマ動
作の周期をきめる値を保持するモジュロ・レジスタの値
がカウントアップするので、テスト信号をアクティブに
し、スタート命令を実行するだけでモジュロ・レジスタ
に設定し得る全ての値に対して自動的かつ連続的に評価
を行うことができる。
ンピュータに内蔵されるプログラマブル・タイマは、評
価時に、入力するクロックに同期してカウントアップす
るカウンタのオーバーフロー信号に同期して、タイマ動
作の周期をきめる値を保持するモジュロ・レジスタの値
がカウントアップするので、テスト信号をアクティブに
し、スタート命令を実行するだけでモジュロ・レジスタ
に設定し得る全ての値に対して自動的かつ連続的に評価
を行うことができる。
【００３４】例えば８ビットのプログラマブル・タイマ
の場合、モジュロ・レジスタに設定し得る値は０〜ＦＦ
Ｈの２５６パターンである。この為、完全な評価を行う
ためにはモジュロ・レジスタに値をセットする命令を２
５６回実行しなくてはならなかった。
の場合、モジュロ・レジスタに設定し得る値は０〜ＦＦ
Ｈの２５６パターンである。この為、完全な評価を行う
ためにはモジュロ・レジスタに値をセットする命令を２
５６回実行しなくてはならなかった。
【００３５】しかし、本発明ではモジュロ・レジスタへ
値を設定する命令を１度実行するだけでよい。これによ
り、テスト・パターンの簡略化が可能となる効果を有す
る。
値を設定する命令を１度実行するだけでよい。これによ
り、テスト・パターンの簡略化が可能となる効果を有す
る。
【００３６】また、命令による操作が減るので、プログ
ラマブル・タイマの評価をマイクロコンピュータの他の
ハードウェアの評価と並行して行うことが容易になり、
マイクロコンピュータ全体のテスト時間の短縮となりコ
ストダウンに寄与するという効果も有する。
ラマブル・タイマの評価をマイクロコンピュータの他の
ハードウェアの評価と並行して行うことが容易になり、
マイクロコンピュータ全体のテスト時間の短縮となりコ
ストダウンに寄与するという効果も有する。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】図１，２に示したプログラマブル・タイマのタ
イミングチャートである。
イミングチャートである。
【図４】従来例のマイクロコンピュータのプログラマブ
ル・タイマのブロック図である。
ル・タイマのブロック図である。
【図５】図４に示したプログラマブル・タイマのタイミ
ングチャートである。
ングチャートである。
１ モジュロ・レジスタ ２ コンパレータ ３ 第１のカウンタ ４ 内部バス ５ 第２のカウンタ ６ バッファ ７，８，１０ 論理ゲート ９ 第３のカウンタ（モジュロ・レジスタ）
Claims (3)
- 【請求項１】 タイマスタート命令によってリセットさ
れ、且つクロック信号に同期してカウントアップする第
１のカウンタと、命令によりタイマ動作の周期をきめる
値が設定されその値を保持するモジュロ・レジスタと、
前記第１のカウンタと前記モジュロ・レジスタの値を比
較して一致すれば一致信号を出力するコンパレータとを
有するプログラマブル・タイマを備えたマイクロコンピ
ュータにおいて、テスト時に前記モジュロ・レジスタの
値を命令によりリセット後、前記第１のカウンタのオー
バーフロー信号に同期して前記モジュロ・レジスタの値
をインクリメントする手段を有するプログラマブル・タ
イマを備えたことを特徴とするマイクロコンピュータ。 - 【請求項２】 前記手段は、タイマスタート命令によっ
てリセットされ、且つ前記第１のカウンタのオーバーフ
ロー信号に同期してインクリメントされる第２のカウン
タの値を用いて前記モジュロ・レジスタの値をインクリ
メントすることを特徴とする請求項１に記載のマイクロ
コンピュータ。 - 【請求項３】 前記手段は、命令によりカウンタの内容
をリセット後、前記オーバーフロー信号に同期してイン
クリメントし、且つ前記インクリメントされた値を保持
する第３のカウンタを用いることを特徴とする請求項１
に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867892A JP3225613B2 (ja) | 1992-08-05 | 1992-08-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867892A JP3225613B2 (ja) | 1992-08-05 | 1992-08-05 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660201A true JPH0660201A (ja) | 1994-03-04 |
| JP3225613B2 JP3225613B2 (ja) | 2001-11-05 |
Family
ID=16560255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20867892A Expired - Fee Related JP3225613B2 (ja) | 1992-08-05 | 1992-08-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225613B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055027A3 (en) * | 2003-11-26 | 2006-05-04 | Intel Corp | Methods and apparatus for generating a delay using a counter |
-
1992
- 1992-08-05 JP JP20867892A patent/JP3225613B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055027A3 (en) * | 2003-11-26 | 2006-05-04 | Intel Corp | Methods and apparatus for generating a delay using a counter |
| US7562105B2 (en) | 2003-11-26 | 2009-07-14 | Intel Corporation | Methods and apparatus for generating a delay using a counter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3225613B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367550A (en) | Break address detecting circuit | |
| US5535376A (en) | Data processor having a timer circuit for performing a buffered pulse width modulation function and method therefor | |
| JPH0660201A (ja) | マイクロコンピュータ | |
| JP5141151B2 (ja) | 動的再構成回路およびループ処理制御方法 | |
| JPH06348507A (ja) | マイクロコンピュータ | |
| KR19990029943A (ko) | 타이머 카운터를 구비한 타이머 장치와 그 출력 단자의 출력 제어 방법 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JP7384374B2 (ja) | 中央演算処理装置 | |
| JPH0477832A (ja) | マイクロプロセッサの機能評価装置 | |
| JPS59168548A (ja) | プログラム実行遅延装置 | |
| JP3621539B2 (ja) | リアルタイム・データ・バッファ装置 | |
| JP2718402B2 (ja) | インサーキット・エミュレータ内蔵用の時間測定回路 | |
| JP2929823B2 (ja) | マルチレートシグナルプロセッサ | |
| KR0162462B1 (ko) | 마이크로 프로세서 구동장치 및 구동방법 | |
| JPH03296103A (ja) | プログラマブルコントローラのタイマ装置 | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH02156343A (ja) | トレーサメモリ制御回路 | |
| JPH0728662A (ja) | マイクロコンピュータ | |
| JPH0547128B2 (ja) | ||
| JPH08292903A (ja) | 情報処理装置 | |
| JPH08129057A (ja) | タイマ割込機能を持つシーケンス制御回路 | |
| JPS63228336A (ja) | プロセツサの暴走防止回路 | |
| JPH05134894A (ja) | 内蔵マイクロコードデバツグ回路 | |
| JPS62271022A (ja) | マイクロプログラム制御装置 | |
| JPS6384318A (ja) | カウンタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
| LAPS | Cancellation because of no payment of annual fees |