JPH0477832A - マイクロプロセッサの機能評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロプロセッサの機能評価装置に関する
ものである。

［従来の技術］ 一般に、マイクロプロセッサを設計、試作する場合にお
いて、試作サンプルを実際に動作させて設計通りの諸機
能が実現されているかどうかを検討する必要があり、マ
イクロプロセッサの機能評価を行うには、 ａ　プログラムカウンタの状態 す、アドレスデコーダ、レジスタの状態Ｃ９命令レジス
タ、デコーダの状態 ｄ、内部バスの状態 なとを各ステップサイクル毎に表示させてそれぞれ状態
をチェックしている。

従来、この種のマイクロプロセッサの機能評価装置は、
マイクロプロセッサに所定個数のシステムクロックを評
価クロックとして適宜入力し、この評価クロックを計数
する状態ホールドカウンタにてマイクロプロセッサを所
定動作状態にホールドし、プログラムカウンタ、アドレ
スデコーダ、レジスタ、命令レジスタ、デコーダ、内部
ハスなどの状態を各ステップサイクル毎に表示させてそ
れぞれチェックしている。

ところで、従来のマイクロプロセッサの機能評価装置は
、４ヒツト、８ピツＩ・など予め決まったピッ１〜幅の
マイクロプロセッサの機能評価を行うように形成されて
おり、しかも、システムクロックの周波数が固定化され
ていた。

し発明が解決しようとする課題］ しかしながら、」二連の従来例にあっては、シーケンス
制御などに用いる特定用途向けのアーキテクチャに合わ
せた任意のビット幅（例えば、２ビット、３ビツト・・
・・・・）をもち、しかもマシンサイクルおよびステッ
プサイクルが任意に設定された特殊なマイクロプロセッ
サの機能評価ができないという問題があった。すなわち
、マイクロプロセ・・ノサの制御タイミングであるマシ
ンサイクルおよびステップサイクルが固定化されている
ので、特殊なマイクロプロセッサ（任意のビット幅、マ
シンサイクル、ステップサイクル〉の機能評価を行う場
合において、サイクル整合が行えないことになって、所
望の制御タイミング（マシンサイクルおよびステップサ
イクル）でホールドをかけることができず、任意の動作
状態での状態チェックがてきないという問題があった。

さらに、システムクロックの周波数が固定化されている
なめ、各マシンサイクル、ステップサイクルが同じ動作
速度てしかチェックできず、きめ細かい機能評価が行え
ないという問題があった。

本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、特定用途向けのアーキテクチャに合
わせたビット幅をもち、しかも任意のマシンサイクルお
よびステップサイクルが設定された特殊なマイクロプロ
セッサの機能評価が容易に行え、しかも、各マシンサイ
クル、ステップサイクルをそれぞれ異なった動作速度で
チェックでき、きめ細かい機能評価が行えるマイクロプ
ロセッサの機能評価装置を提供することにある。

１課題を解決するための手段］ 本発明のマイクロプロセッサの機能評価装置は、マイク
ロプロセッサに所定個数のシステムクロックを評価クロ
ックとして適宜入力し、この評価クロックを計数する状
態ホールドカウンタにてマイクロプロセッサを所定動作
状態にホールドし、プログラムカウンタ、アドレスデコ
ーダ、レジスタ、命令レジスタ、デコーダ、内部バスな
どの状態を各ステップサイクル毎に表示させてそれぞれ
チェックするマイクロプロセッサの機能評価装置におい
て、マシンサイクルおよびステップサイクルを設定する
サイクル設定スイッチと、サイクル設定スイッチにてカ
ラン１〜値がブリセラＩ・されスタート信号によってマ
イクロプロセッサのシステムクロックの計数を開始する
とともに、カウントアツプ信号に基づいて計数を終了す
るプリセッタブルカウンタと、スタート信号およびプリ
セッタブルカウンタのカウントアツプ出力に基づいて制
御されサイクル設定スイッチの設定値に応じた所定個数
のシステムクロックを評価クロックとして出力させるゲ
ート回路とよりなる評価クロック発生回路を設けるとと
もに、」１記システムクロックの周波数を可変とするク
ロック可変回路を設けたものである。

［作　用］ 本発明は上述のように構成されており、マシンサイクル
およびステップサイクルを設定するサイクル設定スイッ
チにてカラン１へ値がプリセットされるプリセッタブル
カウンタのシステムクロックの計数をスタート信号によ
って開始させ、スタート信号およびプリセッタブルカウ
ンタのカウントアツプ出力に基づいて制御されるゲート
回路を介して所定個数のシステムクロックを評価クロッ
クとして出力させる評価クロック発生回路を設けている
ので、特定用途向けのアーキテクチャに合わせたビット
幅をもぢ、しかも任意のマシンサイクルおよびステップ
サイクルが設定された特殊なマイクロプロセッサの機能
評価か容易に行えるようにな−）でいる。

さらにまた、システノ、クロックの周波数を可変とする
タロツク可変回路を設けたので、各マシンサイクル、ス
テップサイクルをそれぞれ異なった動作速度でチェック
でき、きめ細かい機能評価が行えるようになっている。

［実施例コ 第１図および第２図は本発明一実施例を示すもので、マ
イクロプロセッサ１に所定個数のシステムクロックＣＬ
　Ｋを評価クロックＸ○として適宜入力し、この評価ク
ロックＸ○を計数する状態ホールドカウンタ１ａにてマ
イクロプロセッサ１を所定動作状態にホールドし、プロ
グラムカウンタ、アドレスデコーダ、レジスタ、命令レ
ジスタ、デコーダ、内部バスなどの状態を各ステップサ
イクル毎に表示させてそれぞれチェックするマイクロプ
ロセッサｌの機能評価装置において、マシンサイクルお
よびステップサイクルを設定するサイクル設定スイッチ
３と、サイクル設定スイッチ３にてカウント値がプリセ
ットされスタート信号５ＴＡＲＴによってマイクロプロ
セッサ１−のシステムクロックＣＬ　Ｋの計数を開始す
るとともに、タイムアツプ出力ＲＣＹに基づいて計数を
終了するプリセッタブルカウンタ４と、スタート信号５
ＴＡＲＴおよびプリセッタブルカウンタ４のカウントア
ツプ出力ＲＣＹに基づいて制御されサイクル設定スイッ
チ３の設定値に応じた所定個数のシステムクロックＣＬ
Ｋを評価クロックＸｏとして出力させるゲート回路５と
よりなる評価クロック発生回路２を設けたものであり、
さらに、上記システムクロックＣＬ　Ｋの周波数を可変
とするＰＷＭ回路よりなるクロック可変回路２ａを設け
たものである。

実施例では、サイクル設定スイッチ３は、４ビツトのデ
ィップスイッヂＳ。〜Ｓ３にて形成され、デイッブス１
′ツチＳ。−′−８３出力がプリセッタブルカウンタ（
ＨＣ１６１Ａ）４のプリセット端子Ａ、□−Ｄにインバ
ータ■１〜■８を介して入力されており、プリセッタブ
ルカウンタ４はシステムリセッＩ・信号ＲＳ　Ｔによっ
てリセットされるようになっている。また、ゲート回路
５は、クロック可変回路２ａにて周波数が適当に設定さ
れたシステムクロックＣＬ　Ｋおよびその反転システム
クロックＣＩ−Ｋがトリガ端子Ｔ、Ｔに印加され、シス
テムリセット信号Ｒ３Ｔがリセット端子Ｒに印加された
４個のフリップフロップＦ１〜Ｆ、と、インバータ■■
、とナンド回路ＮＡＮＤ＋と、ノア回Ｉ￥８Ｎ　ＯＲ＋
　。

Ｎ０Ｒ２とで形成されている。ここに、フリップフロッ
プＦ、のデータ端子りには、反転スタート信号５ＴＡＲ
Ｔが印加され、その出力Ｑを次段のフリップフロップＦ
２のデータ端子りに入力し、フリップフロップＦ１の出
力Ｑをプリセッタブルカウンタ４のクリア端子ＣＬＲＢ
に入力している。

また、フリップフロップＦ２の出力Ｑは次段のフリップ
フロップＦ３のデータ端子りに入力され、フリップフロ
ップＦ２．Ｆ３の百出力Ｑをナンド回路Ｎ、で否定論理
積演算し、この否定論理積出力をプリセッタブルカウン
タ４のロード端子ＬＯＡＤＢに入力してプリセッタブル
カウンタ４にカウント値をセットするとともに、フリッ
プフロップＦ２の出力Ｑをカウンタ４の端子ＥＮＴに入
力して計数を開始させている。また、フリップフロップ
Ｆ４のデータ端子りには、プリセッタブルカウンタ４の
カウントアツプ出力ＲＣＹとフリップフロップＦ、の出
力Ｑとをノア回路Ｎ□Ｒ，で否定論理和演算した信号が
入力されており、フリップフロップＦ、の出力Ｑをプリ
セッタブルカウンタ４の端子ＥＮＰに入力することによ
り、システムクロックＣＬＫの計数を終了させるように
なっている。このフリップフロップＦ、の出力と反転シ
ステムクロックＣＬＫとをノア回路Ｎ０Ｒ２にて否定論
理和演算した信号が評価クロックＸＯとしてゲート回路
５から出力される。

以下、実施例の動作について具体的に説明する。

いま、サイクル設定スイッチ３のディップスイッチＳ。

、Ｓｌをステップサイクル設定用とし、デイツプスイッ
チＳ２．Ｓ３をマシンサイクル設定用とすれば、第３図
に示すように、マシンサイクルが「４」で、各マシンサ
イクルのステップサイクルが「４」のマイクロプロセッ
サの機能評価が行えることになる。ここに、第４図はサ
イクル設定スイッチ３の各デイツプスイッチＳ０〜Ｓ３
が総てオフ状態に設定されている場合の動作を示すタイ
ムヂャートであり、システムリセット信号Ｒ９Ｔにてフ
リップフロラ１Ｆ、〜Ｆ、をリセットした後に、スター
トスイッチの操作によってスタート信号５ＴＡＲＴが入
力されると、評価クロックＸＯが１パルス出力され、マ
イクロプロセッサ１は、マシンサイクルＭＯ、ステップ
サイクルＳＴＯの状態にホールドされることになる。

次に、マシンサイクルＭＯ、ステップサイクルＳＴＩて
ホールドさせたい場合、マシンサイクル設定用のデイツ
プスイッチＳ２．Ｓ、およびステップサイクル設定用の
デイツプスイッチＳＩはそのままオフ状態とし、ステッ
プサイクル設定用のデイツプスイッチＳ。をオンするこ
とにより、第５図に示すように、システムリセット後に
評価クロックＸｏが２パルス出力され、マイクロプロセ
ッサ１の動作状態は、マシンサイクルＭＯ、ステップサ
イクルＳＴＩの状態でホールドされる。

次に、マシンサイクルＭ１て、ステップサイクルＳＴＯ
をホールドしたい場合には、デイツプスイッチＳ。、Ｓ
、、Ｓ、をオフとしてデイツプスイッチＳ２をオンにす
れば、第６図に示すように、システムリセット後に評価
クロックＸＯが５パルス出力されて、前述した場合と同
様に、マイクロプロセッサ１の動作状態は、マシンサイ
クルＭ１、ステップサイクルＳＴＯの状態でホールドさ
れるようになっている。

一方、マイクロプロセッサ１のマシンサイクルが「８」
で、各マシンサイクルのステップサイクルが「２」であ
れば、デイツプスイッチＳ。をステップサイクル設定用
とし、デイツプスイッチＳ〜Ｓ３をマシンサイクル設定
用とすれば、マイクロプロセッサ１の動作状態を所望の
マシンサイクルおよびステップサイクルてホールＦでき
ることになる。

また、クロック可変回路２ａにて、システムクロックＣ
Ｌ　Ｋの周波数を可変とすることにより、第３図に示す
ように、各マシンサイクル、ステップサイクルをそれぞ
れ異なった動作速度でチェックでき、きめ細かい機能評
価が行えるようになっている。

以」二のように、実施例では、マシンサイクル、ステッ
プサイクルの数をきわせて］６とし、１６個のシステム
クロックで１つの処理が行えるようにした例を示したが
、それ以上のサイクル数を有するマイクロプロセッサ１
の機能評価を行えるようにするには、サイクル設定スイ
ッチ３およびプリセッタブルカウンタ４のビット数を増
やすく増設する）だけで、マイクロプロセッサ］を所望
の動作状態（マシンサイクル、ステップサイクル）てホ
ールドてきることになる。

ところで、上記実施例では評価クロック発生回路２のリ
セットをマイクロプロセッサ１のシステムリセット信号
Ｒ３Ｔにて行っているが、評価クロック発生回路２のリ
セット信号ＴＲ３Ｔと、マイクロプロセッサ１のシステ
ムリセット信号Ｒ３Ｔとを別々にしても良い。この場合
、マイクロプロセッサ１のシステムリセットを行うこと
なく、評価クロック発生回路２をリセットできるので、
マイクロプロセッサ１を現在の状態から先の状態にホー
ルドさせる場きにおいて、その状態が現在の状態から何
すイクル先かをサイクル設定スイッチ３にて設定するこ
とにより、マイクロプロセッサ］をシステムリセットす
ることなく、迅速に所望の状態に移行させてホールドで
きる。

第７図は他の実施例を示すもので、マイクロプロセッサ
１に入力される評価クロックＸＯを計数する状態ホール
ドカウンタ１ａのカウント出力ＰＣ１と、評価クロック
発生回路２のプリセッタブルカウンタ４のカウント出力
ＰＣ０とを比較器６にて比較し、比較結果によりマイク
ロプロセッサ１のシステムリセットを制御するようにし
たものである。実施例では、カウント出力ＰＣ０カウン
１〜出力ＰＣＩよりも小さいときに、比較器６の出力か
”′Ｉ−２“になり、システムリセット信号Ｒ，Ｓ　Ｔ
“か出力されてマイクロプロセッサ１のシステムリセッ
Ｉ〜が行われるようにしている。

いま、本実施例にあっては、マイクロプロセッサ１ａの
動作状態が、例えは、第３図中のＸ２（マシンサイクル
Ｍ２のいずれかのステップサイクル）にホールドされて
いる場合において、先の動作状態Ｘ　３．　Ｘ　４　（
マシンサイクルＭ３．Ｍ４のいずれかのステップサイク
ル）にホールドさせたい場合には、両カウント出力ｐｃ
。、ｐｃ、を比較する比較器６出力が’Ｌ”にならない
ので、第８図（ａ）に示すように、マイクロプロセッサ
］のシステムリセットが行われない。一方、前の動作状
ｆ３　Ｘ〈マシンサイクルＭ１のいずれかのステップサ
イクル）にホールドさせたい場合には、比較器６出力が
”Ｌ”になって第８図＜）〕）に示すようにシステムリ
セット信号Ｒ３Ｔ’が出力されるので、マイクロプロセ
ッサ１の動作状態を所望のホールド状態に迅速に移行さ
せてホールドさせることができるようになっている。

なお、第８図（ａ）はサイクル設定スイッチＳ２をオン
にして４サイクル先の状態をホールドさせる場６を示し
ており、システムリセットは行われない。また、第８図
（ｂ）は現在の状態より前の見たい状態をサイクル設定
スイッチにて設定して設定して初期状態から４ザイクル
進んだ状態をホールドさせる場合を示しており、マイク
ロプロセッサ１は自動的にシステムリセットされるよう
になっている。

［発明の効果］ 本発明は」二連のように構成されており、マシンサイク
ルおよびステップサイクルを設定するサイクル設定スイ
ッチにてカウント値がプリセットされるプリセッタブル
カウンタのシステムクロックの計数をスタート信号によ
って開始させ、スタート信号およびプリセッタブルカウ
ンタのカウントアツプ出力に基づいて制御されるゲート
回路を介して所定個数のシステムクロックを評価クロッ
クとして出力させる評価クロック発生回路を設けている
ので、特定用途向けのアーキテクチャに斤わせたピッ１
〜幅をもち、しかも任意のマシンサイクルおよびステッ
プサイクルが設定された特殊なマイクロプロセッサの機
能評価が容易に行えるという効果がある。

さらにまた、システムクロックの周波数を可変とするク
ロック可変回路を設けたので、各マシンサイクル、ステ
ップサイクルをそれぞれ巽なった動作速度でチェックで
き、きめ細かい機能評価が行えるという効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の概略構成図、第２図は同」二
の要部回路図、第３図ないし第６図は同」二の動作説明
図、第７図は他の実施例の概略構成図、第８図は同上の
動作説明図である。 １はマイクロプロセッサ、２は評価クロック発生回路、
２ａはクロック可変回路である。 代理人　弁理士　石　１）長　七

Claims (1)

【特許請求の範囲】
1. （１）マイクロプロセッサに所定個数のシステムクロッ
   クを評価クロックとして適宜入力し、この評価クロック
   を計数する状態ホールドカウンタにてマイクロプロセッ
   サを所定動作状態にホールドし、プログラムカウンタ、
   アドレスデコーダ、レジスタ、命令レジスタ、デコーダ
   、内部バスなどの状態を各ステップサイクル毎に表示さ
   せてそれぞれチェックするマイクロプロセッサの機能評
   価装置において、マシンサイクルおよびステップサイク
   ルを設定するサイクル設定スイッチと、サイクル設定ス
   イッチにてカウント値がプリセットされスタート信号に
   よってマイクロプロセッサのシステムクロックの計数を
   開始するとともに、カウントアップ信号に基づいて計数
   を終了するプリセッタブルカウンタと、スタート信号お
   よびプリセッタブルカウンタのカウントアップ出力に基
   づいて制御されサイクル設定スイッチの設定値に応じた
   所定個数のシステムクロックを評価クロックとして出力
   させるゲート回路とよりなる評価クロック発生回路を設
   けるとともに、上記システムクロックの周波数を可変と
   するクロック可変回路を設けたことを特徴とするマイク
   ロプロセッサの機能評価装置。