JPH065509A - 化合物半導体層の形成方法 - Google Patents
化合物半導体層の形成方法Info
- Publication number
- JPH065509A JPH065509A JP16091792A JP16091792A JPH065509A JP H065509 A JPH065509 A JP H065509A JP 16091792 A JP16091792 A JP 16091792A JP 16091792 A JP16091792 A JP 16091792A JP H065509 A JPH065509 A JP H065509A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- compound semiconductor
- silicon semiconductor
- semiconductor substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 熱歪みの少ない化合物半導体層をシリコン半
導体基板の上に形成面積の制限を余り受けずに形成する
ことのできる方法を提供する。 【構成】 シリコン半導体基板１の表面に化合物半導体
層を形成するにあたり、前記シリコン半導体基板とし
て、化合物半導体層形成領域４の裏側に堀り込み２が予
め形成されているシリコン半導体基板を用い、前記化合
物半導体層形成領域に化合物半導体を堆積するようにす
ることを特徴とする。
導体基板の上に形成面積の制限を余り受けずに形成する
ことのできる方法を提供する。 【構成】 シリコン半導体基板１の表面に化合物半導体
層を形成するにあたり、前記シリコン半導体基板とし
て、化合物半導体層形成領域４の裏側に堀り込み２が予
め形成されているシリコン半導体基板を用い、前記化合
物半導体層形成領域に化合物半導体を堆積するようにす
ることを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、シリコン半導体基板
の表面に化合物半導体層を形成する方法に関する。
の表面に化合物半導体層を形成する方法に関する。
【０００２】
【従来の技術】半導体装置に用いる半導体基板の製造過
程や半導体装置自体の製造過程で、シリコン半導体基板
の表面に化合物半導体層を形成することがある。例え
ば、図５にみるように、シリコン半導体基板４１の表面
全面に化合物半導体を堆積することにより、化合物半導
体層４２を形成する。化合物半導体（例えばガリウム砒
素）の堆積には、分子線エピタキシャル法（ＭＢＥ）、
有機金属化学気相成長法（ＭＯＣＶＤもしくはＯＭＶＰ
Ｅ）などが用いられる。例えば、シリコン半導体基板４
１にはシリコンが適した半導体素子（例えば、トランジ
スタ）を形成し、化合物半導体層４２には化合物半導体
が適した素子（例えば、発光素子）を形成することで、
有用な半導体装置が実現できるようになる。
程や半導体装置自体の製造過程で、シリコン半導体基板
の表面に化合物半導体層を形成することがある。例え
ば、図５にみるように、シリコン半導体基板４１の表面
全面に化合物半導体を堆積することにより、化合物半導
体層４２を形成する。化合物半導体（例えばガリウム砒
素）の堆積には、分子線エピタキシャル法（ＭＢＥ）、
有機金属化学気相成長法（ＭＯＣＶＤもしくはＯＭＶＰ
Ｅ）などが用いられる。例えば、シリコン半導体基板４
１にはシリコンが適した半導体素子（例えば、トランジ
スタ）を形成し、化合物半導体層４２には化合物半導体
が適した素子（例えば、発光素子）を形成することで、
有用な半導体装置が実現できるようになる。
【０００３】シリコン半導体と化合物半導体との間に
は、単一元素構成のシリコンと２元素構成のガリウム・
砒素による位相のずれ、約４％の格子不整合が存在する
が、これらは特に問題ではない。しかし、シリコン半導
体と化合物半導体との間の約２．５倍に達する熱膨張係
数の差により化合物半導体層４２に発生する熱歪みは非
常に大きな問題である。この熱歪みは、普通の結晶成長
法では回避することが出来ない。
は、単一元素構成のシリコンと２元素構成のガリウム・
砒素による位相のずれ、約４％の格子不整合が存在する
が、これらは特に問題ではない。しかし、シリコン半導
体と化合物半導体との間の約２．５倍に達する熱膨張係
数の差により化合物半導体層４２に発生する熱歪みは非
常に大きな問題である。この熱歪みは、普通の結晶成長
法では回避することが出来ない。
【０００４】図６にみるように、シリコン半導体基板５
１の表面に化合物半導体層５３を部分的に形成すれば熱
歪みは幾分は緩和される。シリコン半導体基板５１の表
面の誘電体膜５２における化合物半導体層形成領域を覆
う部分を選択的に除去しておいて、化合物半導体（例え
ばガリウム砒素）を化合物半導体層形成領域に選択的に
堆積するのである。化合物半導体層の形成幅が小さいた
め熱歪みは多少は緩和されるが、十分とは言えないし、
熱歪みの非常に少ないものにしようとすると形成面積が
非常に小さなものになってしまう。
１の表面に化合物半導体層５３を部分的に形成すれば熱
歪みは幾分は緩和される。シリコン半導体基板５１の表
面の誘電体膜５２における化合物半導体層形成領域を覆
う部分を選択的に除去しておいて、化合物半導体（例え
ばガリウム砒素）を化合物半導体層形成領域に選択的に
堆積するのである。化合物半導体層の形成幅が小さいた
め熱歪みは多少は緩和されるが、十分とは言えないし、
熱歪みの非常に少ないものにしようとすると形成面積が
非常に小さなものになってしまう。
【０００５】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、熱歪みの少ない化合物半導体層をシリコン半導
体基板の上に形成面積の制限を余り受けずに形成するこ
とのできる方法を提供することを課題とする。
に鑑み、熱歪みの少ない化合物半導体層をシリコン半導
体基板の上に形成面積の制限を余り受けずに形成するこ
とのできる方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、この発明は、シリコン半導体基板の表面に化合物半
導体層を形成するにあたり、前記シリコン半導体基板と
して、化合物半導体層形成領域の裏側に堀り込みが予め
形成されているシリコン半導体基板を用い、前記化合物
半導体層形成領域に化合物半導体を堆積するようにする
か、あるいは、シリコン半導体基板の表面に化合物半導
体層を形成する方法であって、シリコン半導体基板とし
て、シリコン半導体層を間に介在させた２層の誘電体膜
がシリコン半導体基材の表面側に積層されてなるシリコ
ン半導体基板を用い、このシリコン半導体基板の化合物
半導体層形成領域の裏側にシリコン半導体基材の裏面側
より前記２層の誘電体膜のうちの内側の誘電体膜に達す
るよう堀り込みを形成するとともに、前記２層の誘電体
膜のうちの外側の誘電体膜における化合物半導体層形成
領域を覆う部分を選択的に除去し、化合物半導体層形成
領域たるシリコン半導体層の露出面を形成した後、この
露出面に化合物半導体を堆積するようにしている。
め、この発明は、シリコン半導体基板の表面に化合物半
導体層を形成するにあたり、前記シリコン半導体基板と
して、化合物半導体層形成領域の裏側に堀り込みが予め
形成されているシリコン半導体基板を用い、前記化合物
半導体層形成領域に化合物半導体を堆積するようにする
か、あるいは、シリコン半導体基板の表面に化合物半導
体層を形成する方法であって、シリコン半導体基板とし
て、シリコン半導体層を間に介在させた２層の誘電体膜
がシリコン半導体基材の表面側に積層されてなるシリコ
ン半導体基板を用い、このシリコン半導体基板の化合物
半導体層形成領域の裏側にシリコン半導体基材の裏面側
より前記２層の誘電体膜のうちの内側の誘電体膜に達す
るよう堀り込みを形成するとともに、前記２層の誘電体
膜のうちの外側の誘電体膜における化合物半導体層形成
領域を覆う部分を選択的に除去し、化合物半導体層形成
領域たるシリコン半導体層の露出面を形成した後、この
露出面に化合物半導体を堆積するようにしている。
【０００７】この発明では、普通、シリコン半導体基板
やシリコン半導体層は単結晶であり、化合物半導体層も
単結晶である。化合物半導体としては、例えばガリウム
・砒素などが挙げられる。化合物半導体層は１層である
必要はない。種類の異なる化合物半導体層を順次積層形
成するようにしてもよい。この発明のシリコン半導体基
板における誘電体膜としては、例えば、ＳｉＯ2やＳｉ
Ｎが挙げられる。
やシリコン半導体層は単結晶であり、化合物半導体層も
単結晶である。化合物半導体としては、例えばガリウム
・砒素などが挙げられる。化合物半導体層は１層である
必要はない。種類の異なる化合物半導体層を順次積層形
成するようにしてもよい。この発明のシリコン半導体基
板における誘電体膜としては、例えば、ＳｉＯ2やＳｉ
Ｎが挙げられる。
【０００８】シリコン半導体基板における化合物半導体
層形成領域の基板厚みは、堀り込みにより他の領域より
も薄くなっているのであるが、普通、数μｍ〜数十μｍ
程度の厚みとなっている。堀り込みの形状は円形や方形
など様々な形が可能である。この発明は、例えば、半導
体装置に用いる半導体基板の製造過程や半導体装置自体
の製造過程で用いることが出来る。
層形成領域の基板厚みは、堀り込みにより他の領域より
も薄くなっているのであるが、普通、数μｍ〜数十μｍ
程度の厚みとなっている。堀り込みの形状は円形や方形
など様々な形が可能である。この発明は、例えば、半導
体装置に用いる半導体基板の製造過程や半導体装置自体
の製造過程で用いることが出来る。
【０００９】
【作用】この発明の場合、化合物半導体層を形成するシ
リコン半導体基板では、化合物半導体層形成領域での基
板厚みが、その裏側に設けられた堀り込みで他の領域よ
りも薄くなっているため、シリコン半導体と化合物半導
体の間の熱膨張係数差に起因する応力が小さくなり、化
合物半導体層に生じる熱歪みの低減が図れる。形成され
る化合物半導体層の結晶性が向上するのである。
リコン半導体基板では、化合物半導体層形成領域での基
板厚みが、その裏側に設けられた堀り込みで他の領域よ
りも薄くなっているため、シリコン半導体と化合物半導
体の間の熱膨張係数差に起因する応力が小さくなり、化
合物半導体層に生じる熱歪みの低減が図れる。形成され
る化合物半導体層の結晶性が向上するのである。
【００１０】堀り込みは、通常のエッチング技術を用い
容易に所望の形で形成できるものであり、堀り込み面積
の非常に狭いものに限られるわけではないので、化合物
半導体層の形成面積に大きな制限ができるようなことも
ない。堀り込み深さは、化合物半導体層形成領域での基
板厚みを決定するものであって、熱歪みの低減量に関係
するため非常に重要である。シリコン半導体基板とし
て、シリコン半導体層を間に介在させた２層の誘電体膜
をシリコン半導体基材の表面側に積層してなるものを用
いる場合、化合物半導体層形成領域の裏側に堀り込みを
形成するには、２層の誘電体膜のうちの内側の誘電体膜
をエッチングストッパーに使い、化合物半導体層形成領
域の裏側をシリコン半導体基材の裏面側から内側の誘電
体膜に達する位置までエッチング除去する。内側の誘電
体膜がエッチングストッパーとなるため、堀り込みの底
が常に内側の誘電体膜となるようにエッチング処理する
ことが簡単に出来る。この場合、化合物半導体層形成領
域での基板は内側の誘電体膜とシリコン半導体層からな
り、基板厚みを誘電体膜とシリコン半導体層の厚みを合
わせたバラツキの少ない薄いものに容易になることにな
る。その結果、熱歪みの一層の低減をバラツキの少ない
状態で容易に実現できるようになる。
容易に所望の形で形成できるものであり、堀り込み面積
の非常に狭いものに限られるわけではないので、化合物
半導体層の形成面積に大きな制限ができるようなことも
ない。堀り込み深さは、化合物半導体層形成領域での基
板厚みを決定するものであって、熱歪みの低減量に関係
するため非常に重要である。シリコン半導体基板とし
て、シリコン半導体層を間に介在させた２層の誘電体膜
をシリコン半導体基材の表面側に積層してなるものを用
いる場合、化合物半導体層形成領域の裏側に堀り込みを
形成するには、２層の誘電体膜のうちの内側の誘電体膜
をエッチングストッパーに使い、化合物半導体層形成領
域の裏側をシリコン半導体基材の裏面側から内側の誘電
体膜に達する位置までエッチング除去する。内側の誘電
体膜がエッチングストッパーとなるため、堀り込みの底
が常に内側の誘電体膜となるようにエッチング処理する
ことが簡単に出来る。この場合、化合物半導体層形成領
域での基板は内側の誘電体膜とシリコン半導体層からな
り、基板厚みを誘電体膜とシリコン半導体層の厚みを合
わせたバラツキの少ない薄いものに容易になることにな
る。その結果、熱歪みの一層の低減をバラツキの少ない
状態で容易に実現できるようになる。
【００１１】
【実施例】以下、この発明の実施例を説明する。この発
明は下記の実施例に限らない。 −実施例１− 図１にみるように、シリコン半導体基板（シリコン単結
晶基板）１の化合物半導体層形成領域４の裏側に所定パ
ターンのマスクをフォトリソグラフィ技術で形成しエッ
チングすることで堀り込み２を形成するとともに、シリ
コン半導体基板１の表面に堆積した誘電体膜３の化合物
半導体層形成領域４を覆う部分を、フォトリソグラフィ
技術で選択的に除去するようにする。化合物半導体層形
成領域４での基板厚みＬは、数μｍ〜数十μｍ程度であ
り、誘電体膜はＳｉＯ2 やＳｉＮからなる。
明は下記の実施例に限らない。 −実施例１− 図１にみるように、シリコン半導体基板（シリコン単結
晶基板）１の化合物半導体層形成領域４の裏側に所定パ
ターンのマスクをフォトリソグラフィ技術で形成しエッ
チングすることで堀り込み２を形成するとともに、シリ
コン半導体基板１の表面に堆積した誘電体膜３の化合物
半導体層形成領域４を覆う部分を、フォトリソグラフィ
技術で選択的に除去するようにする。化合物半導体層形
成領域４での基板厚みＬは、数μｍ〜数十μｍ程度であ
り、誘電体膜はＳｉＯ2 やＳｉＮからなる。
【００１２】続いて、図２にみるように、シリコン半導
体基板１の化合物半導体層形成領域４に選択的に化合物
半導体を堆積すれば、前述の如く、熱歪みの少ない化合
物半導体層（化合物半導体単結晶層）５がシリコン半導
体基板１の表面に形成されることになる。 −実施例２− 図３にみるように、シリコン半導体基板として、シリコ
ン半導体層（シリコン単結晶層）１２を間に介在させた
２層の誘電体膜１１，１３をシリコン半導体基材（シリ
コン半導体単結晶基材）１０の表面側に積層してなるシ
リコン半導体基板を用い、このシリコン半導体基板の化
合物半導体層形成領域の裏側に堀り込み１５を形成する
とともに、化合物半導体層形成領域たるシリコン半導体
層１２の露出面１６を形成する。誘電体膜はＳｉＯ2 や
ＳｉＮからなる。
体基板１の化合物半導体層形成領域４に選択的に化合物
半導体を堆積すれば、前述の如く、熱歪みの少ない化合
物半導体層（化合物半導体単結晶層）５がシリコン半導
体基板１の表面に形成されることになる。 −実施例２− 図３にみるように、シリコン半導体基板として、シリコ
ン半導体層（シリコン単結晶層）１２を間に介在させた
２層の誘電体膜１１，１３をシリコン半導体基材（シリ
コン半導体単結晶基材）１０の表面側に積層してなるシ
リコン半導体基板を用い、このシリコン半導体基板の化
合物半導体層形成領域の裏側に堀り込み１５を形成する
とともに、化合物半導体層形成領域たるシリコン半導体
層１２の露出面１６を形成する。誘電体膜はＳｉＯ2 や
ＳｉＮからなる。
【００１３】堀り込み１５は、シリコン半導体基材１０
の裏面に所定パターンのマスクをフォトリソグラフィ技
術で形成しエッチングすることで形成することが出来
る。この時、誘電体膜１１がエッチングストッパーにな
り、堀り込み１５の底が誘電体膜１１となることは前述
の通りである。シリコン半導体層１２の露出面１６は、
誘電体膜１３の化合物半導体層形成領域を覆う部分を、
フォトリソグラフィ技術で選択的に除去することにより
形成できる。露出面１６での基板厚みは誘電体膜１１と
シリコン半導体層１２の合計厚みとなる。
の裏面に所定パターンのマスクをフォトリソグラフィ技
術で形成しエッチングすることで形成することが出来
る。この時、誘電体膜１１がエッチングストッパーにな
り、堀り込み１５の底が誘電体膜１１となることは前述
の通りである。シリコン半導体層１２の露出面１６は、
誘電体膜１３の化合物半導体層形成領域を覆う部分を、
フォトリソグラフィ技術で選択的に除去することにより
形成できる。露出面１６での基板厚みは誘電体膜１１と
シリコン半導体層１２の合計厚みとなる。
【００１４】続いて、図４にみるように、シリコン半導
体層１１の露出面１６に選択的に化合物半導体を堆積す
れば、前述の如く、より熱歪みの少ない化合物半導体層
（化合物半導体単結晶層）１７がシリコン半導体基板の
表面に形成されることになる。
体層１１の露出面１６に選択的に化合物半導体を堆積す
れば、前述の如く、より熱歪みの少ない化合物半導体層
（化合物半導体単結晶層）１７がシリコン半導体基板の
表面に形成されることになる。
【００１５】
【発明の効果】この発明の場合、化合物半導体層を形成
するシリコン半導体基板では、化合物半導体層形成領域
での基板厚みが、その裏側に設けられた堀り込みで他の
領域よりも薄くなっているため、シリコン半導体と化合
物半導体の間の熱膨張係数差に起因する応力が小さくな
り、堆積形成した化合物半導体層に生じる熱歪みの低減
が図れ、堀り込み面積が非常に狭いものに限られるわけ
ではないので、化合物半導体層の形成面積に大きな制限
ができるようなこともない。
するシリコン半導体基板では、化合物半導体層形成領域
での基板厚みが、その裏側に設けられた堀り込みで他の
領域よりも薄くなっているため、シリコン半導体と化合
物半導体の間の熱膨張係数差に起因する応力が小さくな
り、堆積形成した化合物半導体層に生じる熱歪みの低減
が図れ、堀り込み面積が非常に狭いものに限られるわけ
ではないので、化合物半導体層の形成面積に大きな制限
ができるようなこともない。
【００１６】それに、シリコン半導体基板として、シリ
コン半導体層を間に介在させた２層の誘電体膜をシリコ
ン半導体基材の表面側に積層してなるものを用い、２層
の誘電体膜のうちの内側の誘電体膜をエッチングストッ
パーに使い、化合物半導体層形成領域の裏側に堀り込み
を形成する場合には、化合物半導体層形成領域での基板
厚みを内側の誘電体膜の厚みとシリコン半導体層の厚み
を合わせたバラツキの少ない薄いものにすることが容易
に出来、結果として、熱歪みの一層の低減をバラツキの
少ない状態で容易実現できるという利点が加わる。
コン半導体層を間に介在させた２層の誘電体膜をシリコ
ン半導体基材の表面側に積層してなるものを用い、２層
の誘電体膜のうちの内側の誘電体膜をエッチングストッ
パーに使い、化合物半導体層形成領域の裏側に堀り込み
を形成する場合には、化合物半導体層形成領域での基板
厚みを内側の誘電体膜の厚みとシリコン半導体層の厚み
を合わせたバラツキの少ない薄いものにすることが容易
に出来、結果として、熱歪みの一層の低減をバラツキの
少ない状態で容易実現できるという利点が加わる。
【図１】実施例１での堀り込み形成ずみのシリコン半導
体基板の断面図である。
体基板の断面図である。
【図２】実施例１での化合物半導体層形成ずみのシリコ
ン半導体基板の断面図である。
ン半導体基板の断面図である。
【図３】実施例２での堀り込み形成ずみのシリコン半導
体基板の断面図である。
体基板の断面図である。
【図４】実施例２での化合物半導体層形成ずみのシリコ
ン半導体基板の断面図である。
ン半導体基板の断面図である。
【図５】従来法での化合物半導体層形成ずみのシリコン
半導体基板の断面図である。
半導体基板の断面図である。
【図６】従来法での化合物半導体層形成ずみのシリコン
半導体基板の断面図である。
半導体基板の断面図である。
１ シリコン半導体基板 ２ 堀り込み ３ 誘電体膜 ４ 化合物半導体層形成領域 ５ 化合物半導体層
Claims (2)
- 【請求項１】 シリコン半導体基板の表面に化合物半導
体層を形成する方法であって、前記シリコン半導体基板
として、化合物半導体層形成領域の裏側に堀り込みが予
め形成されているシリコン半導体基板を用い、前記化合
物半導体層形成領域に化合物半導体を堆積するようにす
ることを特徴とする化合物半導体層の形成方法。 - 【請求項２】 シリコン半導体基板の表面に化合物半導
体層を形成する方法であって、シリコン半導体基板とし
て、シリコン半導体層を間に介在させた２層の誘電体膜
がシリコン半導体基材の表面側に積層されてなるシリコ
ン半導体基板を用い、このシリコン半導体基板の化合物
半導体層形成領域の裏側にシリコン半導体基材の裏面側
より前記２層の誘電体膜のうちの内側の誘電体膜に達す
るよう堀り込みを形成するとともに、前記２層の誘電体
膜のうちの外側の誘電体膜における化合物半導体層形成
領域を覆う部分を選択的に除去し、化合物半導体層形成
領域たるシリコン半導体層の露出面を形成した後、この
露出面に化合物半導体を堆積するようにする化合物半導
体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16091792A JPH065509A (ja) | 1992-06-19 | 1992-06-19 | 化合物半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16091792A JPH065509A (ja) | 1992-06-19 | 1992-06-19 | 化合物半導体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065509A true JPH065509A (ja) | 1994-01-14 |
Family
ID=15725104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16091792A Pending JPH065509A (ja) | 1992-06-19 | 1992-06-19 | 化合物半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065509A (ja) |
-
1992
- 1992-06-19 JP JP16091792A patent/JPH065509A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342427B1 (en) | Method for forming micro cavity | |
| US4053350A (en) | Methods of defining regions of crystalline material of the group iii-v compounds | |
| JP2001351865A (ja) | 半導体装置の製造方法 | |
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| US4886763A (en) | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench | |
| JPH065509A (ja) | 化合物半導体層の形成方法 | |
| US4883769A (en) | Method of making a multidimensional quantum-well array | |
| US5208167A (en) | Method for producing SOI substrate | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| US5591666A (en) | Semiconductor device and method of fabrication | |
| US5659179A (en) | Ultra-small semiconductor devices having patterned edge planar surfaces | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH04236423A (ja) | 半導体装置の製造方法 | |
| US5824453A (en) | Fabricating method of GaAs substrate having V-shaped grooves | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| KR0176102B1 (ko) | 다층 아몰퍼스 실리콘을 갖는 국부산화막 격리제조방법 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JPH0536680A (ja) | 半導体装置とその製造方法 | |
| JPH088245A (ja) | 半導体装置の製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH01266716A (ja) | ＧａＡｓ／Ｓｉ積層体及びＧａＡｓの成長方法 | |
| JP3304595B2 (ja) | 半導体装置の製造方法 |