JPH0654501B2

JPH0654501B2 - ずらし類似度演算装置

Info

Publication number: JPH0654501B2
Application number: JP62084642A
Authority: JP
Inventors: 收志吉田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1987-04-08
Filing date: 1987-04-08
Publication date: 1994-07-20
Anticipated expiration: 2009-07-20
Also published as: JPS63250784A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、２種類の画像データを互いにずらしてその
類似度を演算するためのずらし類似度演算装置に関す
る。かゝる演算は例えば文字，図形等の認識装置におい
て、辞書パターンデータと未知パターンデータとの間の
類似度（相関値）を調べる場合等で必要とされる。

〔従来の技術〕

この種の認識装置として、例えば第２図の如きアルゴリ
ズムをコンピュータによって処理するものが知られてい
る。これは、認識の対象となる文書を入力した後、二次
元ラインセンサの如き光電変換素子により光電変換を行
なってその画像データをメモリに取り込み（参照）、
この画像データに対してコンピュータにより線素の方向
付け（ベクトル化）および正規化等を行ない（，参
照）、さらにベクトルを所定方向に伝播させ所定位置で
停止させる停止・伝播操作を施してベクトル化特徴量を
抽出した後（参照）、予め格納されている各種辞書パ
ターンとの積を加算した積和で表わされる類似度（相関
値）計算を行ない（参照）、その最大値を検出し（
参照）、これによって未知パターンの同定を行ない、認
識結果として出力するものである。

しかしながら、このような積和による類似度演算は、認
識率を向上させるために未知の画像データと辞書の画像
データとを互いに上下、左右、斜めの８方向にずらして
行なわれるため（以下、かゝる演算をずらし類似度演算
とも云う。なお、このずらし類似度演算は正確にはずら
し無しを含む９種類の演算を含む。）、処理時間が掛か
りすぎるばかりでなく、処理能力の大きなコンピュータ
が必要になると云う問題がある。そこで、出願人は以下
の如き装置を提案した（特願昭６１−７６６０４号：以
下、提案済み装置とも云う。）。

第３図はかゝる提案済み装置を示す構成図、第４図は入
力画像データメモリおよび辞書パターンデータメモリの
構成例を示す概要図、第５図はずらしの態様を説明する
ための説明図である。

第３図において、１ａ、１ｂはアドレス発生回路、２ａ
は入力画像（未知パターン）データを格納するメモリ、
２ｂは辞書パターンデータを格納するメモリ、３ａ，３
ｂ，３ｃはラッチ回路、４ａ，４ｂ，４ｃは積和演算器
である。なお、積和演算器としては市販の集積回路（Ｉ
Ｃ）を用いることができる。

メモリ２ａには未知パターンの画像データが、またメモ
リ２ｂには辞書パターンの画像データがそれぞれ格納さ
れる。一般に、これらの画像データはパターンの有，無
に応じて２値化され、さらに適宜な大きさのメッシュ
（画素）に分割されて例えば第４図（イ），（ロ）の如
く記憶される。これは有効画面を６×６の画素で表わし
た場合の例であり、ａ₁₁〜ａ₆₆，ａ₁₁〜ａ₆₆……が画像
データ（１または０）である。こゝで、データａ₁₁，ａ
₁₂，ａ₁₃……、ｂ₁₁，ｂ₁₂，ｂ₁₃……の順にアドレス
１，２，３……を与えるものとすると、メモリ２ａ，２
ｂには１〜３６までのアドレスが付されることになる。
各メモリ２ａ，２ｂの内容はアドレス発生回路１ａ，１
ｂによってそれぞれ読み出され、後者の内容は直接、ま
たは前者の内容はラッチ回路３ａ，３ｂおよび３ｃを介
してそれぞれ積和演算器４ａ，４ｂおよび４ｃに与えら
れる。

ところで、ずらしの態様としては第５図に示す如く、９
種類のものが考えられる。同図（ホ）はずらしの無い状
態、また（ニ），（ヘ）は左右に、（ロ），（チ）は上
下に、そして（イ），（ハ），（ト），（リ）は斜めに
ずらした状態をそれぞれ示しており、したがって９種類
のずらし類似度演算が必要であることがわかる。なお、
同図において、Ａは未知パターンデータまたはそのメモ
リを、またＢは辞書パターンデータまたはそのメモリを
それぞれ示している。

前述した如く９種類の演算を行なうためには９個の積和
演算器を設ければ良いが、このようにすると装置が大型
化しコスト高になるばかりでなく、演算速度も低下する
ので、第３図の例では１度に３種類の演算を行ない、こ
れを３回繰り返して９種類の演算を実現するようにして
いる。そのためには、アドレス指定に工夫が必要となる
が、こゝでは次のようにしている。

まず、第５図の（ニ），（ホ），（ヘ）の演算を行なう
場合について考える。このとき、第５図（ホ）の演算を
第３図の積和演算器４ｂにて行ない、（ニ）の演算を積
和演算器４ａにて、また（ヘ）の演算を積和演算器４ｃ
にてそれぞれ行なうようにするが、そのためにはラッチ
回路３ｂにメモリ２ａのアドレス１のデータがラッチさ
れた時点で、メモリ２ｂのアドレス１のデータが読み出
されるようにしておくことが必要である。つまり、アド
レス発生回路１ｂからのアドレスをアドレス発生回路１
ｂからのアドレスよりも１アドレス分だけ先行させてお
くことにより、積和演算器４ｂでは常に未知パターンの
ｎ番目のデータと、辞書パターンのｎ番目のデータとを
一致させて積和演算を行なうようにする。なお、これは
第５図（ホ）の演算に相当する。一方、メモリ２ｂから
ｎ番目のデータが読み出されているときは、積和演算器
４ａにはメモリ２ａの（ｎ＋１）番目のデータが、また
積和演算器４ｃにはメモリ２ａの（ｎ−１）番目のデー
タがラッチ回路３ａ，３ｃを介してそれぞれ導入されて
いることから、積和演算器４ａでは第５図（ニ）の演
算、積和演算器４ｃでは第５図（ヘ）の演算がそれぞれ
行なわれることになる。なお、第５図（ニ）は未知パタ
ーンデータが辞書パターンデータに対して１列分だけ先
行している場合（図の左側にずれている場合）であり、
同（ヘ）はその逆の場合である。

このような関係は第５図（イ），（ロ）および（ハ）の
演算についても同様である。たゞし、この場合は未知と
辞書のデータに１行分の差があるので１行分のアドレ
ス、例えば第４図の例では“６”を考慮し、ラッチ回路
３ｂにメモリ２ａのアドレス７のデータがラッチされた
時点で、メモリ２ｂのアドレス１のデータが読み出され
るようにする。つまり、アドレス発生回路１ａからのア
ドレスを、アドレス発生回路１ｂからのアドレスよりも
７アドレス分だけ先行させることが必要である。さら
に、第５図（ト），（チ）および（リ）の場合は、アド
レス発生回路１ｂからのアドレスの方を、アドレス発生
回路１ａからのアドレスよりも７アドレス分だけ先行さ
せるこにより、同様にして行なうことができる。

こうして、１回に３種類の演算を行ない、これを３回実
行することにより、第５図に示す如き９種類のずらし類
似度演算を行なうことが可能になる。

〔発明が解決しようとする問題点〕

しかしながら、以上の如き装置では演算対象からはずれ
る外周部分も演算してしまうため、予め外周の外枠に
「０」画素を付与する回路を設けるか、または外周部の
み特別に演算した後これを減算する等の回路が必要とな
り、結果的に回路構成が複雑になるだけでなく、処理時
間も増大すると云う問題がある。

したがって、この発明はずらし類似度演算を効率良く行
ない、回路の簡略化と処理時間の短縮化を図ることを目
的とする。

〔問題点を解決するための手段〕

２種類の画像データをそれぞれ記憶する第１，第２の記
憶手段と、この第１，第２記憶手段から画像データをそ
れぞれ読み出す第１，第２の読出し手段と、第１読出し
手段から順次読み出される一方の画像データをそれぞれ
ラッチする複数のラッチ手段と、各ラッチ手段からの一
方の画像データと第２読出し手段を介して読み出される
他方の画像データとの積和をそれぞれ演算する複数の演
算手段と、「この演算手段の各々に対しその積和演算を
許可または不許可として演算対象から外れる外周部分の
演算を行わせないための信号列を、前記画像データの一
方が演算対象から外れる、両画像データの異なる両端の
部分のデータでないか、あるか、に依存して与える制御
手段を設ける。

〔作用〕

上記制御手段にて演算対象からはずれる部分の処理を効
率良く行なうことにより、ずらし類似度演算を簡単な回
路で高速に行ない得るようにする。

〔実施例〕

第１図はこの発明の実施例を示す構成図である。

同図からも明らかなように、これは第３図に示す提案済
み装置に対し、制御信号テーブル５および制御信号発生
部６を設けた点が特徴である。制御信号テーブル５は次
表の如き「１」，「０」の信号列を記憶し、制御信号発
生部６はこの信号列を入力画像データおよび辞書パター
ンデータと同期をとって順次読み出し、これを積和演算
器４ａ，４ｂ，４ｃに与えて積和演算を行なうべきか否
か（「１」で演算、「０」で演算せず）を制御する。こ
のとき、第１図の例では積和演算器が３つあり１度に３
種類の演算結果を得ることができるので、積和演算は３
回に分けて行ない、例えば１回目は第５図の（イ），
（ロ），（ハ）の演算を、２回目は同図（ニ），
（ホ），（ヘ）の演算を、また３回目は（ト），
（チ），（リ）の演算をそれぞれ行なうようにする。ま
た、各回毎に入力画像データと辞書パターンデータの読
出し開始アドレスを変えるようにし、それぞれのずらし
演算に対応できるようにする。

例えば、第１回目は入力画像データの初期アドレスをａ
₂₁に設定してスタートさせる。このときの入力データ、
辞書パターンデータおよび制御信号発生部６から読出さ
れる信号列の関係を詳しく示すのが表である。すなわ
ち、アドレスをａ₂₁に設定してスタートさせた時点では
辞書パターンデータは未だ読み出さないようにするとゝ
もに（「×」印参照）、制御信号発生部６からは演算せ
ずの信号「０」を積和演算器４ａ，４ｂ，４ｃに送り、
演算しないようにする。次に、積和演算器４ａにデータ
ａ₂₂が入り、かつ積和演算器４ｂにデータａ₂₁が入った
とき、辞書パターンデータｂ₁₁を読み出し、積和演算を
行なう。このため、表の如く積和演算器４ａ，４ｂには
演算する信号（演算許可信号）「１」を、また積和演算
器４ｃには演算せず信号（演算不許可信号）「０」を、
それぞれ制御信号発生部６から送る。こうして、アドレ
スを順次カウントアップしながら画像データを転送する
とゝもに、アドレスに従って積和演算器４ａ，４ｂ，４
ｃに制御信号発生部６から信号列を送ることにより、積
和演算を行なう。なお、ａ₃₁×ｂ₁₆のように、画像の右
端と左端の積を演算するような部分には、制御信号発生
部６から演算せず信号「０」を送り、演算しないように
する。

第２回目は、入力画像データのアドレスをａ₁₁、辞書パ
ターンのアドレスをｂ₁₁にそれぞれ設定してスタートさ
せることにより、第５図（ニ），（ホ），（ヘ）の演算
を行なう。

第３回目も同様に、入力画像データのアドレスをａ₁₁、
辞書パターンのそれをｂ₂₁にそれぞれ設定してスタート
させることにより、第５図（ト），（チ），（リ）の演
算を行なう。

こうして、３種類ずつ３回行なうことにより、９種類の
ずらし演算を行なう。

〔発明の効果〕

この発明によれば、制御信号テーブルおよび制御信号発
生部を設けて積和演算をすべきか否かを決めるようにし
たので、比較的簡単かつ小形なハードウエアで高速にず
らし演算を行なうことができる利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す構成図、第２図は文字
認識装置における処理フローの一般的な例を示すフロー
チャート、第３図は提案済み装置を示す構成図、第４図
は入力画像データメモリおよび辞書パターンデータメモ
リの構成例を示す概要図、第５図はずらしの態様を説明
するための説明図である。符号説明１ａ，１ｂ…アドレス発生回路、２ａ…入力画像（未知
パターンデータメモリ）、２ｂ…辞書パターンデータメ
モリ、３ａ，３ｂ、３ｃ…ラッチ回路、４ａ，４ｂ、４
ｃ…積和演算器、５…制御信号テーブル、６…制御信号
発生部、ａ₁₁〜ａ₆₆…入力画像データ、ｂ₁₁〜ｂ₆₆…辞
書パターンデータ。

Claims

【特許請求の範囲】

【請求項１】２種類の画像データを互いにずらしてその
類似度を演算するためのずらし類似度演算装置であっ
て、２種類の画像データの一方を記憶する第１の記憶手段及
び他方を記憶する第２の記憶手段と、前記第１の記憶手段から一方の画像データを読み出す第
１の読出し手段及び前記第２の記憶手段から他方の画像
データを読み出す第２の読出し手段と、前記第１の読出し手段を介して第１の記憶手段から順次
読み出される一方の画像データを順次にそれぞれラッチ
する複数のラッチ手段と、前記各ラッチ手段からの一方の画像データと前記第２の
読出し手段を介して第２の記憶手段から読み出される他
方の画像データとの積和をそれぞれ演算する複数の演算
手段と、前記複数の演算手段の各々における各タイミング毎の積
和演算を許可するか、しないかを表す制御信号を予め記
憶する制御信号テーブルと、前記第１，第２の記憶手段から、前記第１，第２の読出
し手段により、画像データを読み出すのに同期して、前
記制御信号テーブルから制御信号を読み出しその内容に
依存して、前記複数の演算手段の各々における積和演算
を許可し又は許可しないようにする制御手段と、を備え、一度に複数種類のずらし類似度演算を行うこと
を特徴とするずらし類似度演算装置。