JPS63250784A - ずらし類似度演算装置 - Google Patents
ずらし類似度演算装置Info
- Publication number
- JPS63250784A JPS63250784A JP62084642A JP8464287A JPS63250784A JP S63250784 A JPS63250784 A JP S63250784A JP 62084642 A JP62084642 A JP 62084642A JP 8464287 A JP8464287 A JP 8464287A JP S63250784 A JPS63250784 A JP S63250784A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- sum
- products
- data
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 44
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 230000015654 memory Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 1
Landscapes
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、2種類の画像データを互いにずらしてその
類似度を演算するためのずらし類似度演算装置に関する
。か\る演算は例えば文字2図形等の認識装置において
、辞書パターンデータと未知パターンデータとの間の類
似度(相関値)を調アルゴリズムをコンピュータによっ
て処理するものが知られている。これは、認識の対象と
なる文書を入力した後、二次元ラインセンサの如き光電
変換素子により光電変換を行なってその画像データをメ
モリに取り込み(■参照)、この画像データに対してコ
ンピュータにより線素のカ向付け(ベクトル化)および
正規化等を行ない(■、■参照)、さらにベクトルを所
定方向に伝播させ所定位置で停止させる停止・伝播操作
を施してベクトル化特微量を抽出した後(■参照)、予
め格納されている各種辞書パターンとの積を加算した積
和で表わされる類似度(相関値)計算を行ない(■参照
)、その最大値を検出しく■参照)、これによって未知
パターンの同定を行ない、認識結果として出力するもの
である。
類似度を演算するためのずらし類似度演算装置に関する
。か\る演算は例えば文字2図形等の認識装置において
、辞書パターンデータと未知パターンデータとの間の類
似度(相関値)を調アルゴリズムをコンピュータによっ
て処理するものが知られている。これは、認識の対象と
なる文書を入力した後、二次元ラインセンサの如き光電
変換素子により光電変換を行なってその画像データをメ
モリに取り込み(■参照)、この画像データに対してコ
ンピュータにより線素のカ向付け(ベクトル化)および
正規化等を行ない(■、■参照)、さらにベクトルを所
定方向に伝播させ所定位置で停止させる停止・伝播操作
を施してベクトル化特微量を抽出した後(■参照)、予
め格納されている各種辞書パターンとの積を加算した積
和で表わされる類似度(相関値)計算を行ない(■参照
)、その最大値を検出しく■参照)、これによって未知
パターンの同定を行ない、認識結果として出力するもの
である。
しかしながら、このような積和による類似度演算は、認
識率を向上させるために未知の画像データと辞♂の画像
データとを互いに上下、左右、斜めの8方向にずらして
行なわれるため(以下、か−る演算をずらし類似度演算
とも云う。なお、このずらし類似度演算は正確にはずら
し無しを含む9種類の演算を含む。)、処理時間が掛か
りすぎるばかりでなく、処理能力の大きなコンピュータ
が必要になると云う問題がある。そこで、出願人は以下
の如き装置を提案した(特願昭61−76604号二以
下1提案済み装置とも云う。)。
識率を向上させるために未知の画像データと辞♂の画像
データとを互いに上下、左右、斜めの8方向にずらして
行なわれるため(以下、か−る演算をずらし類似度演算
とも云う。なお、このずらし類似度演算は正確にはずら
し無しを含む9種類の演算を含む。)、処理時間が掛か
りすぎるばかりでなく、処理能力の大きなコンピュータ
が必要になると云う問題がある。そこで、出願人は以下
の如き装置を提案した(特願昭61−76604号二以
下1提案済み装置とも云う。)。
第3図はか\る提案済み装置を示す構成図、第4図は入
力画像データメモリおよび辞書パターンデータメモリの
構成例を示す概要図、第5図はずらしの態様を説明する
ための説明図である。
力画像データメモリおよび辞書パターンデータメモリの
構成例を示す概要図、第5図はずらしの態様を説明する
ための説明図である。
第3図において、la、lbはアドレス発生回路、2a
は入力画像(未知パターン)データを格納するメモリ、
2bは辞書パターンデータを格納するメモリ、3a、3
b、3cはラッチ回路、4a、4b、4cは積和演算器
である。なお、積和演算器としては市販の集積回路(I
C)を用いることができる。
は入力画像(未知パターン)データを格納するメモリ、
2bは辞書パターンデータを格納するメモリ、3a、3
b、3cはラッチ回路、4a、4b、4cは積和演算器
である。なお、積和演算器としては市販の集積回路(I
C)を用いることができる。
メモリ2aには未知パターンの画像データが、またメモ
リ2bには辞書パターンの画像データがそれぞれ格納さ
れる。一般に、これらの画像データはパターンの有、無
に応じて2値化され、さらに適宜な大きさのメツシュ(
画素)に分割されて例えば第4図(イ)、(ロ)の如く
記憶される。
リ2bには辞書パターンの画像データがそれぞれ格納さ
れる。一般に、これらの画像データはパターンの有、無
に応じて2値化され、さらに適宜な大きさのメツシュ(
画素)に分割されて例えば第4図(イ)、(ロ)の如く
記憶される。
これは有効画面を6×6の画素で表わした場合の例であ
り、a、〜a 66 + b Il’= b 66
・・・・・・が画像データ(lまたはO)である。こ−
で、データalla12 * a13”・・”、b
z 、 b +z、 b ti・・””(7
)順にアドレス1,2.3・・・・・・を与えるものと
すると、メモリ2a、2bには1〜36までのアドレス
が付されることになる。各メモリ2a、2bの内容はア
ドレス発生回路1a、lbによってそれぞれ読み出され
、後者の内容は直接、または前者の内容はラッチ回路3
a、3bおよび3Cを介してそれぞれ積和演算器4a、
4bおよび4Cに与えられる。
り、a、〜a 66 + b Il’= b 66
・・・・・・が画像データ(lまたはO)である。こ−
で、データalla12 * a13”・・”、b
z 、 b +z、 b ti・・””(7
)順にアドレス1,2.3・・・・・・を与えるものと
すると、メモリ2a、2bには1〜36までのアドレス
が付されることになる。各メモリ2a、2bの内容はア
ドレス発生回路1a、lbによってそれぞれ読み出され
、後者の内容は直接、または前者の内容はラッチ回路3
a、3bおよび3Cを介してそれぞれ積和演算器4a、
4bおよび4Cに与えられる。
ところで、すらしの態様としては第5図に示す如く、9
種類のものが考えられる。同図(ホ)はずらしの無い状
態、また(二)、(へ)は左右に、(ロ)、(チ)は上
下に、そして(イ)、(ハ)。
種類のものが考えられる。同図(ホ)はずらしの無い状
態、また(二)、(へ)は左右に、(ロ)、(チ)は上
下に、そして(イ)、(ハ)。
())、(ワ)は斜めにずらした状態をそれぞれ示して
おり、したがって9種類のずらし類似度演算が必要であ
ることがわかる。なお、同図において、Aは未知パター
ンデータまたはそのメモリを、またBは辞書パターンデ
ータまたはそのメモリをそれぞれ示している。
おり、したがって9種類のずらし類似度演算が必要であ
ることがわかる。なお、同図において、Aは未知パター
ンデータまたはそのメモリを、またBは辞書パターンデ
ータまたはそのメモリをそれぞれ示している。
前述した如く9種類の演算を行なうためには9個の積和
演算器を設ければ良いが、このようにすると装置が大型
化しコスト高になるばかりでなく、演算速度も低下する
ので、第3図の例では1度に3種類の演算を行ない、こ
れを3回繰り返して9種類の演算を実現するようにして
いる。そのためには、アドレス指定に工夫が必要となる
が、こ\では次のようにしている。
演算器を設ければ良いが、このようにすると装置が大型
化しコスト高になるばかりでなく、演算速度も低下する
ので、第3図の例では1度に3種類の演算を行ない、こ
れを3回繰り返して9種類の演算を実現するようにして
いる。そのためには、アドレス指定に工夫が必要となる
が、こ\では次のようにしている。
まず、第5図の(ニ)、(ホ)、(へ)の演算を行なう
場合について考える。このとき、第5図(ホ)の演算を
第3図の積和演算器4bにて行ない、(ニ)の演算を積
和演算器4aにて、また(へ)の演算を積和演算器4C
にてそれぞれ行なうようにするが、そのためにはラッチ
回路3bにメモリ2aのアドレス1のデータがラッチさ
れた時点で、メモリ2bのアドレス1のデータが読み出
されるようにしておくことが必要である。つまり、アド
レス発生回路1aからのアドレスをアドレス発生回路1
bからのアドレスよりも1アドレス分だけ先行させてお
くことにより、積和演算器4bでは常に未知パターンの
n番目のデータと、辞書パターンのn番目のデータとを
一致させて積和演算を行なうようにする。なお、これは
第5図(ホ)の演算に相当する。一方、メモリ2bから
n番目のデータが読み出されているときは、積和演算器
4aにはメモリ2aの(n+1)番目のデータが、また
積和演算器4Cにはメモリ2aの(n −1)番目のデ
ータがラッチ回路3a、3cを介してそれぞれ導入され
ていることから、積和演算器4aでは第5図(ニ)の演
算、積和演算器4Cでは第5図(へ)の演算がそれぞれ
行なわれることになる。なお、第5図(ニ)は未知パタ
ーンデータが辞書パターンデータに対して1列分だけ先
行している場合(図の左側にずれている場合)であり、
同(へ)はその逆の場合である。
場合について考える。このとき、第5図(ホ)の演算を
第3図の積和演算器4bにて行ない、(ニ)の演算を積
和演算器4aにて、また(へ)の演算を積和演算器4C
にてそれぞれ行なうようにするが、そのためにはラッチ
回路3bにメモリ2aのアドレス1のデータがラッチさ
れた時点で、メモリ2bのアドレス1のデータが読み出
されるようにしておくことが必要である。つまり、アド
レス発生回路1aからのアドレスをアドレス発生回路1
bからのアドレスよりも1アドレス分だけ先行させてお
くことにより、積和演算器4bでは常に未知パターンの
n番目のデータと、辞書パターンのn番目のデータとを
一致させて積和演算を行なうようにする。なお、これは
第5図(ホ)の演算に相当する。一方、メモリ2bから
n番目のデータが読み出されているときは、積和演算器
4aにはメモリ2aの(n+1)番目のデータが、また
積和演算器4Cにはメモリ2aの(n −1)番目のデ
ータがラッチ回路3a、3cを介してそれぞれ導入され
ていることから、積和演算器4aでは第5図(ニ)の演
算、積和演算器4Cでは第5図(へ)の演算がそれぞれ
行なわれることになる。なお、第5図(ニ)は未知パタ
ーンデータが辞書パターンデータに対して1列分だけ先
行している場合(図の左側にずれている場合)であり、
同(へ)はその逆の場合である。
このような関係は第5図(イ)、(ロ)および(ハ)の
演算についても同様である。たりし、この場合は未知と
辞書のデータに1行分の差があるので1行分のアドレス
、例えば第4図の例では“6″を考慮し、ラッチ回路3
bにメモリ2aのアドレス7のデータがラッチされた時
点で、メモリ2bのアドレスlのデータが読み出される
ようにする。つまり、アドレス発生回路1aからのアド
レスを、アドレス発生回路1bからのアドレスよりも7
アドレス分だけ先行させることが必要である。さらに、
第5図())、(チ)および(ワ)の場合は、アドレス
発生回路1bからのアドレスの方を、アドレス発生回路
1aからのアドレスよりも7アドレス分だけ先行させる
ことにより、同様にして行なうことができる。
演算についても同様である。たりし、この場合は未知と
辞書のデータに1行分の差があるので1行分のアドレス
、例えば第4図の例では“6″を考慮し、ラッチ回路3
bにメモリ2aのアドレス7のデータがラッチされた時
点で、メモリ2bのアドレスlのデータが読み出される
ようにする。つまり、アドレス発生回路1aからのアド
レスを、アドレス発生回路1bからのアドレスよりも7
アドレス分だけ先行させることが必要である。さらに、
第5図())、(チ)および(ワ)の場合は、アドレス
発生回路1bからのアドレスの方を、アドレス発生回路
1aからのアドレスよりも7アドレス分だけ先行させる
ことにより、同様にして行なうことができる。
こうして、1回に3種類の演算を行ない、これを3回実
行することにより、第5図に示す如き9種類のずらし類
似度演算を行なうことが可能になる。
行することにより、第5図に示す如き9種類のずらし類
似度演算を行なうことが可能になる。
しかしながら、以上の如き装置では演算対象からはずれ
る外周部分も演算してしまうため、予め外周の外枠にr
OJ画素を付与する回路を設けるか、または外周部のみ
特別に演算した後これを減算する等の回路が必要となり
、結果的に回路構成が複雑になるだけでなく、処理時間
も増大すると云う問題がある。
る外周部分も演算してしまうため、予め外周の外枠にr
OJ画素を付与する回路を設けるか、または外周部のみ
特別に演算した後これを減算する等の回路が必要となり
、結果的に回路構成が複雑になるだけでなく、処理時間
も増大すると云う問題がある。
したがって、この発明はずらし類似度演算を効率良く行
ない、回路の簡略化と処理時間の短縮化を図ることを目
的とする。
ない、回路の簡略化と処理時間の短縮化を図ることを目
的とする。
c問題点を解決するための手段〕
2種類の画像データをそれぞれ記憶する第1゜第2の記
憶手段と、この第1.第2記憶手段から画像データをそ
れぞれ読み出す第1.第2の読出し手段と、第1読出し
手段から順次読み出される一方の画像データをそれぞれ
ラッチする複数のラッチ手段と、各ラッチ手段からの一
方の画像データと第2読出し手段を介して読み出される
他方の画像データとの積和をそれぞれ演算する複数の演
算手段と、この演算手段の各々に対しその積和演算を許
可または不許可とするための信号列を画像データに応じ
て順次与え・る制御手段とを設ける。
憶手段と、この第1.第2記憶手段から画像データをそ
れぞれ読み出す第1.第2の読出し手段と、第1読出し
手段から順次読み出される一方の画像データをそれぞれ
ラッチする複数のラッチ手段と、各ラッチ手段からの一
方の画像データと第2読出し手段を介して読み出される
他方の画像データとの積和をそれぞれ演算する複数の演
算手段と、この演算手段の各々に対しその積和演算を許
可または不許可とするための信号列を画像データに応じ
て順次与え・る制御手段とを設ける。
上記制御手段にて演算対象からはずれる部分の処理を効
率良く行なうことにより、ずらし類似度演算を簡単な回
路で高速に行ない得るようにする。
率良く行なうことにより、ずらし類似度演算を簡単な回
路で高速に行ない得るようにする。
第1図はこの発明の実施例を示す構成図である。
同図からも明らかなように、これは第3図に示す提案済
み装置に対し、制御信号テーブル5および制御信号発生
部6を設けた点が特徴である。制御信号テーブル5は次
表の如きrlJ、rOJの信号列を記憶し、制御信号発
生部6はこの信号列を入力画像データおよび辞書パター
ンデータと同期をとって順次読み出し、これを積和演算
器4a。
み装置に対し、制御信号テーブル5および制御信号発生
部6を設けた点が特徴である。制御信号テーブル5は次
表の如きrlJ、rOJの信号列を記憶し、制御信号発
生部6はこの信号列を入力画像データおよび辞書パター
ンデータと同期をとって順次読み出し、これを積和演算
器4a。
4b、4cに与えて積和演算を行なうべきか否か(「1
」で演算、rOJで演算せず)を制御する。
」で演算、rOJで演算せず)を制御する。
このとき、第1図の例では積和演算器が3つあり1度に
3種類の演算結果を得ることができので、積和演算は3
回に分けて行ない、例えば1回目は第5図の(イ)、(
ロ)、(ハ)の演算を、2回目は同図(ニ)、(ホ)、
(へ)の演算を、また3回目は())、(チ)、(す)
の演算をそれぞれ行なうようにする。また、各回毎に入
力画像データと辞書パターンデータの読出し開始アドレ
スを変えるようにし、それぞれのずらし演算に対応でき
るようにする。
3種類の演算結果を得ることができので、積和演算は3
回に分けて行ない、例えば1回目は第5図の(イ)、(
ロ)、(ハ)の演算を、2回目は同図(ニ)、(ホ)、
(へ)の演算を、また3回目は())、(チ)、(す)
の演算をそれぞれ行なうようにする。また、各回毎に入
力画像データと辞書パターンデータの読出し開始アドレ
スを変えるようにし、それぞれのずらし演算に対応でき
るようにする。
例えば、第1回目は入力画像データの初期アドレスをa
llに設定してスタートさせる。このときの入力データ
、辞書パターンデータおよび制御信号発生部6から読出
される信号列の関係を詳しく示すのが第1表である。す
なわち、アドレスを321に設定してスタートさせた時
点では辞書パターンデータは未だ読み出さないようにす
ると\もに(「×」印参照)、制御信号発生部6からは
演算せずの信号「0」を積和演算器4a、4b、4cに
送り、演算しないようにする。次に、積和演算器4aに
データa2□が入り、かつ積和演算器4bにデータaz
+が入ったとき、辞書パターンデータbllを読み出し
、積和演算を行なう。このため、表の如く積和演算器4
a、4bには演算する信号(演算許可信号)「1」を、
また積和演算器4Cには演算せず信号(演算不許可信号
)「0」を、それぞれ制御信号発生部6から送る。こう
して、アドレスを順次カウントアツプしながら画像デー
タを転送すると\もに、アドレスに従って積和演算器4
a、4b、4cに制御信号発生部6から信号列を送るこ
とにより、積和演算を行なう。なお、as+×bIth
のように、画像の右端と左端の積を演算するような部分
には、制御信号発生部6から演算せず信号「0」を送り
、演算しないようにする。
llに設定してスタートさせる。このときの入力データ
、辞書パターンデータおよび制御信号発生部6から読出
される信号列の関係を詳しく示すのが第1表である。す
なわち、アドレスを321に設定してスタートさせた時
点では辞書パターンデータは未だ読み出さないようにす
ると\もに(「×」印参照)、制御信号発生部6からは
演算せずの信号「0」を積和演算器4a、4b、4cに
送り、演算しないようにする。次に、積和演算器4aに
データa2□が入り、かつ積和演算器4bにデータaz
+が入ったとき、辞書パターンデータbllを読み出し
、積和演算を行なう。このため、表の如く積和演算器4
a、4bには演算する信号(演算許可信号)「1」を、
また積和演算器4Cには演算せず信号(演算不許可信号
)「0」を、それぞれ制御信号発生部6から送る。こう
して、アドレスを順次カウントアツプしながら画像デー
タを転送すると\もに、アドレスに従って積和演算器4
a、4b、4cに制御信号発生部6から信号列を送るこ
とにより、積和演算を行なう。なお、as+×bIth
のように、画像の右端と左端の積を演算するような部分
には、制御信号発生部6から演算せず信号「0」を送り
、演算しないようにする。
第2回目は、入力画像データのアドレスをall、辞書
パターンのアドレスをbllにそれぞれ設定してスター
トさせることにより、第5図(ニ)、(ホ)、(へ)の
演算を行なう。
パターンのアドレスをbllにそれぞれ設定してスター
トさせることにより、第5図(ニ)、(ホ)、(へ)の
演算を行なう。
第3回目も同様に、入力画像データのアドレスをa8、
辞書パターンのそれをb21にそれぞれ設定してスター
トさせることにより、第5図(ト)。
辞書パターンのそれをb21にそれぞれ設定してスター
トさせることにより、第5図(ト)。
(チ)、(ワ)の演算を行なう。
こうして、3種類ずつ3回行なうことにより、9種類の
ずらし演算を行なう。
ずらし演算を行なう。
この発明によれば、制御信号テーブルおよび制御信号発
生部を設けて積和演算をすべきか否かを決めるようにし
たので、比較的簡単かつ小形なハードウェアで高速にず
らし演算を行なうことができる利点がもたらされる。
生部を設けて積和演算をすべきか否かを決めるようにし
たので、比較的簡単かつ小形なハードウェアで高速にず
らし演算を行なうことができる利点がもたらされる。
第1図はこの発明の実施例を示す構成図、第2図は文字
認識装置における処理フローの一般的な例を示すフロー
チャート、第3図は提案済み装置を示す構成図、第4図
は入力画像データメモリおよび辞書パターンデータメモ
リの構成例を示す概要図、第5図はずらしの態様を説明
するための説明図である。 符号説明 la、lb・・・アドレス発生回路、2a・・・入力画
像(未知パターンデータメモリ)、2b・・・辞書パタ
ーンデータメモリ、3a、3b、3c・・・ラッチ回路
、4a、4b、4C・・・積和演算器、5・・・制御信
号テーブル、6・・・制御信号発生部、a、〜a66・
・・入力画像データ、bll〜b66・・・辞書パター
ンデータ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 1 図 1α 1M 2 図 J13 図 テ 4 図 (イ) 2α 2b (口〕 (イ) (ニ) (ヒ) 第 5 図
認識装置における処理フローの一般的な例を示すフロー
チャート、第3図は提案済み装置を示す構成図、第4図
は入力画像データメモリおよび辞書パターンデータメモ
リの構成例を示す概要図、第5図はずらしの態様を説明
するための説明図である。 符号説明 la、lb・・・アドレス発生回路、2a・・・入力画
像(未知パターンデータメモリ)、2b・・・辞書パタ
ーンデータメモリ、3a、3b、3c・・・ラッチ回路
、4a、4b、4C・・・積和演算器、5・・・制御信
号テーブル、6・・・制御信号発生部、a、〜a66・
・・入力画像データ、bll〜b66・・・辞書パター
ンデータ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 1 図 1α 1M 2 図 J13 図 テ 4 図 (イ) 2α 2b (口〕 (イ) (ニ) (ヒ) 第 5 図
Claims (1)
- 【特許請求の範囲】 2種類の画像データを互いにずらしてその類似度を演算
するためのずらし類似度演算装置であって、 2種類の画像データをそれぞれ記憶する第1、第2の記
憶手段と、 該第1、第2記憶手段から画像データをそれぞれ読み出
す第1、第2の読出し手段と、 該第1読出し手段から順次読み出される一方の画像デー
タをそれぞれラッチする複数のラッチ手段と、 該各ラッチ手段からの一方の画像データと前記第2読出
し手段を介して読み出される他方の画像データとの積和
をそれぞれ演算する複数の演算手段と、 該演算手段の各々に対しその積和演算を許可または不許
可とするための信号列を前記画像データに応じて順次与
える制御手段と、 を備え、一度に複数種類のずらし類似度演算を行なうこ
とを特徴とするずらし類似度演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62084642A JPH0654501B2 (ja) | 1987-04-08 | 1987-04-08 | ずらし類似度演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62084642A JPH0654501B2 (ja) | 1987-04-08 | 1987-04-08 | ずらし類似度演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63250784A true JPS63250784A (ja) | 1988-10-18 |
JPH0654501B2 JPH0654501B2 (ja) | 1994-07-20 |
Family
ID=13836346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62084642A Expired - Lifetime JPH0654501B2 (ja) | 1987-04-08 | 1987-04-08 | ずらし類似度演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0654501B2 (ja) |
-
1987
- 1987-04-08 JP JP62084642A patent/JPH0654501B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0654501B2 (ja) | 1994-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4635292A (en) | Image processor | |
EP0169010B1 (en) | Systolic array for solving cyclic loop dependent algorithms | |
JPH06103161A (ja) | データを組合せるためのデータ・フィールド合成器 | |
US4769779A (en) | Systolic complex multiplier | |
JPH03209561A (ja) | 連立一次方程式の解を求める計算装置及び方法 | |
JP3304971B2 (ja) | 絶対値演算回路 | |
US4910700A (en) | Bit-sliced digit-serial multiplier | |
US3293418A (en) | High speed divider | |
JPS63250784A (ja) | ずらし類似度演算装置 | |
Rooban et al. | Implementation of 128-bit radix-4 booth multiplier | |
JPH08314697A (ja) | 符号付き/符号なし数兼用乗算器 | |
JPS62233894A (ja) | ずらし類似度演算装置 | |
Wisayataksin et al. | A Programmable Artificial Neural Network Coprocessor for Handwritten Digit Recognition | |
JPH01220528A (ja) | パリテイ発生器 | |
JPH0535773A (ja) | ベクトル除算方式とその装置 | |
US5941942A (en) | Method for multiplying a multiplicand and a multiplier according to the booth method in interactive steps | |
JPH01267728A (ja) | 乗算器 | |
JPS63254525A (ja) | 除算装置 | |
JPS6083181A (ja) | 二次元マツチング回路 | |
JPH0250258A (ja) | ベクトル処理装置 | |
US5958001A (en) | Output-processing circuit for a neural network and method of using same | |
JPS63159930A (ja) | 乗算器 | |
Bessalah et al. | Implementation of the Hough Transform by the On-line Mode | |
JPH0554059A (ja) | ベクトル処理装置 | |
JPH0320864A (ja) | ファジィ計算用ベクトル命令セットを有する情報処理装置 |