JPH06103161A - データを組合せるためのデータ・フィールド合成器 - Google Patents

Abstract

(57)【要約】 【目的】 選択フィールドを記憶する記憶素子を必要と
することなく効率良くデータを組み合わせることのでき
るデータ・フィールド合成器を提供する。 【構成】 開始選択入力信号（１４）の論理レベルと終
了選択入力信号（１６）の論理レベルが同じてある場合
は保守選択入力信号（１２）と同じ論理レベルの保守選
択出力信号（２２）を出力し，開始選択入力信号（１
４）の論理レベルと終了選択入力信号（１６）の論理レ
ベルが異なる場合は保守選択入力信号（１２）と異なる
論理レベルの保守選択出力信号（２２）を出力し，保守
選択入力信号（１２）の論理レベルと開始選択入力信号
（１４）の論理レベルが同じ場合は，第１データ入力節
点（１７）に入力されるデータ（１８）を被選択出力信
号（２４）として出力し，保守選択入力信号（１２）の
論理レベルと開始選択入力信号（１４）の論理レベルが
異なる場合は，第２データ入力節点（１９）に入力され
るデータ（２０）を被選択出力信号（２４）として出力
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般にデータ処理システ
ムに関し、特にフィールド合成器、すなわちデータ・フ
ィールドを組合わせるデータ処理回路に関する。図１に
示すように、フィールド合成器は語Ｂ内のフィールドＦ
を選択し、選択されたフィールドＦを語Ａに組合せて語
Ｃを構成する。

【０００２】

【従来の技術】従来より種々の装置がフィールド合成器
として利用されてきた。図２は従来装置の機能を示して
おり、これは少なくとも選択されたフィールドＦのサイ
ズを備えた中間記憶素子Ｉを必要とする。選択されたフ
ィールドＦは語Ｂから中間記憶素子Ｉに一時的に記憶さ
れる。次に、選択されたフィールドＦを語Ａに組合せ
て、語Ｃを形成する。語Ａと選択されたフィールドＦの
サイズが増大するとともに、回路は著しく複雑になる。
何故ならば、語Ｂからのデータを中間記憶素子Ｉに送
り、次に中間記憶素子Ｉと語Ａから語Ｃに送る必要があ
るからである。選択されたフィールドＦが大きくなる
と、中間記憶素子Ｉにはさらに大きい記憶空間も必要に
なる。

【０００３】フィールド合成器を実現する別の従来方式
では合成される語と同じサイズの中間記憶素子が必要で
ある。中間記憶素子は既定の２進語を記憶し、その場
合、１（２進数の「１」）のロケーション（ビット位
置）が第２の語と組合わされる第１の語の選択フィール
ドを決定する。図３はこの方式を示している。既定の語
Ｉは第１の語Ａと論理積演算され、一方、既定の語の補
数が第２の語Ｂと論理積演算される。２つの論理積演算
の結果は互いに論理和されて、組合された語Ｃが構成さ
れる。この場合も、組合わされた語Ｃのサイズが増大す
るとともに、既定語Ｉに余分の記憶空間が必要であるだ
けではなく、回路も著しく複雑になる。何故ならば、既
定語を生成し、組合わせた語を構成するためにその語と
その補数を異なるロケーションに送る必要があるからで
ある。

【０００４】フィールド合成器として利用できる種々の
装置が古くから知られ、その例として、このような装置
の幾つかの例が下記の米国特許明細書に開示されてい
る。Ｄ．Ｇ．グレゴリー他の米国特許明細書第４，９０
３，２２８号「単一周期の組合せ／論理装置」は中間記
憶素子を用いて単一マシーンサイクルで組合せ演算を行
う方法を開示している。

【０００５】Ａ．Ｅ．リーパの米国特許明細書第４，５
２０，４３９号「可変フィールドの部分書込みデータの
組合せ」は書込まれる選択フィールドの長さを単一ビッ
トから全記憶語を書込む範囲まで変更できる書込み動作
を開示している。この動作は選択フィールドに含まれな
いビット位置を保護するために既定語を利用する。

【０００６】Ｈ．Ｔ．ハオ他の米国特許明細書第４，５
６９，０１６号「プリミティブ命令セット計算システム
において単一マシーンサイクルでマスキング及び回転命
令を実行可能な実現する機構」は既定語の制御の下で循
環桁移動することによって、単一のマシーンサイクル内
で回転、マスキング及びマージングを含む多数のコンピ
ュータ演算を行う機構を開示している。

【０００７】Ｄ．Ｊ．デスモンド他の米国特許明細書第
３，９０６，４５９号「コンピュータ用の多重機能能力
を有する２進データ処理回路」は２つのオペランドを合
成するために語の既定と、組合せ演算を利用して２進デ
ータを処理する回路を開示している。

【０００８】Ｍ．Ｊ．ミラー他の米国特許明細書第４，
７６０，５１７号「３２ビット、ビット分割プロセッ
サ」はデータを既定語生成器とマージするような複雑な
演算を単一周期で実行する３２ビット・プロセッサを開
示している。

【０００９】フィールド合成器はこれまで遺伝子アルゴ
リズム機械用に利用されてきた。遺伝子アルゴリズムの
概論はゴールドベルク著「探索、最適化及び装置学習に
おける遺伝子アルゴリズム」に記載されている。

【００１０】

【発明が解決しようとする課題】組合わされるべく選択
フィールドＦのサイズ、又は組合わされた語自体のサイ
ズに依存する既定語を生成し、記憶する必要なく、語を
組合せられる（マージできる）フィールド合成器が必要
とされている。更に、合成器のサイズが増大しても回路
の複雑さがそれに対応して増さないように、正則構造を
利用して体系的且つ規則的な態様で実現できるフィール
ド合成器も必要である。

【００１１】

【課題を解決するための手段】本発明は新たなデータ・
ピースを合成するために効率よくデータを組合わせる規
則的且つ体系的な構造を有するフィールド合成器を提供
するものである。このフィールド合成器では組合せられ
る選択フィールドＦのサイズ、又は組合わせられた語の
サイズに応じて任意の既定語を生成し、それを記憶する
必要がない。このフィールド合成器は基本セルから始ま
って、組合わされる語内のデータの数と同じ数の基本セ
ルを互いに接続することによって実現される。そのよう
にすることにより、ビット数の増大に伴って回路が複雑
になることがなく、データを規則的に合成器に送ること
ができる極めて規則的な構造が得られる。このフィール
ド合成は、大多数の従来技術のフィールド合成器よりも
記憶装置の記憶空間が少なくてすむだけではなく、構成
において反復的な性質を有しているので、集積回路技術
を利用して実現するのに特に適している。

【００１２】本発明の第１実施例のフィールド合成器
は、３つの異なる入力制御信号のセット、すなわち保守
選択入力信号と、複数の開始選択入力信号と、複数の終
了選択入力信号との論理レベルに基づいて、第１又は第
２のデータ・セットのいずれかからデータを選択するこ
とによって語を合成する。この合成器は５つの入力節点
と、２つの出力節点とを有する初期基本セルを有してい
る。上記の節点はそれぞれ、保守選択入力信号を受け取
る保守選択入力節点と、最初の開始選択入力信を受け取
る開始選択入力節点と、最初の終了選択入力信号を受け
取る終了選択入力節点と、第１のデータ・セット内の最
初のデータを受け取る第１データ入力節点と、第２のデ
ータ・セット内の最初のデータを受け取る第２データ入
力節点と、保守選択出力節点と、被選択出力節点であ
る。このセルは２つの出力信号、すなわち保守選択出力
信号と、被選択出力信号を生成するように動作する。

【００１３】開始選択入力信号の論理レベルが終了選択
入力信号の論理レベルと同じである場合は、保守選択出
力信号の論理レベルは保守選択入力節点における信号の
論理レベルと同じであり、同じでない場合は、保守選択
出力信号の論理レベルは保守選択入力節点における信号
の論理レベルと逆である。保守選択入力節点に供給され
た信号の論理レベルが開始選択入力信号の論理レベルと
同じである場合は、被選択出力信号は第１データ入力節
点に供給されるデータによって決定され、同じではない
場合は、被選択出力信号は第２データ入力節点に供給さ
れるデータによって決定される。

【００１４】この合成器は直線アレイに配列された最初
の基本セルと同じ構造を各々が有する複数個の体系的に
カスケード接続された基本セルによって、所望の任意の
サイズの語を合成することができる。直線アレイは直前
に先行するセルの保守選択出力節点に接続された最初の
セルに続いて各セルの保守選択入力節点を設けることに
よって構成される。続くセルの第１データ入力節点は第
１データ・セット内の続くデータを受け取るように接続
され、同様に第２データ入力節点は第２データ・セット
内の続くデータを受け取るように接続される。

【００１５】開始選択入力信号、終了選択入力信号及び
保守選択入力信号の論理レベルを介して、第１データ・
セット又は第２データ・セットからのデータが選択され
て、被選択出力節点に合成された語が供給される。第１
と第２のデータ・セットが２進ビットである第１の実施
例では、基本セルは２つの排他的論理和ゲート、１つの
インバータ、２つの論理積ゲート及び１つの論理和ゲー
トだけで簡単に実施できる。

【００１６】本発明の第２の実施例は第１実施例と同様
であるが、以下の点が異なっている。すなわち、基本セ
ルの構造が異なっていて、保守選択入力節点にある信号
を一度だけ“排他的論理和”をとることによって、保守
選択出力節点に信号を生成し、その結果、保守選択入力
信号の伝播時間が短縮され、回路が出力語をより高速に
供給できる構成にされている。

【００１７】本発明の第３の実施例は基本セルが二次元
アレイを構成するようにされた点を除いては第１の実施
例と同様である。開始選択入力信号は開始行選択入力信
号と開始列選択入力信号との論理積の出力によって決定
される。同様にして、終了選択入力信号は終了行選択入
力信号と終了列選択入力信号との論理積の出力によって
決定される。第２の行内の最初のセルの保守選択入力は
第１の行内の最後のセルの保守選択出力に接続され、以
下同様である。あるいは、語を合成するのに必要な時間
を短縮するために、全ての行の先頭セル用に保守選択入
力節点に供給される全信号を保守選択先取りモジュール
が供給する。本発明の他の概念と利点は本発明の原理を
例示した添付図面を参照して以下の詳細な説明によって
明らかにされる。

【００１８】

【実施例】説明のための図面に示すように、本発明は、
データを極めて効率良く組合わせるフィールド合成器を
実現するために規則的且つ体系的な構造を採用してい
る。従来技術のフィールド合成器では、組合わされるフ
ィールドのサイズと少なくとも等しいサイズの既定語を
複雑で不規則的な回路によって生成し、記憶し、伝送す
る必要があった。

【００１９】本発明によれば、このフィールド合成器は
従来の装置と比較して記憶空間が少なくてすみ、回路も
複雑ではない。本発明は組合わされる選択フィールドの
サイズ、又は組合わされた語のサイズによって依存する
既定語の生成および記憶を必要とせずに，語を組合わせ
て合成語を構成する。本発明は合成を達成するため、基
本セルを基準としている。極めて規則的な構造の２つ以
上の基本セルを接続するだけで、より大きい合成語が得
られる。経路指定の問題は大幅に軽減され、このような
構造は集積回路技術で容易に実現できる。

【００２０】図４は本発明に従ったフィールド合成器の
第１の実施例を示している。このフィールド合成器は第
１又は第２のデータ・セットのいずれかからデータを選
択することによって語を合成する。この選択は３つの異
なる入力制御信号のセット、すなわち保守選択入力信号
と、複数の開始選択入力信号と、複数の終了選択入力信
号との論理レベルに基づいて行われる。２進システムの
場合は、論理レベルは高レベル又は低レベルのいずれか
である。

【００２１】合成器の中心構造は５つの入力節点と、２
つの出力節点とを有する最初の基本セル１０であり、セ
ルの境界部分の黒丸は入力節点を表し、白丸は出力節点
を表している。セルと接触してはいるが黒丸も白丸もな
い線はこの線がセルを通過するだけであることを意味し
ている。５つの入力節点は、保守選択入力信号１２を受
け取る保守選択入力節点１１と、最初の開始選択入力信
号１４を受け取る開始選択入力節点１３と、最初の終了
選択入力信号１６を受け取る終了選択入力節点１５と、
第１のデータ・セット３０内の先頭データ１８を受け取
る第１データ入力節点１７と、第２のデータ・セット３
４内の先頭データ２０を受け取る第２データ入力節点１
９である。２つの出力節点は保守選択出力節点２１と、
被選択出力節点２３である。

【００２２】セル１０は２つの出力信号、すなわち保守
選択出力信号２２と被選択出力信号２４とを生成して、
保守選択出力信号２２は保守選択出力節点２１に供給さ
れ、被選択出力信号２４は被選択出力節点２３に供給さ
れる。保守選択出力信号２２の論理レベルは開始選択入
力信号１４と終了選択入力信号１６に依存する。開始選
択入力信号１４の論理レベルが終了選択入力信号１６の
論理レベルと同じである場合は、保守選択出力信号２２
の論理レベルは保守選択入力節点１２における信号の論
理レベルと同じであり、同じではない場合は、保守選択
出力信号２２の論理レベルは保守選択入力節点１２にお
ける信号の論理レベルと逆である。

【００２３】被選択出力信号２４は、保守選択入力節点
１２と開始選択入力節点１４に供給される信号の論理レ
ベルに応じて、第１データ・セット３０からの先頭デー
タ１８、又は第２データ・セット３４の先頭データ２０
から選択された出力信号である。

【００２４】保守選択入力節点１２に供給される信号の
論理レベルが開始選択入力信号１４の論理レベルと同じ
である場合は、被選択出力信号は第１データ入力節点に
供給されるデータによって決定され、同じでない場合は
被選択出力信号２４は第２データ入力節点１９に供給さ
れる先頭データ２０によって決定される。

【００２５】図５は図４の基本セルの動作の論理テーブ
ルである。本発明の合成器は基本セルを相互に体系的に
カスケード接続することによって任意のサイズの語を合
成することができる。

【００２６】図６は５つのデータを有する語の合成例を
示している。合成器は５つの基本セル７１，７２，７
３，７４及び７５を体系的にカスケード接続して、線形
アレイ８０を構成する。各基本セルは先頭の基本セル７
０と同じ構造である。合成器はより多数の基本セルを有
する直線アレイにより任意のサイズの語を合成すること
ができる。直線アレイ８０は、その先頭セル７０の保守
選択出力節点６５に第２のセル７１の保守選択入力節点
７６を接続するように、直前に先行するセルの保守選択
出力節点に接続された最初のセルに続いて、各セルの保
守選択入力節点を設けることによって構成される。続く
セルの第１データ入力節点は第１データ・セット内の続
くデータを受け取る。例えば、第２セル７１の第１デー
タ入力節点８３は直前に先行するセル、すなわち先頭セ
ル７０によってデータ１８が受け取られのに続いて、第
１データ・セット３０内の続くデータ４６を受け取る。
同様に、続くセルの第２データ入力節点は第２データ・
セット内の続くデータを受け取る。例えば、第２セル７
１の第２データ入力節点８４が直前に先行するセル、す
なわち先頭セル７０によって受け取られたデータ２０に
続いて、第２データ・セット３４内の続くデータ４７を
受け取る。

【００２７】複数の開始選択入力信号４２，４４，４
８，５２及び５６、複数の終了選択入力信号４３，４
５，４９，５３及び５７、及びセル７０，７１，７２，
７３及び７４と結合された保守選択入力節点４１，７
６，７７，７８及び７９に供給された複数の信号の論理
レベルを介して、第１データ・セット３０からのデータ
１８，４６，５０，５４及び５８、又は第２データ・セ
ット３４からのデータ２０，４７，５１，５５及び５９
が選択されて、被選択出力節点９１，９２，９３，９４
及び９５に出力が供給され、語６５が合成される。

【００２８】図５の最初の４行の論理レベルは特定の入
力信号レベルを示し、それにより図６の基本セルの線形
アレイは動作する。ここに、各セルについてＭi は保守
選択入力節点に供給される信号を表し、Ｍi+1 はこれも
後続のセルの保守選択入力節点に供給される保守選択出
力信号を表しており、Ｂi は開始選択入力信号を表し、
Ｅi は終了選択入力信号を表し、ａi は第１データ・セ
ットからのデータを表し、ｂi は第２データ・セットか
らのデータを表している。

【００２９】第１行は図６に示した先頭セル７０を説明
している。３つの選択入力信号４１，４２及び４３は全
て低の論理レベルにある。その結果、第１データａ0 の
値が第１データ入力８１に供給されて、被選択出力節点
９１に結合される。更に、低論理レベルにあるＭ1 が生
成され、これが保守選択出力節点６５に供給される。

【００３０】第２行は次のセル７１を説明している。先
行するセル７０の節点６５からの低論理レベルＭ1 はセ
ル７１の保守選択入力節点７６と結合される。Ｂ1 、す
なわち信号４４は高信号レベルにあり、Ｅ1 、すなわち
信号４５は低論理レベルにある。その結果、第２データ
の値ｂ1 が第２データ入力８４に供給されて、被選択出
力節点９２に結合される。更に高論理レベルにあるＭ2
が生成され、保守選択出力節点６６に供給される。

【００３１】第３行は次のセル７２を説明している。先
行するセル７１の節点６６からの高論理レベル信号Ｍ2
はセル７２の保守選択入力節点７７と結合される。Ｂ2
、すなわち信号４８は低論理レベルにあり、Ｅ2 、す
なわち信号４９も低論理レベルにある。その結果、第２
のデータ値ｂ2 が第２データ入力８６に供給されて、被
選択出力節点９３と結合される。更に、高論理レベルに
あるＭ3 が生成され、保守選択出力節点６７に供給され
る。

【００３２】第４行は次のセル７３を説明している。先
行するセル７２の節点６７からの高論理レベル信号Ｍ3
はセル７３の保守選択入力節点７８と結合される。Ｂ3
、すなわち信号５２は低論理レベルにあり、Ｅ3 、す
なわち信号５３は高論理レベルにある。その結果、第２
のデータ値ｂ3 が第２データ入力８８に供給されて、被
選択出力節点９４と結合される。更に、高論理レベルに
あるＭ4 が生成され、保守選択出力節点６８に供給され
る。

【００３３】次のセル７４のそれぞれの制御入力に供給
される制御信号は第１のセル７０に供給される信号と同
じ値を有している。従って、セル７４の第１データ入力
８９に供給される第１のデータａ4 は被選択出力節点９
５と結合される。

【００３４】このように、前述のようなそれぞれの入力
制御信号の設定によって、第２データ語３４の中間の３
つのビットｂ1 ，ｂ2 及びｂ3 が出力データ語６５のよ
うに第１データ語３０と結合される効果が得られる。説
明の目的上、種々の入力ビットに対して特定の論理値を
示しているが（第１の語の全てのビットは低論理レベ
ル、すなわち“０”、又、第２の語の全てのビットは高
論理レベル、すなわち“１”）、選択された入力データ
によって処理された任意の値が対応する出力と結合され
る論理値であることが明らかであろう。

【００３５】また、図示および説明されている実施例で
は、選択された入力データの値は出力と結合される。別
の実施例では、出力値はある種の別の方法で選択された
入力値によって決定される。例えば、出力値を決定する
ための手順で、選択された入力値を反転し、又はその他
の修正を行うことができる。語６５の合成は中間記憶素
子を必要としないで単一の処理（単一クロック周期）で
実行することができる。上記の例では“１１１”である
フィールドＦは中間記憶素子によるのではなく、左右の
境界によって特定される。更に、第２データ・セットか
ら複数のフィールドを抽出し、非連続のロケーションで
第１データ・セットに組入れて、合成語を生成すること
ができる。

【００３６】図５の論理テーブルの第５行と第６行はＢ
i とＥi が双方とも高レベルにある特殊な場合を説明し
ている。Ｍi が高論理レベルにある場合は、セルは被選
択出力節点にｂi を供給する。Ｍi が低論理レベルにあ
る場合は、被選択出力節点にａi が供給される。第５と
第６の行の双方とも、Ｍi+1 はＭi と同じレベルに保た
れる。

【００３７】第７行はＥi が高論理レベルにあり、Ｂi
が低論理レベルにある状態を説明している。セルはＭi+
1 が高論理レベルに設定されたデータａi を選択する。
このように、Ｂi での指標がＥi での指標よりも大きい
か否かに関わりなく、データ・セットから無作為のフィ
ールドを選択することができる。このことは、本発明の
実施例と、２つの独立した乱数生成器を使用し、一方を
開始選択入力節点に接続し、他方を終了選択入力節点に
接続することによってクロスオーバー再構成の手順を実
行できる遺伝子アルゴリブムには有利である。開始選択
入力での指標が終了選択入力での指標よりも小さい必要
がないので、乱数生成器の設計は大幅に簡略化され、
又、計算速度は大幅に高くなる。

【００３８】第８行はＢi が高論理レベルにあり、Ｅi
が低論理レベルにあり、一方、Ｍiが高論理レベルにあ
る状態を説明している。セルは低論理レベルに設定され
たＭi＋1 とともにデータａi を選択する。基本セルは
標準形の論理ゲートによって実施することができる。

【００３９】図７Ａ−７Ｄは以後説明する論理関数のＩ
ＥＥＥ規格による記号を示す。図７Ａは“ＡＮＤ”（論
理積）ゲートであり、図７Ｂは“ＯＲ”（論理和）ゲー
トであり、図７Ｃは“インバータ”であり、図７Ｄは
“排他的ＯＲ”（排他的論理和）ゲートである。

【００４０】図８は第１データ・セット３０と第２デー
タ・セット３４が２進データである場合に、論理ゲート
を利用して第１の実施例の基本セルを実施する一方法を
示している。基本セルは２つの排他的論理和ゲートと、
一つのインバータと、２つの論理積ゲートと、一つの論
理和ゲートとから成っている。

【００４１】２つの入力９７，９８と一つの出力９９と
を有する第１の排他的論理和ゲート９６は、その入力の
一つ９７が保守選択入力節点１１に接続され、別の入力
９８が開始選択入力節点１３に接続されている。入力１
０１と出力１０２を有するインバータ１００は、入力１
０１が第１排他的論理和ゲート９６の出力９９に接続さ
れている。２つの入力１０４，１０５と、一つの出力１
０６とを有する第１論理積ゲート１０３は、その入力の
一つ１０４がインバータ１００の出力１０２に接続さ
れ、別の入力１０５が第１データ入力節点１７に接続さ
れている。２つの入力１０８，１０９と、一つの出力１
１０とを有する第２論理積ゲート１０７は、その入力の
一つ１０８が第１排他的論理和ゲート９６の出力９９に
接続され、別の入力１０９が第２データ入力節点１９に
接続されている。２つの入力１１２，１１３と、一つの
出力１１４を有する論理和ゲート１１１は、その入力の
一つ１１２が第１論理積ゲート１０３の出力１０６に接
続され、第２の入力１１３が第２論理積ゲート１０７の
出力１０６に接続されている。論理和ゲート１１１の出
力１１４は被選択出力節点２３に接続されている。２つ
の入力１１６，１１７と、一つの出力１１８を有する第
２排他的論理和ゲート１１５は、その一つの入力１１６
が終了選択入力節点１５に接続され、別の入力１１７が
第１排他的論理和ゲート９６の出力９９に接続されてい
る。第２排他的論理和ゲート１１５の出力１１８は保守
選択出力節点２１に接続されている。保守選択出力節点
２１上の信号は保守選択入力節点１１上の信号を２度の
“排他的論理和”に依存することに留意されたい。

【００４２】図９は本発明のフィールド合成器の第２の
実施例を示している。本発明の第２の実施例は、保守選
択入力節点上の信号を一度だけ“排他的論理和”をとる
ことによって保守選択出力節点で信号を生成するため
に、基本セルの構造が異なっていることを除いては第１
の実施例と同様である。基本セルのアレイでは、最後の
セルの被選択出力信号を生成するために、最初のセルの
保守選択入力信号が全てのセルを通過しなければならな
い。各セルごとに保守選択入力節点に供給される信号か
ら保守選択出力信号を生成するために一度だけしか“排
他的論理和”をとる必要がないことにより、信号伝播の
遅延時間が短縮され、回路はより迅速に出力語を供給す
ることができる。

【００４３】第２の実施例でも、フィールド合成器は第
１又は第２のデータ・セットのいずれかからデータを選
択することによって語を合成する。この選択は３つの異
なる入力制御信号のセット、すなわち保守選択入力信号
と、複数の第１選択入力信号と、複数の第２選択入力信
号との論理レベルに基づいて行われる。この実施例の合
成器の中心構造は５つの入力節点と、２つの出力節点と
を有する最初の基本セル１３２である。５つの入力節点
は、保守選択入力信号１２０を受け取る保守選択入力節
点１２５と、最初の開始選択入力信号１２１を受け取る
第１選択入力節点１２６と、最初の第２選択入力信号１
２２を受け取る第２選択入力節点１２２と、第１のデー
タ・セット３０内の先頭データ１８を受け取る第１デー
タ入力節点１２８と、第２のデータ・セット３４内の先
頭データ２０を受け取る第２データ入力節点１２９であ
る。２つの出力節点は保守選択出力節点１３０と、被選
択出力節点１３１である。

【００４４】セル１３２は２つの出力信号、すなわち保
守選択出力信号１２３と被選択出力信号１２４とを生成
する。保守選択出力信号１２３は保守選択出力節点１３
０に供給され、被選択出力信号１２４は被選択出力節点
１３１に供給されるようにされる。

【００４５】保守選択出力信号１２３の論理レベルは第
１選択入力信号１２１と第２選択入力信号１２２とに依
存する。第１選択入力信号１２１の論理レベルが第２選
択入力信号１２２の論理レベルと同じである場合は、保
守選択出力信号１２３の論理レベルは保守選択入力信号
１２０の論理レベルと同じであり、同じでない場合は、
保守選択出力信号１２３の論理レベルは保守選択入力信
号１２０の信号の論理レベルと逆である。

【００４６】被選択出力節点１３１で供給される被選択
出力信号１２４は、保守選択入力信号１２０と、第１選
択入力信号１２１と、第２選択入力信号１２２に供給さ
れる信号の論理レベルに応じて、第１データ・セット３
０からの先頭データ１８から、又は第２データ・セット
３４からの先頭データ２０から選択される。保守選択入
力信号１２０と、第１選択入力信号１２１と、第２選択
入力信号１２２の群からの偶数の入力制御信号が高レベ
ルにある場合は（ゼロは偶数とみなされる）、被選択出
力信号１２４は、第１データ入力節点１２８で供給され
る第１データ・セットの先頭データ１８によって決定さ
れる。しかし、保守選択入力信号１２０と、第１選択入
力信号１２１と、第２選択入力信号１２２の群からの奇
数の入力制御信号が高レベルにある場合は、被選択出力
信号１２４は、第２データ入力節点１２９で供給される
第２データ・セットの先頭データ２０によって決定され
る。

【００４７】図１０は図９に示した基本セルの処理手順
の論理テーブルを示している。合成器は基本セルを相互
に体系的にカスケード接続することによって任意のサイ
ズの語を合成することができる。

【００４８】図１１は５つのデータを有する語の合成例
を示している。合成器は５つの基本セル１７０，１７
１，１７２，１７３及び１７４を体系的にカスケード接
続して、直線アレイ１８０を構成する。各基本セルは最
初の基本セル１７０と同じ構造である。合成器はより多
数の基本セルを有する直線アレイを有することによって
任意のサイズの語を合成することができる。直線アレイ
１８０は直前のセル、すなわち最初のセル１７０の保守
選択出力節点１６５に接続された第２のセル１７１の保
守選択入力節点１７６のような、直前のセルの保守選択
出力節点に接続された先頭基本セル１７０に続いて、各
セルの保守選択入力節点を設けることによって構成され
る。続くセルの第１データ入力節点は第１データ・セッ
ト内の続くデータを受け取る。例えば、第２セル１７１
の第１データ入力節点１８３が先頭セル１７０によって
受け取られるデータ１８に続いて、第１データ・セット
３０内の続くデータ４６を受け取る。同様に、続くセル
の第２データ入力節点は第２データ・セット内の続くデ
ータを受け取る。例えば、第２セル１７１の第２データ
入力節点１８４が先頭セル１７０によって受け取られる
データ２０に続いて、第２データ・セット３４内の続く
データ４７を受け取る。

【００４９】複数の第１選択入力信号１４２，１４４，
１４８，１５２及び１５６、複数の第２選択入力信号１
４３，１４５，１４９，１５３及び１５７、及びセル１
７０，１７１，１７２，１７３及び１７４と結合された
保守選択入力節点１４１，１７６，１７７，１７８及び
１７９に供給された複数の信号の論理レベルを介して、
第１データ・セット３０からのデータ１８，４６，５
０，５４及び５８、又は第２データ・セット３４からの
データ２０，４７，５１，５５及び５９が選択されて、
被選択出力節点１９１，１９２，１９３，１９４及び１
９５に出力が供給されて、語１６５が合成される。

【００５０】図１０の最初の４行の論理レベルは特定の
入力信号レベルを示す。それにより図１１の基本セルの
線形アレイは動作する。各セルについてＭi は保守選択
入力節点に供給される信号を表し、Ｍi+1 はセルの保守
選択出力信号と、後続のセルの保守選択入力節点に供給
される保守選択出力信号の双方を表しており、Ｂaiは第
１選択入力信号を表し、Ｂbiは第２選択入力信号を表
し、ａi は第１データ・セットからのデータを表し、ｂ
i は第２データ・セットからのデータを表し、Ｃi は被
選択出力信号を示している。

【００５１】第１行は図１１に示した先頭セル１７０を
説明している。３つの選択入力信号１４１，１４２及び
１４３は全て低の論理レベルにある。その結果、第１デ
ータａ0 の値が第１データ入力１８１に供給されて、被
選択出力節点１９１と結合される。更に低論理レベルに
あるＭ1 が生成され、これが保守選択出力節点１６５に
供給される。

【００５２】第２行は次のセル１７１を説明している。
先行するセル１７０の節点１６５からの低論理レベルＭ
1 はセル１７１の保守選択入力節点１７６と結合され
る。Ｂａ1 、すなわち信号１４４は低論理レベルにあ
り、Ｂb1、すなわち信号１４５は高論理レベルにある。
その結果、第２データの値ｂ1 が第２データ入力１８４
に供給されて、被選択出力節点１９２と結合される。更
に高論理レベルにあるＭ2が生成され、保守選択出力節
点１６６に供給される。

【００５３】第３行は次のセル１７２を説明している。
先行するセル１７１の節点１６６からの高論理レベル信
号Ｍ2 はセル１７２の保守選択入力節点１７７と結合さ
れる。Ｂa2、すなわち信号１４８は低論理レベルにあ
り、Ｂｂ2 、すなわち信号１４９も低論理レベルにあ
る。その結果、第２のデータ値ｂ2 が第２データ入力１
８６に供給されて、被選択出力節点１９３と結合され
る。更に、高論理レベルにあるＭ3 が生成され、保守選
択出力節点１６７に供給される。

【００５４】第４行は次のセル１７３を説明している。
先行するセル１７２の節点１６７からの高論理レベル信
号Ｍ3 はセル１７３の保守選択入力節点１７８と結合さ
れる。Ｂa3、すなわち信号１５２は高論理レベルにあ
り、Ｂb3、すなわち信号１５３は高論理レベルにある。
その結果、第２のデータ値ｂ3 が生じ、これは第２デー
タ入力１８８に供給されて、被選択出力節点１９４と結
合される。更に、高論理レベルにあるＭ4 が生成され、
保守選択出力節点１６８に供給される。次のセル１７４
のそれぞれの制御入力に供給される制御信号は第１のセ
ル１７０に供給される信号と同じ値を有している。従っ
て、セル１７４の第１データ入力１８９に供給される最
初のデータａ4 は被選択出力節点１９５と結合される。

【００５５】このように、前述のような種々の入力制御
信号の設定によって、第２データ語３４の中間の３つの
ビットｂ1 ，ｂ2 及びｂ3 が出力データ語１６５のよう
に第１データ語３０と結合されるという効果が得られ
る。説明の目的上、種々の入力ビットに対する論理値を
示しているが（第１の語の全てのビットは低高論理レベ
ル、すなわち“０”、又、第２の語の全てのビットは高
論理レベル、すなわち“１”）、選択される入力データ
によって処理される任意の値が対応する出力に結合され
る論理値となることは明らかである。

【００５６】更に、図示および説明している実施例で
は、選択された入力データの値は出力と結合される。別
の実施例では、出力値はある種の別の方法で選択された
入力値によって決定される。例えば、出力値を決定する
ための手順で、選択された入力値を反転もしくは修正さ
れてもよい。

【００５７】語１６５の合成は中間記憶素子の必要なく
単一の処理（単一クロック周期）で実行することができ
る。上記の例では“１１”であるフィールドＦは中間記
憶素子によるのではなく、左右の境界によって特定され
る。更に、第２データ・セットから複数のフィールドを
抽出し、非連続のロケーションで第１データ・セットに
組入れて、合成語を生成することができる。

【００５８】図１０の論理テーブルの第５行と第６行は
ＢaiとＢbiが双方とも高レベルにある特殊な場合を説明
している。Ｍi が高論理レベルにある場合は、セルは被
選択出力節点にｂi を供給する。Ｍi が低論理レベルに
ある場合は、被選択出力節点にａi が供給される。第５
と第６の行の双方とも、Ｍi+1 はＭi と同じレベルに保
たれる。

【００５９】第７行はＢaiが高論理レベルにあり、Ｂbi
が低論理レベルにある状態を説明している。セルはＭi+
1 が高論理レベルになるデータａi を選択する。このよ
うに、Ｂaiでの指標がＢbiでの指標よりも大きいか否か
に関わりなく、データ・セットから無作為にフィールド
を選択することができる。この場合も、このことは、遺
伝子アルゴリズムには有利である。

【００６０】第８行はＢbiが高論理レベル、Ｂaiが低論
理レベルにあり、一方、Ｍi が高論理レベルにある状態
を説明している。セルはＭi+1 が低論理レベルに設定さ
れたデータａi を選択する。

【００６１】図１２は第１データ・セット３０と第２デ
ータ・セット３４が２進データである場合に、論理ゲー
トを利用して第１の実施例の基本セルを実施する一方法
を示している。２つの入力１９７，１９８と一つの出力
１９９とを有する第１の排他的論理和ゲート１９６は、
その入力の一つ１９７が第１選択入力節点１２６に接続
され、別の入力１９８が第２選択入力節点１２７に接続
されている。２つの入力１９７，１９８と出力１９９を
有する第２排他的論理和ゲート２１５は、入力２１６の
一つが保守選択節点１２５に接続され、第２入力２１７
が第１排他的論理和ゲート１９６の出力１９９に接続さ
れている。第２排他的論理和ゲート２１５の出力２１８
は保守選択出力節点１３０に接続されている。入力２０
１と出力２０１とを有するインバータ２００は入力２０
１が第２排他的論理和ゲート２１５の出力２１８に接続
されている。２つの入力２０４，２０５と、一つの出力
２０６とを有する第１論理積ゲート２０３は、その入力
の一つ２０４がインバータ２００の出力２０２に接続さ
れ、別の入力２０５が第１データ入力節点１２８に接続
されている。２つの入力２０８，２０９と、一つの出力
２１０とを有する第２論理積ゲート２０７は、その入力
の一つ２０８が第２排他的論理和ゲート２１５の出力２
１８に接続され、別の入力２０９が第２データ入力節点
１２９に接続されている。２つの入力２１２，２１３
と、一つの出力２１４を有する論理和ゲート２１１は、
その入力の一つ２１２が第１論理積ゲート２０３の出力
２０６に接続され、第２の入力２１３が第２論理積ゲー
ト２０７の出力２０６に接続されている。論理和ゲート
２１１の出力２１４は被選択出力節点１３１に接続され
ている。保守選択出力節点２１上の信号は保守選択入力
節点１２５上の信号を１度だけ“排他的論理和”をとる
ことに依存することに留意されたい。

【００６２】図１３は本発明のフィールド合成器の第３
の実施例を示している。この実施例は、図１３に示すよ
うに、セル間で経路指定できる複数個の基本セルを二次
元方式で規則的に配列できるので、集積回路技術で特に
容易に実施することができる。二次元アレイを構成する
この基本セルは、基本セルが受け取られた開始行選択入
力信号と、開始列選択入力信号と、行終列選択入力信号
から開始選択入力信号と終了入力選択信号を生成するこ
とを除いては、第１の実施例と同様である。

【００６３】この実施例でも、これまでの実施例と同様
に、フィールド合成器は第１又は第２のデータ・セット
のいずれかからデータを選択することによって語を合成
する。この選択は５つの異なる入力制御信号のセット、
すなわち保守選択入力信号と、複数の開始行選択入力信
号と、複数の開始列選択入力信号と、複数の終了行選択
入力信号と、複数の終了選択入力信号との論理レベルに
基づいて行われる。

【００６４】合成器の中心構造は７つの入力節点と、２
つの出力節点とを有する先頭基本セル２４０である。７
つの入力節点は、保守選択入力節点２２７と、終了行選
択入力節点２２８と、開始行選択入力節点２２９と、開
始列選択入力節点２３０と、終了列選択入力節点２３１
と、第１データ入力節点２３２と、第２データ入力節点
２３３とである。２つの出力節点は保守選択出力節点２
３４と、被選択出力節点２３５である。保守選択入力節
点２２７は保守選択入力信号２２０を受け取る節点であ
る。終了行選択入力節点２２８は最初の終了行選択信号
２２１を受け取る節点である。開始行選択入力節点２２
９は最初の開始行選択信号２２２を受け取る節点であ
る。開始列選択入力節点２３０は最初の開始列選択信号
２２３を受け取る節点である。行終列選択入力節点２３
１は最初の行終列選択信号２２４を受け取る節点であ
る。基本セルは第１と第２の論理素子を有している。第
１の論理素子は受け取られた開始行選択入力信号２２２
と、受け取られた開始列選択入力信号２２３とを論理積
して、開始選択入力信号を生成する。第２の論理素子は
受け取られた終了行選択入力信号２２１と、受け取られ
た行終列選択入力信号２２４とを論理積して、終了選択
入力信号を生成する。第１データ入力節点２３２は第１
のデータ・セット３０内の先頭データ１８を受け取るた
めの節点である。第２データ入力節点２３３は第２のデ
ータ・セット３４内の先頭データ２０を受け取るための
節点である。

【００６５】セル２４０は２つの出力信号、すなわち保
守選択出力信号２２５と被選択出力信号２２６とを生成
する。保守選択出力信号２２５は保守選択出力節点２３
４に供給され、被選択出力信号２２６は被選択出力節点
２３５に供給される。保守選択出力信号２２５の論理レ
ベルは開始選択入力信号と終了選択入力信号とに依存す
る。開始選択入力信号の論理レベルが終了選択入力信号
の論理レベルと同じである場合は、保守選択出力信号２
２５の論理レベルは保守選択入力信号２２０の論理レベ
ルと同じであり、同じでない場合は、保守選択出力信号
２２５の論理レベルは保守選択入力信号２２０の信号の
論理レベルとは逆である。

【００６６】被選択出力節点２２６は、保守選択入力信
号２２０と、開始選択入力信号の論理レベルに応じて、
第１データ・セット３０からの先頭データ１８から、又
は第２データ・セット３４からの先頭データ２０から選
択される。保守選択入力信号の論理レベル２２０が開始
選択入力信号の論理レベルと同じである場合は、被選択
出力信号２２６は第１データ入力節点２３２から受け取
られた最初のデータによって決定され、同じではない場
合は、被選択出力信号２２６は第２データ入力節点２３
３から受け取られた最初のデータによって決定される。

【００６７】図１４は図９に示した基本セルの処理手順
の論理テーブルを示している。合成器は基本セルを相互
に体系的に構成して二次元の配列を形成することによっ
て任意のサイズの語を合成するようにことができる。図
１５は５つの基本セル２７１，２７２，２７３，２７４
及び２７５を有する実施例を示しており、各基本セルは
各々が先頭基本セル２７０と同じ構造を有しており、二
次元アレイ２８０を形成する。

【００６８】アレイ２８０は基本セル２７０，２７１，
及び２７２の最初の行２８１を有しており、この行は直
前のセル、すなわち最初のセル２７０の保守選択出力節
点２６９に接続された第２のセル２７１の保守選択入力
節点２９０のような、セルの保守選択出力節点に接続さ
れた最初の基本セル２７０に続いて、各セルの保守選択
入力節点を設けることによって構成される。

【００６９】続くセルの第１データ入力節点は第１デー
タ・セット内の続くデータを受け取る。例えば、第２セ
ル２７１の第１データ入力節点３００が最初のセル２７
０によって受け取られるデータ１８に続いて、第１デー
タ・セット２６０内の続くデータ４６を受け取る。同様
に、連第２データ入力節点は第２データ・セット２６１
内の続くを受け取る。例えば、第２セル２７１の第２デ
ータ入力節点３１１が最初のセル２７０によって受け取
られるデータ２０に続いて、第２データ・セット２６１
内の続くデータ４７を受け取る。

【００７０】先頭セル２７０の開始行選択入力節点３１
３における第１の開始行選択入力信号２４３は、例えば
第２のセル２７１の開始行選択入力節点３１５のような
第１行の各セルの開始行選択入力節点に供給される。同
様にして、先頭セル２７０の終了行選択入力節点３１２
における第１の終了行選択入力信号２４２は、例えば第
２のセル２７１の終了行選択入力節点３１５のような第
１行の各セルの開始行選択入力節点に供給される。

【００７１】アレイ２８０は一行以上の基本セルの行を
有しており、各行は第１行２８１と同じ構造である。第
１行の後の各行のそれぞれの先頭セルの保守選択入力節
点は直前の行の最後のセルの保守選択出力節点に結合さ
れる。例えば、第２行３２０の先頭セル２７３の保守選
択入力節点２９４は直前の行、すなわち第１行２８１の
最後のセル２７２の保守選択出力節点２９３に結合され
る。

【００７２】第１行の後の各行のそれぞれの先頭セルの
第１選択入力節点は第１のデータ・セットから、直前の
行の最後のセルによって受け取られたデータの直後のデ
ータを受け取るように接続されている。例えば、第２行
３２０の先頭セル２７３の第１のデータ入力節点３２１
は直前の行、すなわち第１行２８１の最後のセル２７２
によってデータ５０が受け取られた後に、第１データ・
セット２６０内のデータ５４を受け取るように接続され
る。

【００７３】第１行の後の各行のそれぞれの先頭セルの
第２データ入力節点は第２のデータ・セットから、直前
の行の最後のセルによって受け取られたデータの直後の
データを受け取るように接続されている。例えば、第２
行３２０の先頭セル２７３の第２のデータ入力節点３２
２は直前の行、すなわち第１行２８１の最後のセル２７
２によってデータ５１が受け取られた後に、第２データ
・セット２６１内のデータ５５を受け取るように接続さ
れる。

【００７４】第１行の後の各行のそれぞれの先頭セルの
開始列選択入力節点は第１行の先頭セルの開始列選択入
力節点と結合される。例えば、第２行３２０の先頭セル
２７３の開始列選択入力節点３２３は第１行２８１の先
頭セル２７０の開始列選択入力節点２４４に結合され
る。

【００７５】第１行の後の各行のそれぞれの先頭セルの
終了列選択入力節点は第１行の先頭セルの終了列選択入
力節点と結合される。例えば、第２行３２０の最初のセ
ル２７３の終了列選択入力節点３２４は最初の行２８１
の最初のセル２７０の終了列選択入力節点２４５に結合
される。

【００７６】第１行２８１の後の各行の先頭セルの後の
開始行選択入力節点は第１行の対応するセル内の連続す
る開始列選択入力節点と結合される。例えば、第２行３
２０の第２のセル２７４の開始列選択入力節点３２５は
第１行２８１の第２のセル２７１の開始列選択入力節点
２４６に結合される。

【００７７】第１行２８１の後の各行の先頭セルの後の
各々の連続するセルの終了列選択入力節点は第１行の続
く終了列選択入力節点と結合される。例えば、第２行３
２０の第２のセル２７４の終了列選択入力節点３２６は
第１行２８１の終了列選択入力節点２４７に結合され
る。

【００７８】図１５の二次元アレイの動作は図６の一次
元アレイの動作と同様である。図１４の論理表は図５の
論理表と同様であるが、異なる点は、図１４では図５の
開始選択信号と対応するＢi と表記された列が図１５の
開始行選択信号であるＢriと、開始列選択信号であるＢ
ciの論理積であり、同様に、図５の終了選択信号と対応
するＥi と表記された列が図１５の終了行選択信号であ
るＥriと、終了列選択信号であるＥciの論理積であるこ
とである。

【００７９】この場合も、図１４の最初の４行の論理レ
ベルは、そのように特定された入力信号レベルによる図
１５の基本セルの二次元アレイの動作を説明している。
第１行目は第１行２８１の先頭セル２７０と、第２行３
２０の第３のセル２７５の動作を説明し、第２行目は第
１行２８１の第２のセル２７１と、第２行３２０の第２
のセル２７４の動作を説明し、第３行目は第１行第３の
セル２７２の動作を説明し、第４行目は第２行３２０の
先頭セル２７３の動作を説明している。Ｂri、Ｂci、Ｅ
ri、Ｅciをどの時点で高レベルに設定するかを定めるこ
とによって、第２のデータ・セット２６１のデータ（ｂ
1,b2及びb3）を有するフィールドＦ“１１１”は第１デ
ータ・セットと組合わされて、合成語“０１１１００”
が生成される。

【００８０】語２６２の合成は中間記憶素子を必要とす
ることなく一度の動作（単一クロック周期）で行うこと
ができる。上記の例では“１１１”であるフィールドＦ
は中間記憶装置によってではなく、左右の境界によって
特定される。

【００８１】ユニット・セルの規則的な配列と、セルへ
の構造的な配線を有する、任意のサイズのフィールド合
成器を構成するのに単一の種類の基本セルしか必要とし
ない。本発明の規則的で反復的な構成によって、回路を
集積回路として製造することに適し、且つ、シリコン・
コンパイラ及び論理合成システムと統合することが極め
て容易になる。

【００８２】図１６は第１データ・セット２６０と第２
データ・セット２６１が２進データである場合に、論理
ゲートを利用して第３の実施例の基本セルを実施する一
方法を示している。基本セルは２つの排他的論理和ゲー
トと、一つのインバータと、４つの論理積ゲートと、一
つの論理和ゲートとから成っている。前述したように、
セルは２つの追加された論理積ゲート４２５と４３０を
除いては図８のセルと同様である。

【００８３】２つの入力４２６，４２７と一つの出力４
２８とを有する第１の論理積ゲート４２５は、その入力
の一つ４２６が開始行選択入力節点４１１に接続され、
別の入力４２７が開始列選択入力節点４１２に接続さ
れ、出力４２８にて開始選択入力信号４４０を供給す
る。２つの入力４３１，４３２と出力４３３を有する第
２論理積ゲート４３０は、一つの入力４３１が終了行選
択入力節点４１０に接続され、別の入力４３２が終了列
入力節点４１３に接続され、出力４３３にて終了選択入
力信号４４１を供給する。２つの入力４９７，４９８
と、一つの出力４９９とを有する第１排他的論理和ゲー
ト４９６は、その入力の一つ４９７が保守選択入力節点
４１５に接続され、別の入力４９８が開始選択入力信号
４４０を受け取るように接続されている。入力４０１と
出力４０２を有するインバータ４００は、入力４０１が
第１排他的論理和ゲート４９６の出力４９９に接続され
ている。２つの入力４０４，４０５と、一つの出力４０
６を有する第３排他的論理和ゲート４０３は、その一つ
の入力４０４がインバータ４００の出力４０２に接続さ
れ、別の入力４０５が第１データ入力節点４１７に接続
されている。２つの入力４０８，４０９と、一つの出力
４６０を有する第４論理和ゲート４０７はその一つの入
力４０８が第１排他的論理和ゲート４９６に接続され、
別の入力４０９が第２データ入力節点４１９に接続され
ている。２つの入力４６１，４６２と、一つの出力４１
４を有する論理和ゲート４５９は、その一つの入力４６
１が第３論理積ゲート４０３の出力４０６に接続され、
別の入力４６２が第４論理積ゲート４０７の出力４６０
に接続されている。論理和ゲート４５９の出力４１４は
被選択出力節点４２３に接続されている。２つの入力４
１６，４５７と一つの出力４１８を有する第２の排他的
論理和ゲート４５８は、その一つの入力４１６が終了選
択入力信号４４１を受け取るように接続され、別の入力
４５７が第１排他的論理和ゲート４９６の出力４９９に
接続されている。

【００８４】第２排他的論理和ゲート４５８の出力４１
８は保守選択出力節点４２１に接続されている。保守選
択出力節点４２１上の信号は保守選択入力節点４１５上
の信号を２度“排他的論理和”とることに依存すること
に留意されたい。

【００８５】二次元アレイは第２実施例と同様の構造で
実施することができ、第１選択入力は第１行選択入力と
第１列選択入力との論理積であり、第２選択入力は第２
行選択入力と第２列選択入力との論理積である。そこ
で、このような二次元セルの保守選択出力節点上の信号
はその保守選択入力節点上の信号を一度だけ“排他的論
理和”をとることに依存するであろう。

【００８６】第１データ・セットからのデータが第２の
データ・セット内のデータの複数の不連続領域ではな
く、一つの領域だけに併合される場合は、二次元アレイ
において最後のセルの保守選択入力節点にて供給される
信号を生成するのに必要な時間を短縮するのに別の方法
がある。この方法は保守選択先取りモジュール（ＭＳＬ
Ｍ）に基づいており、これは第１行の先頭セル用の保守
選択入力と共に、各行の先頭セルの開始行選択入力と終
了行選択入力とから直接、各行の先頭セル用の保守選択
入力節点に供給される信号を生成する。

【００８７】ＭＳＬＭの原理はつぎのとおりである。開
始行選択入力信号又は終了行選択入力信号が任意の行で
高レベルであるということは、組合わされるフィールド
がその行で開始し、又は終了することを示している。例
えば、図１５を参照すると、第２行の先頭セル用の保守
選択入力節点に供給される信号は第１行２８１内の先頭
セルに供給される信号、すなわち保守選択入力信号２４
１と、開始行選択入力信号２４３と、終了選択入力信号
２４２から“先取り”することができる。第１行の開始
行選択入力信号２４３が高レベルであり、第１行用の終
了行選択入力信号２４２が低レベルにある場合は、第１
行のセルの一つは高レベルの開始列選択入力信号を有
し、これは組合せが開始されるセルである。この場合
は、第２のセル２７１である。セル２７１の保守選択出
力信号はその保守選択入力節点に供給される信号とは逆
のレベルになるように設定される。この保守選択出力信
号は次のセル２７２で持続され、第２行の先頭セル２７
３の保守選択入力節点での信号になる。従って、第２行
内の先頭セル用の保守選択入力節点に供給される信号は
第１行の先頭セルに供給される信号から“先取り”する
ことができる。

【００８８】図１７は図１５に示したと同様の二次元ア
レイ４８０と、保守選択先取りモジュール４００とを示
している。

【００８９】アレイ４８０は基本セル２７０，２７１及
び２７２よりなる第１行４８１を有している。この第１
行４８１は先頭セル２７０の後の各セルの保守選択入力
節点を直前のセルの保守選択出力節点に接続せしめるこ
とによって、例えば第２セル２７１の保守選択入力節点
２９０を先頭セル２７０の保守選択出力節点２６９に接
続せしめることによって形成される。アレイ４８０は基
本セルによりその他の行を有しており、その一つ４２０
が図示されている。

【００９０】モジュール４００は保守選択入力信号２４
１を受け取るための保守選択入力節点４０３を有してい
る。モジュール４００は更に各行の先頭セルの複数の開
始行選択入力信号２４３及び２５１を受け取るための複
数の入力節点４０１，４０４と、各行の各々の先頭セル
の複数の終了行選択入力信号２４２及び２５０を受け取
るための複数の入力節点４０２，４０５とを有してい
る。モジュール４００はアレイ４８０の第２行４２０内
の先頭セル２７３用の出力信号４０６のような各行内の
先頭セル用に保守選択入力節点に供給される複数の信号
を生成する。

【００９１】第１行４８１の後の各行の各々の先頭セル
はモジュール４００から保守選択出力信号を受け取るた
めの保守選択入力節点を有している。例えば、第２行４
２０の先頭セル２７３の保守選択入力節点２９４はモジ
ュール４００からの保守選択出力信号４０６を受け取
る。図１７のアレイの他の構造は図１５のアレイと同様
である。

【００９２】以下の論理式は図１８の１６ビット４＊４
アレイの行１−３用の保守選択入力Ｍriを定義したもの
である。論理関数の表現は図７に示してある。

【００９３】

【数１】

【００９４】一般に、行ｉ用の保守選択入力は次の方程
式で表すことができる。

【００９５】

【数２】

【００９６】ここにΣは論理和の加算を表し、Πは論理
積を表す。これらの方程式は二次元アレイに必要な行数
を知ることとともに、モジュール４００の構造を確定す
る。

【００９７】

【発明の効果】これまでの説明から、この新規な方法で
実施される本発明は組合わすデータのサイズに左右され
る余分な中間記憶装置を必要とせずに単一のマシーンサ
イクルでデータ・セットを組合わせられることが理解さ
れよう。更に、本発明は基本セルが極めて規則的に配列
されているので、組合せ動作での信号の経路指定の問題
が軽減され、集積回路技術で容易に実現できる。

【００９８】これまで本発明の特定の実施例を説明し、
図示してきたが、本発明は上記の特定の形態又は構成に
限定されるものではなく、本発明の範囲と趣旨から離れ
ることなく変更と修正が可能である。従って、本発明は
添付の特許請求項の範囲内で、特に説明し、図示してき
た実施態様以外でも実施することができる。

【図面の簡単な説明】

【図１】フィールド合成器の作用を示す図である。

【図２】中間記憶素子Ｉを必要とする従来のフィールド
合成器の作用を示す図である。

【図３】既定語とその補数を必要とする従来のフィール
ド合成器の作用を示す図である。

【図４】本発明の第１実施例の基本セルを示す図であ
る。

【図５】図４に示す基本セルの動作の論理テーブルであ
る。

【図６】図４に示す基本セルの線形アレイである。

【図７】論理関数を選択するためのＩＥＥＥ標準グラフ
ィック記号を示す図である。図７のＡは“ＡＮＤ”（論
理積）ゲートを示す図である。図７のＢは“ＯＲ”（論
理和）ゲートを示す図である。図７のＣは“インバー
タ”を示す図である。図７のＤは“排他的ＯＲ”（排他
的論理和）ゲートを示す図である。

【図８】図４に示す基本セルの実施に用いる論理ゲート
図である。

【図９】本発明の第２実施例の基本セルを示す図であ
る。

【図１０】図９に示す基本セルの動作の論理テーブルで
ある。

【図１１】図９に示す基本セルの線形アレイである。

【図１２】図９に示す基本セルの実施に用いる論理ゲー
トである。

【図１３】本発明の第３実施例の基本セルを示す図であ
る。

【図１４】図１３に示す基本セルの動作の論理テーブル
である。

【図１５】図１３に示す基本セルの二次元アレイであ
る。

【図１６】図１３に示す基本セルの実施に用いる論理ゲ
ートである。

【図１７】図１３に示す基本セルの２×３の二次元アレ
イと保守選択先取りモジュール図である。

【図１８】図１３に示す基本セルの４×４の二次元アレ
イと保守選択先取りモジュール図である。

【符号の説明】

１０，１３２，２４０ 基本セル １１，１２５，２２７ 保守選択入力節点 １２，１２０ 保守選択入力信号 １３，１２６ 開始選択入力節点 １４，１２１ 開始選択入力信号 １５，１２７ 終了選択入力節点 １６，１２２ 終了選択入力信号 １７，１２８，２３２ 第１データ入力節点 １８ 第１データセット３０内の先頭データ １９，１２９，２３３ 第２データ入力節点 ２０ 第２データセット３４内の先頭データ ２１，１３０，２３４ 保守選択出力節点 ２２，１２３，２２５ 保守選択出力信号 ２３，１３１，２３５ 被選択出力節点 ２４，１２４，２２６ 被選択出力信号 ３０ 第１データセット ３４ 第２データセット ８０ 線形アレイ ９６，１１５，１９６，２１５，４５８，４９６ 排他
的論理ゲート １００，２０１，４００ インバータ １０３，１０７，２０３，２０７，４０３，４６０，４
２５，４３３ 論理積ゲート １１１，２１４，４５９ 論理和ゲート ２２８ 終了行選択入力節点 ２２９ 開始行選択入力節点 ２３０ 開始列選択入力節点 ２３１ 終了列選択入力節点 ２８０ 二次アレイ ４００ 保守選択先取りモジュール

Claims (1)

【特許請求の範囲】
1. 【請求項１】 保守選択入力信号（１２）を入力する保
   守選択入力節点（１１）と，開始選択入力信号（１４）
   を入力する開始選択入力節点（１３）と終了選択入力信
   号（１６）を入力する終了選択入力節点（１５）と，第
   １データセット（３０）のデータ（１８）を入力する第
   １データ入力節点（１７）と，第２データセット（３
   ４）のデータ（２０）を入力する第２データ入力節点
   （１９）と，保守選択出力信号（２２）を出力する保守
   選択出力節点（２１）と，被選択出力信号（２４）を出
   力する被選択出力節点（２３）とを備え，開始選択入力
   信号（１４）の論理レベルと終了選択入力信号（１６）
   の論理レベルが同じてある場合は保守選択入力信号（１
   ２）と同じ論理レベルの保守選択出力信号（２２）を出
   力し，開始選択入力信号（１４）の論理レベルと終了選
   択入力信号（１６）の論理レベルが異なる場合は保守選
   択入力信号（１２）と異なる論理レベルの保守選択出力
   信号（２２）を出力し，保守選択入力信号（１２）の論
   理レベルと開始選択入力信号（１４）の論理レベルが同
   じ場合は，第１データ入力節点（１７）に入力されるデ
   ータ（１８）を被選択出力信号（２４）として出力し，
   保守選択入力信号（１２）の論理レベルと開始選択入力
   信号（１４）の論理レベルが異なる場合は，第２データ
   入力節点（１９）に入力されるデータ（２０）を被選択
   出力信号（２４）として出力することを特徴とするデー
   タを組合わせるためのデータ・フィールド合成器。