JPH0523465B2 - - Google Patents
Info
- Publication number
- JPH0523465B2 JPH0523465B2 JP61076604A JP7660486A JPH0523465B2 JP H0523465 B2 JPH0523465 B2 JP H0523465B2 JP 61076604 A JP61076604 A JP 61076604A JP 7660486 A JP7660486 A JP 7660486A JP H0523465 B2 JPH0523465 B2 JP H0523465B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- memory
- types
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004364 calculation method Methods 0.000 claims description 31
- 230000015654 memory Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Landscapes
- Image Analysis (AREA)
- Character Discrimination (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、２種類の画像データを互いにずら
してその類似度を演算するためのずらし類似度演
算装置に関する。かゝる演算は例えば文字、図形
等の認識装置において、辞書パターンデータと未
知パターンデータとの間の類似度（相関値）を調
べる場合等で必要とされる。
してその類似度を演算するためのずらし類似度演
算装置に関する。かゝる演算は例えば文字、図形
等の認識装置において、辞書パターンデータと未
知パターンデータとの間の類似度（相関値）を調
べる場合等で必要とされる。
この種の認識装置として、例えば第４図の如き
アルゴリズムをコンピユータによつて処理するも
のが知られている。
アルゴリズムをコンピユータによつて処理するも
のが知られている。
これは、認織の対象となる文書を入力した後、
二次元ラインセンサの如き光電変換素子により光
電変換を行なつてその画像データをメモリに取り
込み（参照）、この画像データに対してコンピ
ユータにより線素の方向付け（ベクトル化）およ
び正規化等を行ない（，参照）、さらにベク
トルを所定方向に伝播させ所定位置で停止させる
停止・伝播操作を施してベクトル化特徴量を抽出
した後（参照）、予め格納されている各種辞書
パターンとの積を加算した積和で表わされる類似
度（相関値）計算を行ない（参照）、その最大
値を検出し（参照）、これによつて未知パター
ンの同定を行ない、認識結果として出力するもの
である。
二次元ラインセンサの如き光電変換素子により光
電変換を行なつてその画像データをメモリに取り
込み（参照）、この画像データに対してコンピ
ユータにより線素の方向付け（ベクトル化）およ
び正規化等を行ない（，参照）、さらにベク
トルを所定方向に伝播させ所定位置で停止させる
停止・伝播操作を施してベクトル化特徴量を抽出
した後（参照）、予め格納されている各種辞書
パターンとの積を加算した積和で表わされる類似
度（相関値）計算を行ない（参照）、その最大
値を検出し（参照）、これによつて未知パター
ンの同定を行ない、認識結果として出力するもの
である。
このような積和による類似度演算は、認識率を
向上させるために未知の画像データと辞書の画像
データとを互いに上下、左右、斜めの８方向にず
らして行なわれるため（以下、かゝる演算をずら
し類似度演算とも云う。なお、このずらし類似度
演算は正確にはずらし無しを含む９種類の演算を
含む。）、処理時間が掛かりすぎるばかりでなく、
処理能力の大きなコンピユータが必要になると云
う問題がある。
向上させるために未知の画像データと辞書の画像
データとを互いに上下、左右、斜めの８方向にず
らして行なわれるため（以下、かゝる演算をずら
し類似度演算とも云う。なお、このずらし類似度
演算は正確にはずらし無しを含む９種類の演算を
含む。）、処理時間が掛かりすぎるばかりでなく、
処理能力の大きなコンピユータが必要になると云
う問題がある。
したがつて、この発明はずらし類似度演算を簡
単な構成で高速に行なうことが可能な演算装置を
提供することを目的とする。
単な構成で高速に行なうことが可能な演算装置を
提供することを目的とする。
２種類の画像データをそれぞれ記憶する第１，
第２の記憶手段と、第１記憶手段から順次読み出
される一方の画像データをそれぞれラツチする複
数のラツチ手段と、各ラツチ手段からの一方の画
像データと第２記憶手段から読み出される他方の
画像データとの積和をそれぞれ演算する複数の演
算手段とを設け、第２記憶手段から順次読み出さ
れる他方の画像はその都合演算手段のそれぞれに
同時に与えるようにする。
第２の記憶手段と、第１記憶手段から順次読み出
される一方の画像データをそれぞれラツチする複
数のラツチ手段と、各ラツチ手段からの一方の画
像データと第２記憶手段から読み出される他方の
画像データとの積和をそれぞれ演算する複数の演
算手段とを設け、第２記憶手段から順次読み出さ
れる他方の画像はその都合演算手段のそれぞれに
同時に与えるようにする。
認識率を向上させるためのずらし類似度演算を
ハードウエアで実現するには、単純には９つの類
似度演算回路（メモリ、アドレス発生回路、積和
演算器）を設ければよいが、このようにすると装
置が大型化しコスト高となるので、この発明で
は、一方の画像データは直列に、かつ他方の画像
データは並列に複数の積和演算器に転送すること
により一度に複数種類のずらし類似度演算を行な
い、構成を簡素化して演算速度を向上させる。
ハードウエアで実現するには、単純には９つの類
似度演算回路（メモリ、アドレス発生回路、積和
演算器）を設ければよいが、このようにすると装
置が大型化しコスト高となるので、この発明で
は、一方の画像データは直列に、かつ他方の画像
データは並列に複数の積和演算器に転送すること
により一度に複数種類のずらし類似度演算を行な
い、構成を簡素化して演算速度を向上させる。
第１図はこの発明の実施例を示す構成図、第２
図は入力画像データメモリまたは辞書パターンデ
ータメモリの構成例を示す概要図、第３図はずら
しの態様を説明するための説明図である。
図は入力画像データメモリまたは辞書パターンデ
ータメモリの構成例を示す概要図、第３図はずら
しの態様を説明するための説明図である。
第１図において、１ａ，１ｂはアドレス発生回
路、２ａは入力画像（未知パターン）データを格
納するメモリ、２ｂは辞書パターンデータを格納
するメモリ、３ａ，３ｂ，３ｃはラツチ回路、４
ａ，４ｂ，４ｃは積和演算器である。なお、積和
演算器としては市販の集積回路（IC）を用いる
ことができる。
路、２ａは入力画像（未知パターン）データを格
納するメモリ、２ｂは辞書パターンデータを格納
するメモリ、３ａ，３ｂ，３ｃはラツチ回路、４
ａ，４ｂ，４ｃは積和演算器である。なお、積和
演算器としては市販の集積回路（IC）を用いる
ことができる。
メモリ２ａには未知パターンの画像データが、
またメモリ２ｂには辞書パターンの画像データが
それぞれ格納される。一般に、これらの画像デー
タはパターンの有，無に応じて２値化され、さら
に適宜な大きさのメツシユ（画素）に分割されて
例えば第２図の如く記憶される。これは有効画面
を16×16の画素で表わした場合の例であり、a11，
a12，a13……が画像データ（１または０）であ
る。こゝで、データa11，a12，a13……の順にアド
レス１，２，３……を与えるものとすると、メモ
リには１〜256までのアドレスが付されることに
なる。各メモリ２ａ，２ｂの内容はアドレス発生
回路１ａ，１ｂによつてそれぞれ読み出され、後
者の内容は直接、また前者の内容はラツチ回路３
ａ，３ｂおよび３ｃを介してそれぞれ積和演算器
４ａ，４ｂおよび４ｃに与えられる。このとき、
ずらし類似度を正しく得るために、２つのメモリ
２ａ，２ｂから読出すデータの周囲の１画素は全
て“０”であるように予めセツトされている。
またメモリ２ｂには辞書パターンの画像データが
それぞれ格納される。一般に、これらの画像デー
タはパターンの有，無に応じて２値化され、さら
に適宜な大きさのメツシユ（画素）に分割されて
例えば第２図の如く記憶される。これは有効画面
を16×16の画素で表わした場合の例であり、a11，
a12，a13……が画像データ（１または０）であ
る。こゝで、データa11，a12，a13……の順にアド
レス１，２，３……を与えるものとすると、メモ
リには１〜256までのアドレスが付されることに
なる。各メモリ２ａ，２ｂの内容はアドレス発生
回路１ａ，１ｂによつてそれぞれ読み出され、後
者の内容は直接、また前者の内容はラツチ回路３
ａ，３ｂおよび３ｃを介してそれぞれ積和演算器
４ａ，４ｂおよび４ｃに与えられる。このとき、
ずらし類似度を正しく得るために、２つのメモリ
２ａ，２ｂから読出すデータの周囲の１画素は全
て“０”であるように予めセツトされている。
ところで、ずらしの態様としては第３図に示す
如く、９種類のものが考えられる。同図ホはずら
しの無い状態、またニ，ヘは左右に、ロ，チは上
下に、そしてイ，ハ，ト，リは斜めにずらした状
態をそれぞれ示しており、したがつて９種類のず
らし類似度演算が必要であることがわかる。な
お、同図において、Ａは未知パターンデータまた
はそのメモリを、またＢは辞書パターンデータま
たはそのメモリをそれぞれ示している。
如く、９種類のものが考えられる。同図ホはずら
しの無い状態、またニ，ヘは左右に、ロ，チは上
下に、そしてイ，ハ，ト，リは斜めにずらした状
態をそれぞれ示しており、したがつて９種類のず
らし類似度演算が必要であることがわかる。な
お、同図において、Ａは未知パターンデータまた
はそのメモリを、またＢは辞書パターンデータま
たはそのメモリをそれぞれ示している。
第１図の実施例では１度に３種類の演算を行な
い、これを３回繰り返して９種類の演算を実現す
るようにしている。そのためには、アドレス指定
に工夫が必要となるが、こゝでは次のようにして
いる。
い、これを３回繰り返して９種類の演算を実現す
るようにしている。そのためには、アドレス指定
に工夫が必要となるが、こゝでは次のようにして
いる。
まず、第３図のニ，ホ，ヘの演算を行なう場合
について考える。このとき、第３図ホの演算を第
１図の積和演算器４ｂにて行ない、ニの演算を積
和演算器４ａにて、またヘの演算を積和演算器４
ｃにてそれぞれ行なうようにするが、そのために
はラツチ回路３ｂにメモリ２ａのアドレス１のデ
ータがラツチされた時点で、メモリ２ｂのアドレ
ス１のデータが読み出されるようにしておくこと
が必要である。つまり、アドレス発生回路１ａか
らのアドレスをアドレス発生回路１ｂからのアド
レスよりも１アドレス分だけ先行させておくこと
により、積和演算器４ｂでは常に未知パターンの
ｎ番目のデータと、辞書パターンのｎ番目のデー
タとを一致させて積和演算を行なうようにする。
なお、これは第３図ホの演算に相当する。一方、
メモリ２ｂからｎ番目のデータが読み出されてい
るときには、積和演算器４ａにはメモリ２ａの
（ｎ＋１）番目のデータが、また積和演算器４ｃ
にはメモリ２ａの（ｎ−１）番目のデータがラツ
チ回路３ａ，３ｃを介してそれぞれ導入されてい
ることから、積和演算器４ａでは第３図ニの演
算、積和演算器４ｃでは第３図ヘの演算がそれぞ
れ行なわれることになる。なお、第３図ニは未知
パターンデータが辞書パターンデータに対して１
列分だけ先行している場合（図の左側にずれてい
る場合）であり、同ヘはその逆の場合である。
について考える。このとき、第３図ホの演算を第
１図の積和演算器４ｂにて行ない、ニの演算を積
和演算器４ａにて、またヘの演算を積和演算器４
ｃにてそれぞれ行なうようにするが、そのために
はラツチ回路３ｂにメモリ２ａのアドレス１のデ
ータがラツチされた時点で、メモリ２ｂのアドレ
ス１のデータが読み出されるようにしておくこと
が必要である。つまり、アドレス発生回路１ａか
らのアドレスをアドレス発生回路１ｂからのアド
レスよりも１アドレス分だけ先行させておくこと
により、積和演算器４ｂでは常に未知パターンの
ｎ番目のデータと、辞書パターンのｎ番目のデー
タとを一致させて積和演算を行なうようにする。
なお、これは第３図ホの演算に相当する。一方、
メモリ２ｂからｎ番目のデータが読み出されてい
るときには、積和演算器４ａにはメモリ２ａの
（ｎ＋１）番目のデータが、また積和演算器４ｃ
にはメモリ２ａの（ｎ−１）番目のデータがラツ
チ回路３ａ，３ｃを介してそれぞれ導入されてい
ることから、積和演算器４ａでは第３図ニの演
算、積和演算器４ｃでは第３図ヘの演算がそれぞ
れ行なわれることになる。なお、第３図ニは未知
パターンデータが辞書パターンデータに対して１
列分だけ先行している場合（図の左側にずれてい
る場合）であり、同ヘはその逆の場合である。
このような関係は第３図イ，ロおよびハの演算
についても同様である。たゞし、この場合は未知
と辞書のデータに１行分の差があるので１行分の
アドレス、例えば第２図の例では“16”を考慮
し、ラツチ回路３ｂにメモリ２ａのアドレス１７
のデータがラツチされた時点で、メモリ２ｂのア
ドレス１のデータが読み出されるようにする。つ
まり、アドレス発生回路１ａからのアドレスを、
アドレス発生回路１ｂからのアドレスよりも17ア
ドレス分だけ先行させることが必要である。さら
に、第３図ト，チおよびリの場合は、アドレス発
生回路１ｂからのアドレスの方を、アドレス発生
回路１ａからのアドレスよりも17アドレス分だけ
先行させることにより、同様にして行なうことが
できる。
についても同様である。たゞし、この場合は未知
と辞書のデータに１行分の差があるので１行分の
アドレス、例えば第２図の例では“16”を考慮
し、ラツチ回路３ｂにメモリ２ａのアドレス１７
のデータがラツチされた時点で、メモリ２ｂのア
ドレス１のデータが読み出されるようにする。つ
まり、アドレス発生回路１ａからのアドレスを、
アドレス発生回路１ｂからのアドレスよりも17ア
ドレス分だけ先行させることが必要である。さら
に、第３図ト，チおよびリの場合は、アドレス発
生回路１ｂからのアドレスの方を、アドレス発生
回路１ａからのアドレスよりも17アドレス分だけ
先行させることにより、同様にして行なうことが
できる。
こうして、１回に３種類の演算を行ない、これ
を３回実行することにより、第３図に示す如き９
種類のずらし類似度演算を行なうことが可能にな
る。
を３回実行することにより、第３図に示す如き９
種類のずらし類似度演算を行なうことが可能にな
る。
なお、こゝでは未知パターンデータを直列に、
辞書パターンデータを並列にそれぞれ転送するよ
うにしたが、この関係を逆に、つまり辞書パター
ンデータの方を直列に転送するようにしても良い
ことは云う迄もない。また、ラツチ回路および積
和演算器をこゝでは３個としたが、一般的にはこ
の数に限定されないことも勿論である。
辞書パターンデータを並列にそれぞれ転送するよ
うにしたが、この関係を逆に、つまり辞書パター
ンデータの方を直列に転送するようにしても良い
ことは云う迄もない。また、ラツチ回路および積
和演算器をこゝでは３個としたが、一般的にはこ
の数に限定されないことも勿論である。
この発明によれば、ずらし類似度演算を比較的
簡単なハードウエアを用いて行なうようにしたの
で、高速な処理が可能となり、コンピユータの負
担を軽減し得る利点がもたらされる。また、複数
の積和演算器を設け、一方の画像データを直列
に、かつ他方の画像データを並列に与えて複数種
類のずらし類似度演算を同時に行なうようにした
ので、処理速度をより一層向上させることができ
る。
簡単なハードウエアを用いて行なうようにしたの
で、高速な処理が可能となり、コンピユータの負
担を軽減し得る利点がもたらされる。また、複数
の積和演算器を設け、一方の画像データを直列
に、かつ他方の画像データを並列に与えて複数種
類のずらし類似度演算を同時に行なうようにした
ので、処理速度をより一層向上させることができ
る。
第１図はこの発明の実施例を示す構成図、第２
図は入力画像データメモリまたは辞書パターンデ
ータメモリの構成例を示す概要図、第３図はずら
しの態様を説明するための説明図、第４図は文字
認識装置における処理フローの一例を示すフロー
チヤートである。 符号説明、１ａ，１ｂ…アドレス発生回路、２
ａ…入力画像（未知パターン）データメモリ、２
ｂ…辞書パターンデータメモリ、３ａ，３ｂ，３
ｃ…ラツチ回路、４ａ，４ｂ，４ｃ…積和演算
器。
図は入力画像データメモリまたは辞書パターンデ
ータメモリの構成例を示す概要図、第３図はずら
しの態様を説明するための説明図、第４図は文字
認識装置における処理フローの一例を示すフロー
チヤートである。 符号説明、１ａ，１ｂ…アドレス発生回路、２
ａ…入力画像（未知パターン）データメモリ、２
ｂ…辞書パターンデータメモリ、３ａ，３ｂ，３
ｃ…ラツチ回路、４ａ，４ｂ，４ｃ…積和演算
器。
Claims (1)
- 【特許請求の範囲】 １ ２種類の画像データを互いにずらしてその類
似度を演算するためのずらし類似度演算装置であ
つて、 ２種類の画像データをそれぞれ記憶する第１，
第２の記憶手段と、 該第１記憶手段から順次時系列的に読み出され
る一方の画像データをそれぞれラツチする複数の
ラツチ手段と、 該各ラツチ手段からの一方の画像データと前記
第２記憶手段から読み出される他方の画像データ
との積和をそれぞれ演算する複数の演算手段と、 を備え、 前記第２記憶手段から順次読み出される他方の
画像データはその都度演算手段のそれぞれに同時
に与えるともに、前記第１記憶手段からの読出し
アドレスと第２記憶手段からの読出しアドレスと
をずらしの態様に応じて所定行分、所定列分だけ
ずらすことにより、複数種類のずらし類似度演算
を行うことを特徴とするずらし類似度演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076604A JPS62233894A (ja) | 1986-04-04 | 1986-04-04 | ずらし類似度演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076604A JPS62233894A (ja) | 1986-04-04 | 1986-04-04 | ずらし類似度演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62233894A JPS62233894A (ja) | 1987-10-14 |
| JPH0523465B2 true JPH0523465B2 (ja) | 1993-04-02 |
Family
ID=13609933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076604A Granted JPS62233894A (ja) | 1986-04-04 | 1986-04-04 | ずらし類似度演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62233894A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201411A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | コネクタ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69832985T2 (de) * | 1998-10-06 | 2006-08-17 | Texas Instruments Inc., Dallas | Multiplizier-Akkumulatorschaltungen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108175A (ja) * | 1982-12-11 | 1984-06-22 | Sanki Denshi Kogyo Kk | パタ−ンマツチング装置 |
-
1986
- 1986-04-04 JP JP61076604A patent/JPS62233894A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108175A (ja) * | 1982-12-11 | 1984-06-22 | Sanki Denshi Kogyo Kk | パタ−ンマツチング装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201411A (ja) * | 1993-12-29 | 1995-08-04 | Nec Corp | コネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62233894A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635292A (en) | Image processor | |
| Yamasaki et al. | A real-time image-feature-extraction and vector-generation VLSI employing arrayed-shift-register architecture | |
| JPS6053349B2 (ja) | 画像処理プロセツサ | |
| US4791677A (en) | Image signal processor | |
| Nicol | A systolic approach for real time connected component labeling | |
| US4845767A (en) | Image signal processor | |
| Tsiktsiris et al. | A portable image processing accelerator using FPGA | |
| JP6532334B2 (ja) | 並列演算装置、画像処理装置及び並列演算方法 | |
| JPH0523465B2 (ja) | ||
| Jiang et al. | C2 (R2) nonnegative extension by bounded-depth operators | |
| US5386502A (en) | Painting pattern generation system using outline data and flag data | |
| Herron et al. | A general-purpose high-speed logical transform image processor | |
| Lougheed | A high speed recirculating neighborhood processing architecture | |
| US10789072B2 (en) | Parallel processor for calculating operand and result addresses as a function of a position of a field of action and predetermined positions of processing elements in non-homogeneous address zones within a topology | |
| US4807297A (en) | Neighbor image processing device | |
| JPH0435792B2 (ja) | ||
| JP2605792B2 (ja) | 演算処理装置 | |
| JPS63250784A (ja) | ずらし類似度演算装置 | |
| JP2835269B2 (ja) | 画像認識装置 | |
| JPS62105287A (ja) | 信号処理装置 | |
| JP2852050B2 (ja) | 画像処理装置 | |
| Tzionas | A cellular automaton processor for line and corner detection in gray-scale images | |
| COUNT | modification unit acts as a controller enforcing the three rules above and may broadcast the address of a new pixel to be fetched, modify the address of the previous pixel fetched, or decide that a fork is present and broadcast the* address of the secondary successor that is to be fetched. | |
| JPS6376062A (ja) | デイジタル微分解析装置 | |
| JPH0728988A (ja) | 二次元センサシステム |