JPH0653950A - 周期信号生成方法及びその装置 - Google Patents

周期信号生成方法及びその装置

Info

Publication number
JPH0653950A
JPH0653950A JP5130096A JP13009693A JPH0653950A JP H0653950 A JPH0653950 A JP H0653950A JP 5130096 A JP5130096 A JP 5130096A JP 13009693 A JP13009693 A JP 13009693A JP H0653950 A JPH0653950 A JP H0653950A
Authority
JP
Japan
Prior art keywords
signal
frequency
oscillator
periodic
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5130096A
Other languages
English (en)
Inventor
Mihai Banu
バヌー ミハイ
Alfred Earl Dunlop
アール ダンロップ アルフレッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0653950A publication Critical patent/JPH0653950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 入来信号と位相隣接関係にある周期信号（ク
ロック）を効率よく、正確且つ迅速に取り出すための周
期信号生成方法及び装置を提供する。 【構成】 周期間隔で状態が変化する入来信号４０３の
一部を、ゲート付きの第１の発振器４０５に供給して第
１の振動信号４１３を発生させ、この入力信号を補完す
る入来信号の残り部分を、インバータ４０７を経て、第
１の発振器にマッチするゲート付きの第２の発振器４１
５に供給して第２の振動信号４１５を発生させ、これら
第１及び第２の発振信号出力をブール否定論理和ゲート
４１７に供給して入力信号に関して位相隣接関係にある
周期信号４１９を生成する。第１及び第２の発振信号の
周波数を入力信号の周波数に合わせることによって、ブ
ール否定論理和ゲートの出力として、入力信号に関して
位相隣接関係にある周期信号が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、概略的にはアナログ及
びディジタルの回路に関し、詳しくは入力信号に関して
位相隣接関係にある周期信号（例えばクロック信号）を
発生させる回路に関する。
【０００２】
【従来の技術】図１に示すような一般的な通信システム
は、情報搬送信号を送る送信装置１０１と、この信号の
伝送経路となる通信チャンネル１０３と、この信号を受
ける受信装置１０５とから構成される。これらの信号が
離散値（例えば、≦０．８Ｖ、及び≧３．５Ｖ）のみで
定義される場合、一般に「ディジタル信号」と称する。
これと対照的に、与えられた範囲内の値によって連続的
に定義される信号を「アナログ信号」と称する。
【０００３】通常、ディジタル信号は特定の順序で逐次
伝送される。すなわち、各信号は一定の時間量につい
て、正確に定義された時間間隔中に伝送される。この時
間間隔は一般にその送信装置について、当業者に「クロ
ック信号」として知られている電子メトロノームによっ
て定義される（クロック信号を以下、「クロック」とい
う）。クロックは一般に水晶発振器によって発生し、一
定周波数及び５０％のデューティサイクルを有する電気
的な矩形波の形を取る。図２の２０１に、クロックの波
形例を示す。
【０００４】クロックの各サイクルの始まりと共に１つ
のクロック期間が終り且つ１つの信号の送信が終り、同
時に次のクロック期間が始まり且つ次の信号の送信が始
まる。図２の２０７に、情報搬送信号についての一般波
形の例を、時間軸に対して、又クロック２０１に関連し
て示す。
【０００５】周知のように、キャパシタンス、インダク
タンス、及びその他の寄生効果があるため、情報搬送信
号は導線上で、定義された１つの値から別の値に瞬時に
変わることができない。したがって、この信号は移行期
間中不確定な値を取る。図２の２１３に、例示の波形２
０７についての論理値「０」から論理値「１」への移行
期間を示す。
【０００６】受信装置が確実に入来信号を正しく解釈で
きるようにするには、受信装置が入来信号を読む動作
を、入来信号が安定したときにのみ行い移行段階では行
わないという選択的処理を行わなければならない。この
ためには、入来信号が何時安定していて何時安定してい
ないかを知る必要がある。これに対して、受信装置にも
入来信号に同期する電子メトロノームがあって、このメ
トロノームが「今読め、待て、今読め、待て、今読め、
待て．．．」というように命令を与えるような状態にあ
ると有利である。
【０００７】受信装置は一般に、送信装置のクロックの
周波数についての情報と、この周波数と同じ周波数のク
ロックとを有する。しかし、受信装置のクロックは入来
信号との間に位相についての関係がないので、入来信号
を読む助けになる同期メトロノームもないことになる。
入来信号に同期したクロックを発生させるには、受信装
置が「クロック取り出しシステム」（クロック・リカバ
リー・システム）を利用するようにすると有利である。
【０００８】入来信号の位相の識別、「取り出し」（リ
カバリー）は、クロック・リカバリー・システムによっ
て行われる。図３に、入来信号を正しく読んで、伝送情
報を抽出するために受信装置においてクロック・リカバ
リー・システムがどのように用いられるかを示す。導線
３０１上を入来した入来信号（又は単に入来信号３０
１）は、クロック・リカバリー・システム３１１に供給
されて、導線３１３上に周期波形信号すなわち「取り出
された（リカバーされた）クロック」を発生させる。
【０００９】入来信号３０１は又、オプションとして遅
延装置３０３において遅延処理をされた上で出力され導
線３０５上をデータ抽出装置３０７に配分される。導線
３１３上の周期波形信号（又は単に周期波形信号３１
３）と導線３０５上の信号（または単に信号３０５）と
はデータ抽出装置３０７において処理されて、導線３０
９上に出力を発生させる。
【００１０】データ抽出装置３０７は、周知のマスター
・スレーブＤフリップフロップのような簡単なものでよ
く、この場合、信号３０５がフリップフロップのＤ入力
端子に、周期波形信号３１３がフリップフロップのクロ
ック入力端子に、そして導線３０９上の出力（出力３０
９）がフリップフロップのＱ出力端子に、それぞれ接続
される。
【００１１】
【発明が解決しようとする課題】クロック・リカバリー
技術としては現在少なくとも２種類の技術が知られてい
る。第１の技術においては、送信装置のクロックは、入
来信号を伝送するチャンネルに並行する通信チャンネル
上を受信装置に伝送される。これで受信装置は、送信装
置のクロックの位相から入来信号の位相を推定すること
ができる。しかしこの技術は別のハードウエア（すなわ
ち余分な通信チャンネル）の追加を必要とし、又送信さ
れたクロックと入来信号との間に位相ずれが生じやすい
という欠点がある。
【００１２】これに対して、クロック・リカバリーの第
２の技術においては、入来信号がその位相の識別に必要
とされる情報を搬送していることに基づいて、入来信号
そのものから直接に入来信号の位相のリカバリーを行
う。入来信号の位相の直接リカバリーを行う技術として
は、少なくとも２つの技術が知られている。
【００１３】そのうち一方の技術は、開ループ形クロッ
ク・リカバリー・システムで、その代表例がドロスほか
（Ｉ．Ｄｏｒｒｏｓ ｅｔ ａｌ．）の論文「実験的２
２４Ｍｂ／ｓディジタル中継器付き回線」（ベルシステ
ム技術ジャーナル、第４５巻、第７号、９９３−１０４
３ページ（１９６６年９月）に述べられている。
【００１４】開ループ形クロック・リカバリー・システ
ムは、高Ｑ低バンドパスフィルタ（例えばＳＡＷフィル
タ）を有するのが特徴であるが、高価な非集積構成部品
を一般的に必要とし、入来信号が定常状態に達するまで
に移行状態を数百回も経なければならず、又温度変化及
び経過時間の影響を受けやすいという欠点がある。
【００１５】入来信号の位相の直接リカバリーを行うも
う一方の技術は、閉ループ形クロック・リカバリー・シ
ステムで、その代表例がコーデルほか（Ｒ．Ｒ．Ｃｏｒ
ｄｅｌｌ ｅｔ ａｌ．）の論文「５０ＭＨｚ位相及び
周波数固定ループ」（ＩＥＥＥ固体回路ジャーナル、第
ＳＣ−１４巻、第６号、１００３−１０１０ページ（１
９７９年１２月）に述べられている。
【００１６】閉ループ形クロック・リカバリー・システ
ムは、位相を入来信号の位相に固定（ロック）しようと
する位相固定ループを特徴とする。この閉ループ形シス
テムは、自己調整機能を有し（したがって温度の影響及
び時間効果が軽減される）又容易に集積構造とすること
ができるが一方、入来信号が定常状態に達するまでに移
行状態を数百回も経なければならないという欠点があ
る。
【００１７】これらのクロック・リカバリー機構は音声
通信を搬送する信号については満足する結果が得られる
が、非音声情報を搬送する信号には不利である。
【００１８】本発明の目的は、従来の方法及び装置に付
随するコストと制約との多くを回避できる信号位相リカ
バリー方法及び装置を提供することにあり、具体的に
は、単一の集積回路構造を採用するのに理想的であり且
つ、一般に、従来の技術による方法よりも速く「リカバ
ーされたクロック」を発生させる（すなわち入来信号の
位相をリカバーする）ことができるような信号位相リカ
バリー方法及び装置を提供することにある。
【００１９】
【課題を解決するための手段】上記の目的を達成する方
法及び装置は、入来信号（入力信号）の一部をゲート付
きの第１の発振器に供給して第１の振動信号を発生さ
せ、この入力信号を補完する残り部分を、第１の発振器
にマッチするゲート付きの第２の発振器に供給して第２
の振動信号を発生させ、これら第１及び第２の発振信号
出力をブール否定論理和ゲートに供給して入力信号に関
して位相隣接関係にある周期信号を生成する方法及び装
置である。
【００２０】第１及び第２の発振信号の周波数を入力信
号の周波数に合わせることによって、ブール否定論理和
ゲートの出力として、入力信号に関して位相隣接関係に
ある周期信号が得られる。
【００２１】
【実施例】１．定義 位相隣接関係：２つの周期波形が同一の周波数を有し且
つこれら波形の相対位相が与えられた範囲内に留まる場
合に、これら２つの周期波形は「位相隣接関係にある」
という。
【００２２】２．ゲート付き発振器を用いた実施例：図
４に、本発明の一実施例のブロック図を示す。この実施
例としての周期波形発生装置は、導線４０３上を入来し
た入来信号（又は単に、入来信号４０３）を入力として
受け入れる。この入来信号４０３は、送信装置１０１
（図１）において既知の周波数のクロックによって定義
される周期間隔においてその状態が変化するような特性
を有する。一般的な入来信号を図７の７０１に示す。
【００２３】入来信号４０３は、ゲート付き発振器４０
５のゲ−トに供給されるとともにインバータ４０７にも
供給される。ゲート付き発振器４０５の出力は導線４１
３上をブール否定論理和ゲ−ト４１７に供給される。イ
ンバータ４０７の導線４０９への出力は、ゲート付き発
振器４１１のゲ−トに供給される。ゲート付き発振器４
１１の導線４１５への出力もブール否定論理和ゲ−ト４
１７に供給される。
【００２４】ブール否定論理和ゲ−ト４１７の導線４１
９への出力は、周期波形信号（すなわちリカバーされた
クロック）で、受信装置が入来信号を適切に読むために
用いられる。入来信号の波形７０１に対応する一般的な
「リカバーされたクロック」を図７の７１７に示す。
【００２５】図示の実施例の顕著な特徴は、１対のゲ−
ト付き発振器４０５、４１１を有することで、これらの
ゲ−ト付き発振器は各々、与えられた周波数（具体的に
は送信装置のクロックと同じ周波数）で振動信号を発生
させることができる。
【００２６】利点として、これらのゲ−ト付き発振器は
各々、その入力電圧が第１のしきい値電圧より高いとき
には信号を出力せず、その入力電圧が第２のしきい値電
圧より低いときには周期波形を出力する。又別の利点と
して、これらのゲ−ト付き発振器は各々、その入力電圧
がこの第２のしきい値電圧より低くなるたびに、その振
動サイクル中の同じ箇所で発振を開始する。
【００２７】ゲ−ト付き発振器の一例についての論理概
略図及びトランジスタの概略図を図５の５０５及び５１
１並びに図６の６０５及び６１１にそれぞれ示す。図６
のトランジスタの概略図においてはＣＭＯＳ技術が用い
られているが、回路をこれ以外の個別回路技術及び集積
回路技術両方又はいずれかを用いて構成する方法につい
ては、本技術分野の通常の当業者には容易に考えられる
ものであり、これは電気的又は光学的のいずれを問わな
い。
【００２８】図４の実施例は、利点として、インバータ
４０７及びブール否定論理和ゲ−ト４１７を有する。イ
ンバータについての論理概略図及びトランジスタの概略
図を図５の５０７及び図６の６０７にそれぞれ示す。
又、ブール否定論理和ゲ−トについての論理概略図及び
トランジスタの概略図を図５の５１７及び図６の６１７
にそれぞれ示す。
【００２９】図６のトランジスタの概略図においてはＣ
ＭＯＳ技術が用いられているが、回路をこれ以外の個別
回路技術及び集積回路技術の両方又はいずれかを用いて
構成する方法については本技術分野の通常の当業者には
容易に考えられるものであり、これは電気的又は光学的
のいずれを問わない。
【００３０】図４の回路は次のように作動する（図７も
参照）。回路の電源が入り、入来信号４０３の位相が変
ると、入来信号電圧が第１のしきい値電圧より高い場合
には、ゲ−ト付き発振器４０５は発振せず、平らな（ブ
ール論理値「０」）波形７１３を出力する。しかし、こ
のような状態においてゲ−ト付き発振器４１１は、位相
ゼロで発振を開始し波形７０９を出力する。
【００３１】図４の回路は、どの時点においてもゲ−ト
付き発振器４０５及び４１１のうちのどちらか一方だけ
が作動してパルスシーケンスを作り出すように構成され
ている。各発振器は又、その入力信号レベルが第１のし
きい値よりも上の値から第２のしきい値よりも下の値へ
変化した場合に、発振を終止する。逆に、各発振器の入
力レベルが第３のしきい値よりも下の値から第４のしき
い値よりも上の値へ変化した場合には、発振器は即座に
位相ゼロで発振を開始する。
【００３２】インバータ４０７があるため、どの時点に
おいてもゲ−ト付き発振器４０５及び４１１のうちのど
ちらか一方だけがその起動しきい値電圧より低い電圧の
入力信号を供給されるものと仮定する。
【００３３】回路の電源が入り、入来信号４０３の位相
が変わると、入来信号電圧が第２のしきい値電圧より低
い場合には、ゲ−ト付き発振器４１１がアイドル状態で
ある一方、ゲ−ト付き発振器４０５は位相ゼロで発振を
開始する（図７の７０９及び７１１をそれぞれ参照）。
入来信号４０３において、高い方から低い方へ、又は低
い方から高い方への電圧移行が発生すると、振動サイク
ル中の正確に同一点において一方の発振器がアイドル状
態になるとともに他方の発振器が発振を開始する。
【００３４】図４に示すように、ゲ−ト付き発振器４０
５及び４１１のそれぞれの出力はブール否定論理和ゲ−
ト４１７に供給される。そして、ブール否定論理和ゲ−
ト４１７の出力は、図７の７１７に示す周期波形とな
り、入来信号７０１（図７）からの抽出情報として用い
られる。尚、ブール否定論理和ゲ−ト４１７の代わりに
ブール否定論理積ゲ−ト等の他の論理素子を用いる手法
は、本技術分野の通常の当業者には容易に考えられるも
のである。
【００３５】又、ここに説明した機能と同一の機能を行
う別の回路の設計手法についても、本技術分野の通常の
当業者には容易に考えられるものである。
【００３６】３．間接周波数調整を用いた実施例：図８
は、上に述べた形式の発振器の周波数調整を行うための
手段を有する本発明の実施例を示すブロック図である。
この実施例としての周期波形発生装置は、導線８０３上
を入来した入来信号（又は単に、入来信号８０３）を入
力として受け入れる。この入来信号８０３は、送信装置
１０１（図１）において既知の周波数のクロックによっ
て定義される周期間隔でその状態が変化するような特性
を有する。
【００３７】実質上全ての点において、図８の実施例は
図４の実施例と同様に作動する。その上、図８の実施例
においては、位相固定ループ８４１を用いて間接的に周
波数調整を行う。
【００３８】図８の実施例は、半導体メーカーが図４の
実施例をそのメーカーの許容寸法範囲以内に製作するこ
とが困難な場合に有利である。図８の実施例は、単一の
集積回路上に製作されるので、図４の実施例よりも製作
上の許容寸法範囲についての面倒が少ないという利点が
ある。
【００３９】導線８０３上を入来した入来信号（又は単
に、入来信号８０３）は、ゲート付き可変周波数発振器
８０５（以下、可変発振器、と略称）のゲ−トとインバ
ータ８０７とに供給される。可変発振器８０５の出力は
導線８１３上をブール否定論理和ゲ−ト８１７に供給さ
れる。インバータ８０７の導線８０９への出力は、可変
発振器８１１のゲ−トに供給される。可変発振器８１１
の導線８１５への出力もブール否定論理和ゲ−ト８１７
に供給される。
【００４０】ブール否定論理和ゲ−ト８１７の導線８１
９への出力は、周期波形信号（すなわちリカバーされた
クロック）で、受信装置が入来信号を適切に読むために
用いられる。入来信号８０３に対応する一般的な「リカ
バーされたクロック」を図７の７１７に示す。
【００４１】一般的な動作において、位相固定ループ８
４１は、基準周期波形８３１を受けて、周波数調整信号
を導線８３０上で可変発振器８０５及び８１１のそれぞ
れの制御入力端子に送る。図８の実施例の位相固定ルー
プ８４１は、可変発振器８２３、カウンタ８２５（オプ
ション）、位相検出器８２７、及びループフィルタ８２
９から構成される。位相固定ループの設計及び動作は、
本技術分野の当業者に周知である。
【００４２】図示の実施例の顕著な特徴は、３個組の可
変発振器８０５、８１１、及び８２３で、これらの可変
発振器は各々、与えられた周波数（具体的には送信装置
のクロックと同じ周波数）で振動信号を発生させるよう
に周波数を調整することができる。各可変発振器の制御
入力端子に供給された信号によって、その可変発振器が
発振すべき周波数が指示される。
【００４３】利点として、これらの可変発振器は各々、
その入力電圧が第１のしきい値電圧より高いときには信
号を出力せず、その入力電圧が第２のしきい値電圧より
低いときには周期波形を出力する。又別の利点として、
これらの可変発振器は各々、その入力電圧がこの第２の
しきい値電圧より低くなるたびに、その振動サイクル中
の同じ箇所で発振を開始する。
【００４４】更に利点として、各可変発振器は、正確に
同一の電気的及び物理的特性を有するように構成されて
いる。可変発振器８２３のゲ−ト入力端子は、確実に連
続的発振ができるように接地されているので有利であ
る。
【００４５】可変発振器についての論理概略図及びトラ
ンジスタの概略図を図９の９０１及び９０２にそれぞれ
示す。図９のトランジスタの概略図においてはＣＭＯＳ
技術が用いられているが、回路をこれ以外の個別回路技
術及び集積回路技術両方又はいずれかを用いて構成する
方法については、本技術分野の通常の当業者には容易に
考えられるものであり、これは電気的又は光学的のいず
れを問わない。
【００４６】図８の符号８２７に示すような位相検出器
についての論理概略図及びトランジスタの概略図を図１
０の１００１及び１００３にそれぞれ示す。位相検出器
を、他の個別回路技術及び集積回路技術の両方又はいず
れかを用いて構成する方法については、本技術分野の通
常の当業者には容易に考えられるものであり、これは電
気的又は光学的のいずれを問わない。
【００４７】図８の符号８２９に示すようなループフィ
ルタについての概略図を図１１に示す。ループフィルタ
は、可能な限り、信号の直流成分だけが減衰せずに通過
でき、直流を除く全ての周波数成分ができるだけ多く減
衰するように設計する必要がある。ループフィルタを、
他の個別回路技術及び集積回路技術の両方又はいずれか
を用いて構成する方法については、本技術分野の通常の
当業者には容易に考えられるものであり、これは電気的
又は光学的のいずれを問わない。
【００４８】図８の実施例は、利点として、インバータ
８０７及びブール否定論理和ゲ−ト８１７を有する。イ
ンバータについての論理概略図及びトランジスタの概略
図を図５の５０７及び図６の６０７にそれぞれ示す。
又、ブール否定論理和ゲ−トについての論理概略図及び
トランジスタの概略図を図５の５１７及び図６の６１７
にそれぞれ示す。
【００４９】図６のトランジスタの概略図においてはＣ
ＭＯＳ技術が用いられているが、回路をこれ以外の個別
回路技術及び集積回路技術の両方又はいずれかを用いて
構成する方法については本技術分野の通常の当業者には
容易に考えられるものであり、これは電気的又は光学的
のいずれを問わない。又、ここに説明した機能と同一の
機能を行う別の回路の設計手法についても、本技術分野
の通常の当業者には容易に考えられるものである。
【００５０】図８の回路において、位相固定ループ８４
１は、可変発振器８０５及び８１１の発振周波数を調整
し、基準周期波形８３１によって定められる周波数で発
振が行われるようにする。尚、可変発振器８０５又は８
１１から位相固定ループ８４１へのフィードバックはな
い。
【００５１】そして、位相固定ループ８４１は、位相固
定ループ８４１内の可変発振器８２３の動作に影響を与
える電気的及び物理的特性が可変発振器８０５及び８１
１の動作に影響を与える電気的及び物理的特性と実質的
に同一であるとの仮定に基づいて、可変発振器８０５及
び８１１の発振周波数の調整を行う。したがって、可変
発振器８０５、８１１、及び８２３に実質的に同一の電
気的及び物理的特性（例えば、レイアウト、電圧等）を
持たせて単一集積回路上に製作すると有利である。
【００５２】図８の回路は次のように作動する。回路の
電源が入り、入来信号８０３の位相が変ると、入来信号
電圧が第１のしきい値電圧より高い場合には、可変発振
器８０５は発振せず、平らな（ブール論理値「０」）波
形７１３（図７）を出力する。しかし、このような状態
において可変発振器８１１は、位相ゼロで発振を開始し
波形７０９を出力する。
【００５３】図８の回路は、どの時点においても可変発
振器８０５及び８１１のうちのどちらか一方だけが作動
してパルスシーケンスを作り出すように構成されてい
る。各可変発振器は又、その入力信号レベルが第１のし
きい値よりも上の値から第２のしきい値よりも下の値へ
変化した場合に、発振を終止する。逆に、各可変発振器
の入力レベルが第３のしきい値よりも下の値から第４の
しきい値よりも上の値へ変化した場合には、可変発振器
は即座に位相ゼロで発振を開始する。
【００５４】インバータ８０７があるため、どの時点に
おいても可変発振器８０５及び８１１のうちのどちらか
一方だけがその起動しきい値電圧より低い電圧の入力信
号を供給されるものと仮定する。
【００５５】回路の電源が入り、入来信号８０３の位相
が変わると、入来信号電圧が第２のしきい値電圧より低
い場合には、可変発振器８１１がアイドル状態である一
方、可変発振器８０５は位相ゼロで発振を開始する（図
７の７０９及び７１１をそれぞれ参照）。入来信号８０
３において、高い方から低い方へ、又は低い方から高い
方への電圧移行が発生すると、振動サイクル中の正確に
同一点において一方の発振器がアイドル状態になるとと
もに他方の発振器が発振を開始する。
【００５６】図８に示すように、可変発振器８０５及び
８１１のそれぞれの出力はブール否定論理和ゲ−ト８１
７に供給される。そして、ブール否定論理和ゲ−ト８１
７の出力は、図７の７１７に示す周期波形となり、入来
信号７０１（図７）からの抽出情報として用いられる。
尚、ブール否定論理和ゲ−ト８１７の代わりにブール否
定論理積ゲ−ト等の他の論理素子を用いる手法は、本技
術分野の通常の当業者には容易に考えられるものであ
る。
【００５７】又、ここに説明した機能と同一の機能を行
う別の回路の設計手法についても、本技術分野の通常の
当業者には容易に考えられるものである。
【００５８】４．直接周波数調整を用いた実施例：図１
２は、上に述べた形式の発振器の周波数調整を行うため
の手段を有する本発明の実施例を示すブロック図であ
る。この実施例としての周期波形発生装置は、導線１２
０３上を入来した入来信号（又は単に、入来信号１２０
３）を入力として受け入れる。この入来信号１２０３
は、送信装置１０１（図１）において既知の周波数のク
ロックによって定義される周期間隔においてその状態が
変化するような特性を有する。
【００５９】実質上全ての点において、図１２の実施例
は図４及び図８の実施例と同様に作動する。その上、図
１２の実施例においては、ブール否定論理和ゲ−ト１２
１７から導線１２１９上に出力された「リカバーされた
クロック」１２１９を利用して、位相固定ループ１２４
１によって直接的に周波数調整を行う。
【００６０】図１２の実施例は、半導体メーカーが図４
の実施例をそのメーカーの許容寸法範囲以内に製作する
ことが困難な場合に有利である。図１２の実施例は、単
一の集積回路上に製作すると有利であるが、そうしなけ
ればならないということはない。
【００６１】５．単一発振器を用いた実施例：図１３
は、上に述べた形式の発振器の周波数調整を行うための
手段を有する本発明の実施例を示すブロック図である。
この実施例としての周期波形発生装置は、送信装置１０
１（図１）において既知の周波数のクロックによって定
義される周期間隔においてその状態が変化するような特
性を有する入来信号を入力として受け入れる。
【００６２】図１３の実施例においては、エッジ検出器
１３０１及び１３０５並びにブール否定論理和ゲ−ト１
３１３を用いて、可変発振器１３１５の「オン」「オ
フ」交互切換を行う。図１３の実施例は、可変発振器１
３１５の周波数を調整するための手段１３２１を組み込
んで製作でき、又特定の用途に左右されない。周波数調
整手段（例えば位相固定ループ）を利用することによっ
て、「リカバーされたクロック」の精度を改善できるの
で有利である。
【００６３】６．単一発振器を用いた実施例：図１４
は、上に述べた形式の発振器の周波数調整を行うための
手段を有する本発明の実施例を示すブロック図である。
この実施例としての周期波形発生装置は、送信装置１０
１（図１）において既知の周波数のクロックによって定
義される周期間隔においてその状態が変化するような特
性を有する入来信号を入力として受け入れる。
【００６４】図１４の実施例においては、エッジ検出器
１４０３及び１４０５、ブール否定論理和ゲ−ト１４１
１、並びにワンショット装置１４１５を用いて、可変発
振器１４１９の「オン」「オフ」交互切換を行う。図１
４の実施例は、可変発振器１４１９の周波数を調整する
ための手段１４２３を組み込んで製作でき、又特定の用
途に左右されない。周波数調整手段（例えば位相固定ル
ープ）を利用することによって、「リカバーされたクロ
ック」の精度を改善できるので有利である。
【００６５】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例を考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は発明の容易な理解のためで、その技術的範囲を
制限するよう解釈されるべきではない。
【００６６】
【発明の効果】以上述べたごとく、本発明によれば、複
数の発振器を組み合せて、又、可変発振周波数方式の発
振器を用いてクロック・リカバリー・システム回路を構
成したので、入来信号のクロックを従来技術に比べてよ
り効率よく、より正確且つ迅速に取り出すことができ
る。これによって、入来信号が搬送する信号をより適切
に抽出することが可能となる。又、単一の集積回路上に
クロック・リカバリー・システムをコンパクトに製作で
きるので、従来技術に比べてシステムの製造コストを顕
著に節減できる。
【図面の簡単な説明】
【図１】通信システムのブロック図である。
【図２】従来技術によるディジタル通信システムに用い
られる一般的なクロック及びデータ信号を示す説明図で
ある。
【図３】従来技術によるクロック・リカバリー・システ
ムを組み込んだ受信装置のブロック図である。
【図４】マッチした１対のゲート付き発振器を利用した
本発明の実施例を示すブロック図である。
【図５】図４に示す実施例についての論理概略図の例で
ある。
【図６】図５に示す論理概略図に対応するトランジスタ
の概略図の例である。
【図７】図４に示す実施例に付随する一般的なタイミン
グ説明図である。
【図８】間接周波数調整を利用した本発明の実施例を示
すブロック図である。
【図９】図８の実施例の回路において有用なゲート付き
可変周波数発振器の一例についての論理概略図及びトラ
ンジスタ概略図である。
【図１０】図８の実施例の回路において有用な位相検出
装置の一例についての論理概略図及びトランジスタ概略
図である。
【図１１】図８の実施例の回路において有用な従来技術
のループフィルタの一例についての論理概略図及びトラ
ンジスタ概略図である。
【図１２】直接周波数調整を利用した本発明の実施例を
示すブロック図である。
【図１３】単一可変周波数発振器を利用した本発明の実
施例を示すブロック図である。
【図１４】単一可変周波数発振器を利用した本発明の実
施例を示すブロック図である。
【符号の説明】
１０１ 送信装置 １０３ 通信チャンネル １０５ 受信装置 ２０１ クロック ２０７ 情報搬送信号についての一般的波形の例 ２１１ 安定期間 ２１３ 移行期間 ３０７ データ抽出装置 ３１１ クロック・リカバリー・システム ４０１ 周期波形発生装置 ４０５、４１１、５０５、５１１、６０５、６１１ ゲ
ート付き発振器 ４０７、５０７、６０７、８０７ インバータ ４１７、５１７、６１７、８１７、１２１７、１３１
３、１４１１ ブール否定論理和ゲ−ト ８０５、８１１、８２３、１２０５、１２１５、１３１
５、１４１９ ゲート付き可変周波数発振器（可変発振
器） ８２５、１２２５ カウンタ（オプション） ８２７、１２２７ 位相検出器 ８２９、１２２９ ループフィルタ ８３１、１２３１ 基準周期波形 ８４１ 位相固定ループ １３０１、１３０５、１４０３、１４０５ エッジ検出
器 １３２１ 周波数調整手段 １４１５ ワンショット装置
フロントページの続き (72)発明者 ミハイ バヌー アメリカ合衆国 07974 ニュージャージ ー マーレーヒル、フルフリアン ロード 22 (72)発明者 アルフレッド アール ダンロップ アメリカ合衆国 07974 ニュージャージ ー マーレーヒル、ハンタードン ブルヴ ァード 91

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力信号に関して位相隣接関係にある周
    期信号の生成方法であって、 第１のしきい値より高い前記入力信号に対して作動し
    て、第１の振動信号を発生させるステップと、 第１のしきい値より低い前記入力信号に対して作動し
    て、第２の振動信号を発生させるステップと、 前記第１の振動信号と前記第２の振動信号とに基づいて
    前記周期信号を発生させるステップと、 からなることを特徴とする、入力信号に関して位相隣接
    関係にある周期信号の生成方法。
  2. 【請求項２】 前記方法において、 前記周期信号を発生させる前記ステップが、前記第１の
    振動信号と前記第２の振動信号とのブール否定論理和を
    形成するステップからなる、 ことを特徴とする請求項１の方法。
  3. 【請求項３】 前記方法において、 前記周期信号を発生させる前記ステップが、前記第１の
    振動信号と前記第２の振動信号とのブール否定論理積を
    形成するステップからなる、 ことを特徴とする請求項１の方法。
  4. 【請求項４】 前記方法が更に、 基準周期波形の周波数に一致するように前記第１の振動
    信号の周波数と前記第２の振動信号の周波数とを調整す
    るステップからなる、 ことを特徴とする請求項１の方法。
  5. 【請求項５】 前記方法において、 前記第１の振動信号の周波数と前記第２の振動信号の周
    波数とを調整するために位相固定ループを用いる、 ことを特徴とする請求項４の方法。
  6. 【請求項６】 入力信号に関して位相隣接関係にある周
    期信号を生成するための装置であって、 第１のしきい値より高い前記入力信号に対して作動し
    て、第１の振動信号を発生させるための手段（４０５）
    と、 第１のしきい値より低い前記入力信号に対して作動し
    て、第２の振動信号を発生させるための手段（４１１）
    と、 前記第１の振動信号と前記第２の振動信号とに基づいて
    前記周期信号を発生させるための手段（４１７）と、 からなることを特徴とする、入力信号に関して位相隣接
    関係にある周期信号を生成するための装置。
  7. 【請求項７】 前記装置において、 前記周期信号を発生させるための前記手段がブール否定
    論理和ゲート（４１７）からなる、 ことを特徴とする請求項６の装置。
  8. 【請求項８】 前記装置において、 前記周期信号を発生させるための前記手段がブール否定
    論理積ゲートからなることを特徴とする請求項６の装
    置。
  9. 【請求項９】 前記装置が更に、 基準周期波形の周波数に一致するように前記第１の振動
    信号の周波数と前記第２の振動信号の周波数とを調整す
    るための手段（８４１）からなる、 ことを特徴とする請求項６の装置。
  10. 【請求項１０】 前記装置が更に、 基準周期波形の周波数に一致するように前記第１の振動
    信号の周波数と前記第２の振動信号の周波数とを調整す
    るための位相固定ループ（８４１）からなる、ことを特
    徴とする請求項６の装置。
JP5130096A 1992-05-08 1993-05-07 周期信号生成方法及びその装置 Pending JPH0653950A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/880,428 US5237290A (en) 1992-05-08 1992-05-08 Method and apparatus for clock recovery
US880428 1992-05-08

Publications (1)

Publication Number Publication Date
JPH0653950A true JPH0653950A (ja) 1994-02-25

Family

ID=25376264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5130096A Pending JPH0653950A (ja) 1992-05-08 1993-05-07 周期信号生成方法及びその装置

Country Status (4)

Country Link
US (1) US5237290A (ja)
EP (1) EP0569179A3 (ja)
JP (1) JPH0653950A (ja)
KR (1) KR930022718A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850580B1 (en) 1999-06-21 2005-02-01 Sharp Kabushiki Kaisha Bit synchronizing circuit
US7016441B1 (en) 1999-06-15 2006-03-21 Sharp Kabushiki Kaisha Bit synchronizing circuit
US7302026B2 (en) 2002-09-10 2007-11-27 Nec Corporation Clock recovery circuit and electronic device using a clock recovery circuit
US7359461B2 (en) 2002-09-18 2008-04-15 Electronics And Telecommunications Research Institute Apparatus and method for recovering clock signal from burst mode signal
JP2008211742A (ja) * 2007-02-28 2008-09-11 Yokogawa Electric Corp クロック再生装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646562A (en) * 1993-07-21 1997-07-08 Seiko Epson Corporation Phase synchronization circuit, one-shot pulse generating circuit and signal processing system
US5834980A (en) * 1994-01-03 1998-11-10 Lucent Technologies Inc. Method and apparatus for supplying synchronization signals securing as clock signals with defined phase relationships
US5418496A (en) * 1994-02-07 1995-05-23 Motorola, Inc. Serial data clock recovery circuit using dual oscillator circuit
US5541961A (en) * 1994-08-15 1996-07-30 At&T Corp. Digitally controlled high resolution hybrid phase synthesizer
US5675620A (en) * 1994-10-26 1997-10-07 At&T Global Information Solutions Company High-frequency phase locked loop circuit
US5757872A (en) * 1994-11-30 1998-05-26 Lucent Technologies Inc. Clock recovery circuit
US6239843B1 (en) * 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal
JP3019814B2 (ja) * 1997-09-18 2000-03-13 日本電気株式会社 クロックリカバリ回路
US6018273A (en) * 1997-10-15 2000-01-25 Zilog, Inc. Externally-synchronized voltage-controlled oscillator in phase locked loop
US6166606A (en) * 1999-02-10 2000-12-26 Zilog, Inc. Phase and frequency locked clock generator
US6259326B1 (en) 1999-08-24 2001-07-10 Agere Systems Guardian Corp. Clock recovery from a burst-mode digital signal each packet of which may have one of several predefined frequencies
US6570694B1 (en) 2000-03-03 2003-05-27 Alcatel System and method for low-jitter asynchronous optical regeneration using wavelength sampling
TW496035B (en) * 2000-04-25 2002-07-21 Univ Singapore Method and apparatus for a digital clock multiplication circuit
US7010077B1 (en) 2000-11-20 2006-03-07 Agere Systems Inc. Gated clock recovery circuit
US6552619B2 (en) 2001-02-05 2003-04-22 Pmc Sierra, Inc. Multi-channel clock recovery circuit
US7123675B2 (en) * 2002-09-25 2006-10-17 Lucent Technologies Inc. Clock, data and time recovery using bit-resolved timing registers
US6889441B2 (en) * 2003-09-17 2005-05-10 Seiffert Industrial Sales Company Laser roller alignment system
TWI242929B (en) * 2004-12-01 2005-11-01 Ind Tech Res Inst Clock and data recovery apparatus and method thereof
TWI277302B (en) * 2004-12-28 2007-03-21 Ind Tech Res Inst Clock and data recovery circuit
US7542533B2 (en) * 2005-07-07 2009-06-02 Agere Systems Inc. Apparatus and method for calibrating the frequency of a clock and data recovery circuit
KR100656370B1 (ko) * 2005-12-05 2006-12-11 한국전자통신연구원 위상 보간 클럭을 이용한 데이터 복원 장치 및 방법
US7667544B2 (en) 2006-01-12 2010-02-23 Yokogawa Electric Corporation Clock reproducing apparatus
US8243869B2 (en) * 2006-11-28 2012-08-14 Broadlight Ltd. Burst mode clock and data recovery circuit and method
US7786814B2 (en) * 2008-08-28 2010-08-31 Agere Systems Inc. Method and apparatus for deriving an integrated circuit (IC) clock with a frequency offset from an IC system clock
JP5397025B2 (ja) * 2009-06-02 2014-01-22 ソニー株式会社 クロック再生装置および電子機器
US8922150B1 (en) * 2012-07-18 2014-12-30 The Johns Hopkins University Differential serial driver
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893042A (en) * 1973-12-12 1975-07-01 Us Navy Lock indicator for phase-locked loops
US4567448A (en) * 1982-08-05 1986-01-28 Epson Corporation Variable frequency oscillator
JPS5954344A (ja) * 1982-09-22 1984-03-29 Fuji Electric Co Ltd タイミング再生装置
US4523158A (en) * 1983-02-02 1985-06-11 Rca Corporation Clock regenerator using two on-off oscillators
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
JPH0620197B2 (ja) * 1987-09-09 1994-03-16 日本電気株式会社 速度可変型クロック再生回路
EP0307595A1 (de) * 1987-09-11 1989-03-22 Siemens Aktiengesellschaft Schaltungsanordnung zur Erzeugung zweier eng benachbarter Frequenzen
US5068628A (en) * 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
US5134637A (en) * 1991-03-22 1992-07-28 Motorola, Inc. Clock recovery enhancement circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016441B1 (en) 1999-06-15 2006-03-21 Sharp Kabushiki Kaisha Bit synchronizing circuit
US6850580B1 (en) 1999-06-21 2005-02-01 Sharp Kabushiki Kaisha Bit synchronizing circuit
US7302026B2 (en) 2002-09-10 2007-11-27 Nec Corporation Clock recovery circuit and electronic device using a clock recovery circuit
US7359461B2 (en) 2002-09-18 2008-04-15 Electronics And Telecommunications Research Institute Apparatus and method for recovering clock signal from burst mode signal
JP2008211742A (ja) * 2007-02-28 2008-09-11 Yokogawa Electric Corp クロック再生装置

Also Published As

Publication number Publication date
EP0569179A2 (en) 1993-11-10
KR930022718A (ko) 1993-11-24
EP0569179A3 (en) 1994-06-01
US5237290A (en) 1993-08-17

Similar Documents

Publication Publication Date Title
JPH0653950A (ja) 周期信号生成方法及びその装置
US5285483A (en) Phase synchronization circuit
EP1143606B1 (en) Numerically controlled variable oscillator
US6259326B1 (en) Clock recovery from a burst-mode digital signal each packet of which may have one of several predefined frequencies
EP3098967B1 (en) Crystal-based oscillator for use in synchronized system
KR20000047415A (ko) 반도체 집적 회로
US20020140486A1 (en) Multiphase clock generator
JPH09116575A (ja) データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
EP0287776B1 (en) Phase-locked data detector
KR100359047B1 (ko) 두 위상의 디지털 위상 동기 루프 회로
WO2005083887A1 (ja) Ｐｌｌ回路
US7411464B1 (en) Systems and methods for mitigating phase jitter in a periodic signal
JP4622722B2 (ja) 受信機および無線通信システム
US10673443B1 (en) Multi-ring cross-coupled voltage-controlled oscillator
TWI249288B (en) Speed-matching control method and circuit
JP2002094494A (ja) クロック回復回路
JPH09102739A (ja) Ｐｌｌ回路
EP1964261B1 (en) Electric circuit for and method of generating a clock signal
JP3461036B2 (ja) 周波数位相比較器
US20030048119A1 (en) Apparatus and method for delay matching of full and divided clock signals
EP1120912A1 (en) Method and apparatus for timing control
KR100301241B1 (ko) 위상동기루프
JPH0846498A (ja) 周波数位相比較器
JP3316905B2 (ja) データ中継装置
JP3473413B2 (ja) 位相同期回路