JP4622722B2 - 受信機および無線通信システム - Google Patents

受信機および無線通信システム Download PDF

Info

Publication number
JP4622722B2
JP4622722B2 JP2005215015A JP2005215015A JP4622722B2 JP 4622722 B2 JP4622722 B2 JP 4622722B2 JP 2005215015 A JP2005215015 A JP 2005215015A JP 2005215015 A JP2005215015 A JP 2005215015A JP 4622722 B2 JP4622722 B2 JP 4622722B2
Authority
JP
Japan
Prior art keywords
pulse
data
comparator
output
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005215015A
Other languages
English (en)
Other versions
JP2007036497A (ja
Inventor
賢一 重並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005215015A priority Critical patent/JP4622722B2/ja
Publication of JP2007036497A publication Critical patent/JP2007036497A/ja
Application granted granted Critical
Publication of JP4622722B2 publication Critical patent/JP4622722B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Near-Field Transmission Systems (AREA)

Description

この発明は、誘導結合を用いた無線通信に適用して好適な受信機および無線通信システムに関する。詳しくは、この発明は、送信データが送信コイルの一端に印加され、送信データを一定時間だけ遅延させた遅延データが送信コイルの他端に印加されることで送信コイルにより発生される磁界変化を受信コイルで検出し、この受信コイルの一端および他端に発生する誘導起電力に基づいて、送信データの立ち上がりおよび遅延データの立ち下がりに対応した第１のパルスおよび遅延データの立ち上がりおよび送信データの立ち下がりに対応した第２のパルスを取得し、これら第１、第２のパルスに基づいて送信データに対応した受信データを得る構成としたことによって、同期用クロックを用いることなく、簡単に受信データを得ることができるようにした受信機等に係るものである。
従来、図７に示すような、誘導結合を用いた無線通信システム２００が提案されている。
送信機２００Ｔは、送信回路２０１と、送信アンテナとしての送信コイル２０２とからなっている。送信回路２０１に、送信データＴＤが入力される。送信回路２０１は、送信データＴＤに対応した電流Ｉを送信コイル２０２に流し、この送信コイル２０２により送信データＴＤに対応した磁界変化を発生させる。
受信機２００Ｒは、受信アンテナとしての受信コイル２０３と、受信回路２０４とからなっている。受信コイル２０３は、上述した送信コイル２０２と誘導結合され、この送信コイル２０２で発生される磁界変化を検出する。この受信コイル２０３には電流Ｉ′が流れる。受信回路２０４は、受信コイル２０３の一端および他端に発生する誘導起電力に基づいて、受信データＲＤを生成する。
図８Ａは送信回路２０１に入力される送信データＴＤの一例を示し、図８Ｂはその送信データＴＤに対して受信回路２０４で得ることが期待される受信データＲＤを示している。ここで、受信回路２０４で得ることが期待される受信データＲＤは、送信回路２０１に入力される送信データＴＤに対し、周期tCYCが等しく、またハイレベルの期間tCHも等しいものである。
受信回路２０４で、上述したように期待される受信データＲＤを得るために、例えば、送信回路２０１および受信回路２０４は、図９に示すように構成される。図９に示す無線通信システム２００は、例えば非特許文献１に記載されている。
送信回路２０１を説明する。この送信回路２０１は、Ｄフリップフロップ(D Flip-Flop)２１１と、Ｈブリッジ(H-Bridge)２１２とを有している。
送信データ（シリアルデータ）ＴＤは、同期を取るために、Ｄフリップフロップ２１１のＤ端子に入力され、このＤフリップフロップ２１１のクロック端子に入力される外部データシンクロナイズ用クロックＳＣＫでラッチされる。
また、Ｄフリップフロップ２１１の出力端子Ｑに得られる、クロックＳＣＫで同期が取られた送信データＴＤ′は、Ｈブリッジ２１２のバッファ２１３を介して送信コイル２０２の一端に印加される。また、送信データＴＤ′はＨブリッジ２１２の遅延回路２１４に供給され、この遅延回路２１４からは送信データＴＤ′を一定時間ｔＤだけ遅延させた遅延データＤＴＤが得られる。この遅延データＤＴＤはバッファ２１５を介して送信コイル２０２の他端に印加される。
図１０Ａは送信データＴＤを示し、図１０Ｂは送信コイル２０２の一端に印加される信号Ｐ（送信データＴＤ′）を示し、図１０Ｃは送信コイル２０２の他端に印加される信号Ｎ（遅延データＤＴＤ）を示している。この場合、信号Ｐと信号Ｎとの間には、信号Ｐの立ち上がり時点から一定時間ｔＤ、および信号Ｐの立ち下がり時点から一定時間ｔＤにのみ、電位差が発生する。この電位差により、図１０Ｄに示すように、送信コイル２０２に電流Ｉが流れ、磁界変化が発生する。
次に、受信回路２０４を説明する。
受信コイル２０３の一端および他端の間には、抵抗器Ｒａおよび抵抗器Ｒｂの直列回路が接続され、これら抵抗器Ｒａおよび抵抗器Ｒｂの互いの接続点にアンテナ終端のためのバイアス電圧ＶＢが印加されている。また、受信コイル２０３の一端および他端の間には、アンテナの寄生容量ＰＣが存在する。これにより、受信コイル２０３で上述した送信コイル２０２により発生される磁界変化が検出されるとき、この受信コイル２０３の一端および他端の間には起電力ＶＲが発生する。
また、受信回路２０４は、コンパレータ２４１と、Ｄフリップフロップ２４２とを有している。受信コイル２０３の一端に発生する誘導起電力inpは、コンパレータ２４１の反転入力端子（負入力端子）に供給される。また、受信コイル２０３の他端に発生する誘導起電力innはオフセット電圧付加部２４３を介してコンパレータ２４１の非反転入力端子（正入力端子）に供給される。
オフセット電圧付加部２４３は、抵抗器R_offおよび定電流源I_offsetとからなる。受信コイル２０３の他端は抵抗器R_offおよび定電流源I_offsetの直列回路に接続され、この抵抗器R_offおよび定電流源I_offsetの互いの接続点がコンパレータ２４１の非反転入力端子に接続される。これにより、コンパレータ２４１の非反転入力端子には、オフセット電圧v_offsetが付加された誘導起電力inn′が供給される。
コンパレータ２４１は、非反転入力端子に供給される誘導起電力inn′が反転入力端子に供給される誘導起電力inpより大きくなるときハイレベルとなり、その他の期間はローレベルとなる信号C-OUTを出力する。このコンパレータ２４１の出力信号C-OUTはＤフリップフロップ２４２のＤ端子に入力され、クロック端子に入力される外部データラッチクロックＬＣＫでラッチされる。これにより、Ｄフリップフロップ２４２の出力端子Ｑに、上述した送信データＴＤに対応した、受信データＲＤが得られる。
図１０Ｅは、送信コイル２０２に、上述した図１０Ｄに示すような電流Ｉが流れ、これによる磁界変化を受信コイル２０３が検出した際に、コンパレータ２４１の反転入力端子に供給される誘導起電力inp、およびコンパレータ２４１の非反転入力端子に供給される誘導起電力inn′を示している。また、図１０Ｆは、コンパレータ２４１の出力信号C-OUTを示し、図１０ＧはＤフリップフロップ２４２のクロック端子に供給される外部データラッチクロックＬＣＫを示し、図１０ＨはＤフリップフロップ２４２の出力端子Ｑに得られる受信データＲＤを示している。
2004 ISSCC 発表 「A 1.2GHz Wireless Super connect Based on inductive Inter-Chip Signaling」
図９に示す無線通信システム２００によれば、受信回路２０４に、送信データＴＤのビット周波数の２倍の周波数の外部データラッチクロックＬＣＫを入力する必要があり、外部データラッチクロックＬＣＫを得るための低ジッター特性を持つＰＬＬ(Phase-Locked Loop)回路が必要となる。
また、図９に示す無線通信システム２００によれば、上述したように外部データラッチクロックＬＣＫをＰＬＬ回路で発生する必要があることから、送信データのビット周波数は、ＰＬＬ回路のロッジレンジに依存する。
また、図９に示す無線通信システム２００によれば、受信回路２０４では、Ｄフリップフロップ２４２において、コンパレータ２４１の出力信号C-OUTを外部データラッチクロックＬＣＫでラッチすることで受信データＲＤを得るものであり、出力信号C-OUTと外部データラッチクロックＬＣＫとの位相を精度よく制御する必要がある。この場合、出力信号C-OUTと外部データラッチクロックＬＣＫとの位相のずれによっては、Ｄフリップフロップ２４２で出力信号C-OUTに対するセットアップまたはホールド違反が発生し、受信データＲＤとして、送信データＴＤに対応したものを得ることができなくなる。
また、図９に示す無線通信システム２００によれば、送信回路２０１では、送信データＴＤをＤフリップフロップ２１１を用いて外部データシンクロナイズ用クロックＳＣＫでラッチして、このクロックＳＣＫに同期させた送信データＴＤ′を得、この送信データＴＤ′をＨブリッジ２１２に供給する構成となっているが、この送信回路２０１は、上述の受信回路２０４と同様に、ＰＬＬ回路によりコントロールされる同期回路でなければならない。
また、図９に示す無線通信システム２００によれば、送信回路２０１および受信回路２０４はＰＬＬ回路でコントロールされる同期回路であるので、非同期データの送受信を行うことができない。
この発明の目的は、同期用クロックを用いることなく、簡単に受信データを得ることができるようにした受信機等を提供することにある。
この発明の第１の概念は、
送信データが送信コイルの一端に印加され、上記送信データを一定時間だけ遅延させた遅延データが上記送信コイルの他端に印加されることで、上記送信コイルにより発生される磁界変化を検出する受信コイルと、
上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
を備え、
上記データ復調器は、
上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりと上記遅延データの立ち下がりとに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりと上記送信データの立ち下がりとに対応したパルスのそれぞれに対応し、該パルスの開始点直後に開始点が存在し、所定のパルス幅を持つ無効期間パルスを出力するパルス発生部と、
上記第１のコンパレータから出力される第１のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第１のゲート回路と、
上記第２のコンパレータから出力される第２のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第２のゲート回路と、
上記第１のゲート回路を通過したパルスでセットまたはリセットされると共に、上記第２のゲート回路を通過したパルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
ことを特徴とする受信機にある。
この発明の第２の概念は、
送信データが送信コイルの一端に印加され、上記送信データを一定時間だけ遅延させた遅延データが上記送信コイルの他端に印加されることで、上記送信コイルにより発生される磁界変化を検出する受信コイルと、
上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
を備え、
上記データ復調器は、
上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すタイミングから所定の期間内に、上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すことに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりに対応したパルスの対を検出して第１の検出パルスを出力する第１のパルス発生部と、
上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すタイミングから所定の期間内に、上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すことに基づいて、上記第２のコンパレータから出力される上記送信データの立ち下がりに対応したパルスと上記第１のコンパレータから出力される上記遅延データの立ち下がりに対応したパルスの対を検出して第２の検出パルスを出力する第２のパルス発生部と、
上記第１のパルス発生部から出力される第１の検出パルスでセットまたはリセットされると共に、上記第２のパルス発生部から出力される第２の検出パルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
ことを特徴とする受信機にある。
この発明において、送信コイルにより発生される磁界変化が、受信コイルで検出される。なお、送信コイルでは、一端に送信データが印加されると共に、他端に遅延データが印加されることで、磁界変化が発生される。ここで、遅延データは、送信データを一定時間だけ遅延させたものである。
受信コイルの一端および他端には、それぞれ、上述の磁界変化に応じた第１の誘導起電力および第２の誘導起電力が発生する。そして、第１のコンパレータで第１の誘導起電力が第２の誘導起電力と比較され、送信データの立ち上がりおよび遅延データの立ち下がりに対応した第１のパルスが出力される。同様に、第２のコンパレータで第２の誘導起電力が第１の誘導起電力と比較され、遅延データの立ち上がりおよび送信データの立ち下がりに対応した第２のパルスが出力される。
例えば、第１、第２のコンパレータは、それぞれ、第１の誘導起電力の入力部あるいは第２の誘導起電力の入力部に、オフセット電圧の付加部を有するようにされる。また例えば、第１、第２のコンパレータは、それぞれ、ヒステリシス特性を持つコンパレータとされる。これにより、第１、第２の誘導起電力に載っているリンギング等のノイズ、あるいはコンパレータのチャタリングによる影響を軽減でき、第１、第２のパルスを良好に得ることが可能となる。
第１のコンパレータで得られる送信データの立ち上がりおよび遅延データの立ち下がりに対応した第１のパルス、および第２のコンパレータで得られる遅延データの立ち上がりおよび送信データの立ち下がりに対応した第２のパルスに基づいて、送信データに対応した受信データが得られる。
例えば、以下のようにして、第１、第２のパルスから、受信データが得られる。
すなわち、第１のパルスに含まれる送信データの立ち上がりに対応したパルスおよび第２のパルスに含まれる送信データの立ち下がりに対応したパルスのそれぞれに対応し、このパルスの開始点直後に開始点が存在し、所定のパルス幅を持つ無効期間パルスが出力される。
第１のパルスのうち、無効期間パルスのパルス期間に存在するパルスを除くパルスが取り出される。この場合、送信データの立ち上がりに対応したパルスは取り出されるが、無効期間パルスのパルス期間に存在するパルス、例えば送信データの立ち上がりに対応したパルスに続く不要なパルス、遅延データの立ち下がりに対応したパルスおよびその前後に存在する不要なパルス等は取り出されない。そして、この取り出された送信データの立ち上がりに対応したパルスにより、ＲＳフリップフロップがセットまたはリセットされる。
また、第２のパルスのうち、無効期間パルスのパルス期間に存在するパルスを除くパルスが取り出される。この場合、送信データの立ち下がりに対応したパルスは取り出されるが、無効期間パルスのパルス期間に存在するパルス、例えば送信データの立ち下がりに対応したパルスに続く不要なパルス、遅延データの立ち上がりに対応したパルスおよびその前後に存在する不要なパルス等は取り出されない。そして、この取り出された送信データの立ち下がりに対応したパルスにより、ＲＳフリップフロップがリセットまたはセットされる。
結局、ＲＳフリップフロップは、送信データの立ち上がりに対応したパルスでセットまたはリセットされると共に、送信データの立ち下がりに対応したパルスでリセットまたはセットされるので、このＲＳフリップフロップから、送信データに対応した受信データが得られる。この場合、送信データの立ち上がり、立ち下がりに対応したパルスそのものでＲＳフリップフロップのセットリセットを制御するものであり、送信データに対する受信データの遅延時間を短くできる。またこの場合、無効期間パルスのパルス期間に存在する不要なパルスによる誤動作を防止できる。
また例えば、以下のようにして、第１、第２のパルスから、受信データが得られる。
すなわち、第１のパルスに含まれる送信データの立ち上がりに対応したパルスおよび第２のパルスに含まれる遅延データの立ち上がりに対応したパルスの対を検出して第１の検出パルスが得られ、この第１の検出パルスによりＲＳフリップフロップがセットまたはリセットされる。
また、第２のパルスに含まれる送信データの立ち下がりに対応したパルスおよび第１のパルスに含まれる遅延データの立ち下がりに対応したパルスの対を検出して第２の検出パルスが得られ、この第２の検出パルスによりＲＳフリップフロップがリセットまたはセットされる。
結局、ＲＳフリップフロップは、送信データの立ち上がりに対応した第１の検出パルスでセットまたはリセットされると共に、送信データの立ち下がりに対応した第２の検出パルスでリセットまたはセットされるので、このＲＳフリップフロップから、送信データに対応した受信データが得られる。この場合、送信データおよび遅延データの立ち上がりに対応したパルス対、送信データおよび遅延データの立ち下がりに対応したパルス対を検出して、ＲＳフリップフロップのセットリセットを制御するものであり、第１、第２のパルスに、このパルス対の規則に反する不要なパルスが存在していても、その不要なパルスによる誤動作を防止できる。
上述したように、この発明においては、同期用クロックを用いるものではなく、（１）低ジッター特性を持つＰＬＬ回路が必要となる、（２）送信データのビット周波数がＰＬＬ回路のロッジレンジに依存する、（３）ＰＬＬ回路で発生されるクロックの位相精度を精度よく制御する等の、同期用クロックを発生するＰＬＬ回路を使用する際の問題がなくなる。また、この発明においては、同期用クロックを用いるものではなく、非同期データあるいはクロック自体の伝送にも使用できる。
この発明によれば、同期用クロックを用いることなく、簡単に受信データを得ることができる。
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての誘導結合を用いた無線通信システム１００の構成を示している。この無線通信システム１００は、送信機１００Ｔと、受信機１００Ｒとを備えている。
送信機１００Ｔを説明する。この送信機１００Ｔは、送信回路１０１と、送信アンテナとしての送信コイル１０２とからなっている。送信回路１０１に、送信データＴＤが入力される。送信回路１０１は、送信データＴＤに対応した電流Ｉを送信コイル１０２に流し、この送信コイル１０２により送信データＴＤに対応した磁界変化を発生させる。
送信回路１０１をさらに説明する。この送信回路１０１は、Ｈブリッジ(H-Bridge)１１２で構成されている。送信データ（シリアルデータ）ＴＤは、Ｈブリッジ１１２のバッファ１１３を介して送信コイル１０２の一端に印加される。また、送信データＴＤはＨブリッジ１１２の遅延回路１１４に供給され、この遅延回路１１４からは送信データＴＤを一定時間ｔＤだけ遅延させた遅延データＤＴＤが得られる。この遅延データＤＴＤはバッファ１１５を介して送信コイル１０２の他端に印加される。
図２Ａは送信データＴＤを示し、図２Ｂは送信コイル１０２の一端に印加される信号Ｐ（送信データＴＤ）を示し、図２Ｃは送信コイル１０２の他端に印加される信号Ｎ（遅延データＤＴＤ）を示している。この場合、信号Ｐと信号Ｎとの間には、信号Ｐの立ち上がり時点から一定時間ｔＤ、および信号Ｐの立ち下がり時点から一定時間ｔＤにのみ、電位差が発生する。この電位差により、図２Ｄに示すように、送信コイル１０２に電流Ｉが流れ、磁界変化が発生する。
受信機１００Ｒを説明する。この受信機１００Ｒは、受信アンテナとしての受信コイル１０３と、受信回路１０４とからなっている。受信コイル１０３は、上述した送信コイル１０２と誘導結合され、この送信コイル１０２で発生される磁界変化を検出する。この受信コイル１０３には電流Ｉ′が流れる。受信回路１０４は、受信コイル１０３の一端および他端に発生する誘導起電力に基づいて、受信データＲＤを生成する。
受信回路１０４をさらに説明する。受信コイル１０３の一端および他端の間には、抵抗器Ｒａおよび抵抗器Ｒｂの直列回路が接続され、これら抵抗器Ｒａおよび抵抗器Ｒｂの互いの接続点にアンテナ終端のためのバイアス電圧ＶＢが印加されている。また、受信コイル１０３の一端および他端の間には、アンテナの寄生容量ＰＣが存在する。これにより、受信コイル１０３で上述した送信コイル１０２により発生される磁界変化が検出されるとき、この受信コイル１０３の一端および他端の間には起電力ＶＲが発生する。
また、受信回路１０４は、コンパレータ１４１，１４２と、データ復調器１４３とを有している。受信コイル１０３の一端に発生する誘導起電力inpは、オフセット電圧付加部１４４を介して、第１のコンパレータとしてのコンパレータ１４１の非反転入力端子（正入力端子）に供給されると共に、第２のコンパレータとしてのコンパレータ１４２の反転入力端子（負入力端子）に供給される。また、受信コイル１０３の他端に発生する誘導起電力innは、オフセット電圧付加部１４５を介してコンパレータ１４２の非反転入力端子（正入力端子）に供給されると共に、コンパレータ１４１の反転入力端子（負入力端子）に供給される。
オフセット電圧付加部１４４は、抵抗器R_offおよび定電流源I_offsetとからなる。受信コイル１０３の一端は抵抗器R_offおよび定電流源I_offsetの直列回路に接続され、この抵抗器R_offおよび定電流源I_offsetの互いの接続点がコンパレータ１４１の非反転入力端子に接続される。これにより、コンパレータ１４１の非反転入力端子には、オフセット電圧v_offsetが付加された誘導起電力inp′が供給される。
同様に、オフセット電圧付加部１４５も、抵抗器R_offおよび定電流源I_offsetとからなる。受信コイル１０３の他端は抵抗器R_offおよび定電流源I_offsetの直列回路に接続され、この抵抗器R_offおよび定電流源I_offsetの互いの接続点がコンパレータ１４２の非反転入力端子に接続される。これにより、コンパレータ１４２の非反転入力端子には、オフセット電圧v_offsetが付加された誘導起電力inn′が供給される。
コンパレータ１４１は、非反転入力端子に供給される誘導起電力inp′が反転入力端子に供給される誘導起電力innより大きくなるときハイレベルとなり、その他の期間はローレベルとなる信号（第１のパルス）outpを出力する。この信号outpは、送信データＴＤの立ち上がりおよび遅延データＤＴＤの立ち下がりに対応したパルスを有するものとなる。この場合、オフセット付加部１４４を設け、コンパレータ１４１の非反転入力端子には、オフセット電圧v_offsetが付加された誘導起電力inp′が供給されるようにしているので、誘導起電力inn，inpに載っているリンギング等のノイズ、あるいはコンパレータ１４１のチャタリングによる影響を軽減でき、信号（第１のパルス）outpを良好に得ることができる。
コンパレータ１４２は、非反転入力端子に供給される誘導起電力inn′が反転入力端子に供給される誘導起電力inpより大きくなるときハイレベルとなり、その他の期間はローレベルとなる信号（第２のパルス）outnを出力する。この信号outnは、遅延データＤＴＤの立ち上がりおよび送信データＴＤの立ち下がりに対応したパルスを有するものとなる。この場合、オフセット付加部１４５を設け、コンパレータ１４２の非反転入力端子には、オフセット電圧v_offsetが付加された誘導起電力inn′が供給されるようにしているので、誘導起電力inn，inpに載っているリンギング等のノイズ、あるいはコンパレータ１４２のチャタリングによる影響を軽減でき、信号（第２のパルス）outnを良好に得ることができる。
データ復調器１４３は、コンパレータ１４１から出力される信号outp、およびコンパレータ１４２から出力される信号outnに基づいて、送信データＴＤに対応した受信データＲＤを生成する。
図２Ｇは、送信コイル１０２に、上述した図２Ｄに示すような電流Ｉが流れ、これによる磁界変化を受信コイル１０３が検出した際に、コンパレータ１４１の非反転入力端子に供給される誘導起電力inp′、およびこのコンパレータ１４１の反転入力端子に供給される誘導起電力innを示している。そして、図２Ｈは、コンパレータ１４１の出力信号outpを示している。この出力信号outpは、図示のように、送信データＴＤの立ち上がりおよび遅延データＤＴＤの立ち下がりに対応したパルスを有している。
また、図２Ｅは、送信コイル１０２に、上述した図２Ｄに示すような電流Ｉが流れ、これによる磁界変化を受信コイル１０３が検出した際に、コンパレータ１４２の反転入力端子に供給される誘導起電力inp、およびこのコンパレータ１４２の非反転入力端子に供給される誘導起電力inn′を示している。そして、図２Ｆは、コンパレータ１４２の出力信号outnを示している。この出力信号outnは、図示のように、遅延データＤＴＤの立ち上がりおよび送信データＴＤの立ち下がりに対応したパルスを有している。
なお、誘導起電力inp′／inn、および誘導起電力inp／inn′に、信号Ｐ，Ｎの遷移以外から余分な遷移が起こっているのは、送信コイル１０２の特性インピーダンスと送信回路１０１のインピーダンスの不整合、および受信コイル１０３の特性インピーダンスと受信回路１０４のインピーダンスの不整合による反射などに由来するリンギング等である。
ここで、図示のように、送信データＴＤの立ち上がり時には、出力信号（第１のパルス）outpの遷移は、出力信号（第２のパルス）outnの遷移より早く起こる。これは、当該立ち上がり時には、送信回路１０１が送信コイル１０２に正の方向の電流Ｉを流し、電流オフのときこの送信コイル１０２に逆方向（負の方向）の電流Ｉが流れるためである。また、図示のように、送信データＴＤの立ち下がり時には、出力信号（第２のパルス）outnの遷移は、出力信号（第１のパルス）outpの遷移より早く起こる。これは、当該立ち上がり時には、送信回路１０１が送信コイル１０２に負の方向の電流Ｉを流し、電流オフのときこの送信コイル１０２に逆方向（正の方向）の電流Ｉが流れるためである。
また、図２Ｉは、図２Ｈに示すコンパレータ１４１の出力信号outpおよび図２Ｆに示すコンパレータ１４２の出力信号outnに基づいて、データ復調器１４３で生成される、送信データＴＤに対応した受信データＲＤを示している。
次に、図３を用いて、データ復調器１４３の構成例を説明する。なお、この図３において、図１と対応する部分には同一符号を付して示している。
コンパレータ１４１の出力信号outpは、インバータ１５１および立ち上がり遅延回路（R-delay)１５２の直列回路（パルス延長回路）に供給される。この場合、コンパレータ１４１の出力信号outpはインバータ１５１で反転され、遅延回路１５２でその反転された信号に含まれるパルスの立ち上がりが所定時間だけ遅延されて、信号P_exが生成される。
コンパレータ１４２の出力信号outnは、インバータ１５３および立ち上がり遅延回路（R-delay)１５４の直列回路（パルス延長回路）に供給される。この場合、コンパレータ１４２の出力信号outnはインバータ１５３で反転され、遅延回路１５４でその反転された信号に含まれるパルスの立ち上がりが所定時間だけ遅延されて、信号N_exが生成される。
遅延回路１５２，１５４における遅延時間は、それぞれ、立ち上がりが遅延されることによって、パルス幅が、上述した送信データＴＤから遅延データＤＴＤを生成する際の遅延時間ｔＤ以上となるように、設定される。
これら遅延回路１５２の出力信号N_exおよび遅延回路１５４の出力信号P_exがナンド回路１５５に供給され、無効期間パルスignが得られる。この無効期間パルスignは、出力信号outp内の送信データＴＤの立ち上がりに対応したパルスおよび出力信号outn内の送信データＴＤの立ち下がりに対応したパルスのそれぞれに対応し、そのパルスの開始点直後に開始点が存在し、所定のパルス幅を持つものとなる。
ここで、インバータ１５１，１５３、立ち上がり遅延回路１５２，１５４およびナンド回路１５５は、無効期間パルスignを出力するためのパルス発生部を構成している。
この無効期間パルスignはインバータ１５６で反転され、その後にナンド回路１５７およびナンド回路１５８に供給される。また、ナンド回路１５７にはコンパレータ１４１の出力信号outpが供給され、ナンド回路１５８にはコンパレータ１４２の出力信号outnが供給される。
ここで、ナンド回路１５７は第１のゲート回路を構成し、このナンド回路１５７では、コンパレータ１４１の出力信号（第１のパルス）outpのうち、無効期間パルスignのパルス期間に存在するパルスを除くパルスが通過するようにされる。この場合、送信データＴＤの立ち上がりに対応したパルスは取り出されるが、無効期間パルスignのパルス期間に存在するパルス、例えば送信データＴＤの立ち上がりに対応したパルスに続く不要なパルス、遅延データＤＴＤの立ち下がりに対応したパルスおよびその前後に存在する不要なパルス等は取り出されない。
また、ナンド回路１５８は第２のゲート回路を構成し、このナンド回路１５８では、コンパレータ１４２の出力信号（第２のパルス）outnのうち、無効期間パルスignのパルス期間に存在するパルスを除くパルスが通過するようにされる。この場合、送信データＴＤの立ち下がりに対応したパルスは取り出されるが、無効期間パルスignのパルス期間に存在するパルス、例えば送信データＴＤの立ち下がりに対応したパルスに続く不要なパルス、遅延データＤＴＤの立ち上がりに対応したパルスおよびその前後に存在する不要なパルス等は取り出されない。
ナンド回路１５７の出力信号はＲＳフリップフロップ１５９のセット端子Ｓバーに入力され、ナンド回路１５８の出力信号はＲＳフリップフロップ１５９のリセット端子Ｒバーに入力される。この場合、ナンド回路１５７では上述したように送信データＴＤの立ち上がりに対応したパルスが取り出されることから、ＲＳフリップフロップ１５９はこのパルスでセットされる。またこの場合、ナンド回路１５８では上述したように送信データＴＤの立ち下がりに対応したパルスが取り出されることから、ＲＳフリップフロップ１５９はこのパルスでリセットされる。したがって、このＲＳフリップフロップ１５９の出力端子Ｑには、送信データＴＤに対応した受信データＲＤが得られる。
図４Ｃは、コンパレータ１４１の出力信号（第１のパルス）outpが図４Ａに示すようであるとき（図２Ｈに対応）、立ち上がり遅延回路１５２から出力される信号P_exを示している。この信号P_exは、図示のように、コンパレータ１４１の出力信号outpが反転され、その立ち上がりが遅延され、パルス幅が一定時間ｔＤ以上とされたものとなっている。
図４Ｄは、コンパレータ１４２の出力信号（第２のパルス）outnが図４Ｂに示すようであるとき（図２Ｆに対応）、立ち上がり遅延回路１５２から出力される信号N_exを示している。この信号N_exは、図示のように、コンパレータ１４２の出力信号outnが反転され、その立ち上がりが遅延され、パルス幅が一定時間ｔＤ以上とされたものとなっている。
図４Ｅは、ナンド回路１５５より出力される無効期間パルスignを示している。この無効期間パルスingは、図示のように、出力信号outp内の送信データＴＤの立ち上がりに対応したパルス（図４Ａの「＊」が付されたパルス）、および出力信号outn内の送信データＴＤの立ち下がりに対応したパルス（図４Ｂの「＊」が付されたパルス）のそれぞれに対応し、そのパルス、つまり送信データＴＤの立ち上がり、立ち下がりに対応したパルスの開始点の直後に開始点が存在し、所定のパルス幅を持ったものとなっている。
そして、図４Ｆは、ＲＳフリップフロップ１５９の出力端子Ｑに得られる受信データＲＤを示している。この受信データＲＤは、図示のように、出力信号outp内の送信データＴＤの立ち上がりに対応したパルスでセットされ、出力信号outn内の送信データＴＤの立ち下がりに対応したパルスでリセットされて得られたものであり、送信データＴＤに対応したものとなっている。
データ復調器１４３が、図３に示すように構成されるものによれば、送信データＴＤの立ち上がり、立ち下がりに対応したパルスそのものでＲＳフリップフロップ１５９のセットリセットを制御するものであり、送信データＴＤに対する受信データＲＤの遅延時間を短くできる。また、無効期間パルスignにより、そのパルス期間に存在する不要なパルスが除かれるので、その不要なパルスによる誤動作を防止でき、ＲＳフリップフロップ１５９の出力端子Ｑに得られる受信データＲＤが、送信データＴＤに対応しないものとなることを防止できる。
なお、図３では、ナンド回路１５７の出力信号をＲＳフリップフロップ１５９のセット端子Ｓバーに供給し、ナンド回路１５８の出力信号をＲＳフリップフロップ１５９のリセット端子Ｒバーに供給するようにしている。しかし、ナンド回路１５７の出力信号をＲＳフリップフロップ１５９のリセット端子Ｒバーに供給し、ナンド回路１５８の出力信号をＲＳフリップフロップ１５９のセット端子Ｓバーに供給してもよく、その場合には、受信データＲＤは、送信データＴＤを反転したデータに対応したものとなる。
次に、図５を用いて、データ復調器１４３の他の構成例を説明する。なお、この図５において、図１と対応する部分には同一符号を付して示している。
コンパレータ１４１の出力信号outpは、インバータ１６１および立ち上がり遅延回路（R-delay)１６２の直列回路（パルス延長回路）に供給される。この場合、コンパレータ１４１の出力信号outpはインバータ１６１で反転され、遅延回路１６２でその反転された信号に含まれるパルスの立ち上がりが所定時間だけ遅延される。そして、この遅延回路１６２の出力信号がインバータ１６３で反転されて、信号p_extが生成される。
コンパレータ１４２の出力信号outnは、インバータ１６４および立ち上がり遅延回路（R-delay)１６５の直列回路（パルス延長回路）に供給される。この場合、コンパレータ１４２の出力信号outnはインバータ１６４で反転され、遅延回路１６５でその反転された信号に含まれるパルスの立ち上がりが所定時間だけ遅延される。そして、この遅延回路１６５の出力信号がインバータ１６６で反転されて、信号n_extが生成される。
ここで、遅延回路１６２，１６５における遅延時間は、それぞれ、立ち上がりが遅延されることによって、パルス幅が、上述した送信データＴＤから遅延データＤＴＤを生成する際の遅延時間ｔＤ以上となるように、設定される。
インバータ１６３の出力信号p_extはナンド回路１６７に供給され、このナンド回路１６７にさらにコンパレータ１４２の出力信号outnが供給されて、第１の検出パルスp_togが得られる。この第１の検出パルスp_togは、出力信号outp内の送信データＴＤの立ち上がりに対応したパルスおよび出力信号outn内の遅延データＤＴＤの立ち上がりに対応したパルスの対を検出したものとなる。ここで、インバータ１６１、立ち上がり遅延回路１６２、インバータ１６３およびナンド回路１６７は、第１のパルス発生部を構成している。
インバータ１６６の出力信号n_extはナンド回路１６８に供給され、このナンド回路１６８にさらにコンパレータ１４１の出力信号outpが供給されて、第２の検出パルスn_togが得られる。この第２の検出パルスn_togは、出力信号outn内の送信データＴＤの立ち下がりに対応したパルスおよび出力信号outp内の遅延データＤＴＤの立ち下がりに対応したパルスの対を検出したものとなる。ここで、インバータ１６４、立ち上がり遅延回路１６５、インバータ１６６およびナンド回路１６８は、第２のパルス発生部を構成している。
ナンド回路１６７で得られる第１の検出パルスp_togはＲＳフリップフロップ１６９のセット端子Ｓバーに入力され、ナンド回路１６８で得られる第２の検出パルスn_togはＲＳフリップフロップ１６９のリセット端子Ｒバーに入力される。この場合、第１の検出パルスp_togは送信データＴＤの立ち上がりおよび遅延データＤＴＤの立ち上がりの対を検出したものであることから、ＲＳフリップフロップ１６９は送信データＴＤの立ち上がりに対応してセットされる。また、第２の検出パルスn_togは、送信データＴＤの立ち下がりおよび遅延データＤＴＤの立ち下がりの対を検出したものであることから、ＲＳフリップフロップ１６９は送信データＴＤの立ち下がりに対応してリセットされる。したがって、このＲＳフリップフロップ１６９の出力端子Ｑには、送信データＴＤに対応した受信データＲＤが得られる。
図６Ｃは、コンパレータ１４１の出力信号（第１のパルス）outpが図６Ａに示すようであるとき（図２Ｈに対応）、インバータ１６３から出力される信号p_extを示している。この信号p_extは、図示のように、コンパレータ１４１の出力信号outpが反転され、その立ち上がりが遅延され、さらのその後に再び反転されて、パルス幅が一定時間ｔＤ以上とされたものとなっている。
図６Ｄは、コンパレータ１４２の出力信号（第２のパルス）outnが図６Ｂに示すようであるとき（図２Ｆに対応）、インバータ１６６から出力される信号n_extを示している。この信号n_extは、図示のように、コンパレータ１４２の出力信号outnが反転され、その立ち上がりが遅延され、さらにその後に再び判定されて、パルス幅が一定時間ｔＤ以上とされたものとなっている。
図６Ｅは、ナンド回路１６７より出力される第１の検出パルスp_togを示している。この第１の検出パルスp_togは、図示のように、出力信号outp内の送信データＴＤの立ち上がりに対応したパルス（図６Ａの「ｒ」が付されたパルス）および出力信号outn内の遅延データＤＴＤの立ち上がりに対応したパルス（図６Ｂの「ｒ」が付されたパルス）の対に対応して得られており、この対を検出したものとなっている。
図６Ｆは、ナンド回路１６８より出力される第２の検出パルスn_togを示している。この第２の検出パルスn_togは、図示のように、出力信号outn内の送信データＴＤの立ち下がりに対応したパルス（図６Ｂの「ｄ」が付されたパルス）および出力信号outn内の遅延データＤＴＤの立ち下がりに対応したパルス（図６Ａの「ｄ」が付されたパルス）の対に対応して得られており、この対を検出したものとなっている。
そして、図６Ｇは、ＲＳフリップフロップ１６９の出力端子Ｑに得られる受信データＲＤを示している。この受信データＲＤは、図示のように、送信データＴＤの立ち上がりに対応した第１の検出パルスp_togでセットされると共に、送信データＴＤの立ち下がりに対応した第２の検出パルスn_togでリセットされて得られたものであり、送信データＴＤに対応したものとなっている。
データ復調器１４３が、図５に示すように構成されるものによれば、送信データＴＤおよび遅延データＤＴＤの立ち上がりに対応したパルス対、送信データＴＤおよび遅延データＤＴＤの立ち下がりに対応したパルス対を検出して、ＲＳフリップフロップ１６９のセットリセットを制御するものであり、コンパレータ１４１の出力信号（第１のパルス）outpおよびコンパレータ１４２の出力信号（第２のパルス）outnに、このパルス対の規則に反する不要なパルスが存在していても、その不要なパルスによる誤動作を防止でき、ＲＳフリップフロップ１６９の出力端子Ｑに得られる受信データＲＤが、送信データＲＤに対応しないものとなることを防止できる。
なお、図５では、ナンド回路１６７の出力信号をＲＳフリップフロップ１６９のセット端子Ｓバーに供給し、ナンド回路１６８の出力信号をＲＳフリップフロップ１６９のリセット端子Ｒバーに供給するようにしている。しかし、ナンド回路１６７の出力信号をＲＳフリップフロップ１６９のリセット端子Ｒバーに供給し、ナンド回路１６８の出力信号をＲＳフリップフロップ１６９のセット端子Ｓバーに供給してもよく、その場合には、受信データＲＤは、送信データＴＤを反転したデータに対応したものとなる。
図１に示す無線通信システム１００によれば、同期用クロックを用いるものではなく、（１）低ジッター特性を持つＰＬＬ回路が必要となる、（２）送信データＴＤのビット周波数がＰＬＬ回路のロッジレンジに依存する、（３）ＰＬＬ回路で発生されるクロックの位相精度を精度よく制御する、等の同期用クロックを発生するＰＬＬ回路を使用する際の問題がなくなる。
また、図１に示す無線通信システム１００によれば、同期用クロックを用いるものではないので、非同期データあるいはクロック自体の伝送にも使用できる。
なお、上述実施の形態においては、受信コイル１０３の一端に発生する誘導起電力inpをコンパレータ１４１の非反転入力端子に供給する際に、オフセット電圧付加部１４４でオフセット電圧v_offsetを付加している。しかし、このように誘導起電力inpにオフセット電圧v_offsetを付加する代わりに、受信コイル１０３の他端に発生し、コンパレータ１４１の反転入力端子に供給される誘導起電力innに、上述のオフセット電圧v_offsetとは逆極性のオフセット電圧を印加するようにしてもよい。これは、コンパレータ１４２に関しても同様である。
また、上述実施の形態においては、誘導起電力inp，innに載っているリンギング等のノイズ、あるいはコンパレータ１４１，１４２のチャタリングによる影響を軽減するためにコンパレータ１４１，１４２は、その誘導起電力inp，innの入力部にオフセット電圧付加部１４４，１４５を有するものとしている。しかし、このようにオフセット電圧付加部１４４，１４５を有する代わりに、これらコンパレータ１４１，１４２としてヒステリシス特性を持つものを使用し、誘導起電力inp，innに載っているリンギング等のノイズ、あるいはコンパレータ１４１，１４２のチャタリングによる影響を軽減するようにしてもよい。
この発明は、誘導結合を用いた無線通信システムで、同期用クロックを用いることなく、簡単に受信データを得ることができるものであり、例えばＳＩＰ(System In Package)において、パッケージ内の各ＩＣ（集積回路）間の通信等に良好に適用できる。
実施の形態としての誘導結合を用いた無線通信システムの構成を示す系統図である。 送信回路、受信回路の各部の信号波形を示すタイミングチャートである。 データ復調器の構成例を示す系統図である。 データ復調器の各部の信号波形を示すタイミングチャートである。 データ復調器の他の構成例を示す系統図である。 データ復調器の各部の信号波形を示すタイミングチャートである。 従来の誘導結合を用いた無線通信システムの概要を説明するための図である。 無線通信システムにおける送信データ、および期待される受信データを示す図である。 従来の無線通信システムにおける送信回路および受信回路の構成を示す系統図である。 従来の無線通信システムにおける送信回路、受信回路の各部の信号波形を示すタイミングチャートである。
符号の説明
１００・・・誘導結合を用いた無線通信システム、１００Ｔ・・・送信機、１００Ｒ・・・受信機、１０１・・・送信回路、１０２・・・送信コイル、１０３・・・受信コイル、１０４・・・受信回路、１１２・・・Ｈブリッジ、１１３，１１５・・・バッファ、１１４・・・遅延回路、１４１，１４２・・・コンパレータ、１４３・・・データ復調器、１４４，１４５・・・オフセット電圧付加部、１５１，１５３，１５６・・・インバータ、１５２，１５４・・・立ち上がり遅延回路、１５５，１５７，１５８・・・ナンド回路、１５９・・・ＲＳフリップフロップ、１６１，１６３，１６４，１６６・・・インバータ、１６２，１６５・・・立ち上がり遅延回路、１６７，１６８・・・ナンド回路、１６９・・・ＲＳフリップフロップ

Claims (4)

  1. 送信データが送信コイルの一端に印加され、上記送信データを一定時間だけ遅延させた遅延データが上記送信コイルの他端に印加されることで、上記送信コイルにより発生される磁界変化を検出する受信コイルと、
    上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
    上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
    を備え、
    上記データ復調器は、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりと上記遅延データの立ち下がりとに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりと上記送信データの立ち下がりとに対応したパルスのそれぞれに対応し、該パルスの開始点直後に開始点が存在し、所定のパルス幅を持つ無効期間パルスを出力するパルス発生部と、
    上記第１のコンパレータから出力される第１のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第１のゲート回路と、
    上記第２のコンパレータから出力される第２のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第２のゲート回路と、
    上記第１のゲート回路を通過したパルスでセットまたはリセットされると共に、上記第２のゲート回路を通過したパルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
    ことを特徴とする受信機。
  2. 送信データが送信コイルの一端に印加され、上記送信データを一定時間だけ遅延させた遅延データが上記送信コイルの他端に印加されることで、上記送信コイルにより発生される磁界変化を検出する受信コイルと、
    上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
    上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
    を備え、
    上記データ復調器は、
    上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すタイミングから所定の期間内に、上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すことに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりに対応したパルスの対を検出して第１の検出パルスを出力する第１のパルス発生部と、
    上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すタイミングから所定の期間内に、上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すことに基づいて、上記第２のコンパレータから出力される上記送信データの立ち下がりに対応したパルスと上記第１のコンパレータから出力される上記遅延データの立ち下がりに対応したパルスの対を検出して第２の検出パルスを出力する第２のパルス発生部と、
    上記第１のパルス発生部から出力される第１の検出パルスでセットまたはリセットされると共に、上記第２のパルス発生部から出力される第２の検出パルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
    ことを特徴とする受信機。
  3. 誘導結合を用いた無線通信システムであって、
    送信機と受信機とを備え、
    上記送信機は、
    送信コイルと、
    送信データを上記送信コイルの一端に印加すると共に、上記送信データを一定時間だけ遅延させた遅延データを生成し、該遅延データを上記送信コイルの他端に印加する送信回路とを有し、
    上記受信機は、
    上記送信コイルにより発生される磁界変化を検出する受信コイルと、
    上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
    上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
    を有し、
    上記データ復調器は、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりと上記遅延データの立ち下がりとに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりと上記送信データの立ち下がりとに対応したパルスのそれぞれに対応し、該パルスの開始点直後に開始点が存在し、所定のパルス幅を持つ無効期間パルスを出力するパルス発生部と、
    上記第１のコンパレータから出力される第１のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第１のゲート回路と、
    上記第２のコンパレータから出力される第２のパルスのうち、上記パルス発生部から出力される無効期間パルスのパルス期間に存在するパルスを除くパルスを通過させる第２のゲート回路と、
    上記第１のゲート回路を通過したパルスでセットまたはリセットされると共に、上記第２のゲート回路を通過したパルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
    ことを特徴とする無線通信システム。
  4. 誘導結合を用いた無線通信システムであって、
    送信機と受信機とを備え、
    上記送信機は、
    送信コイルと、
    送信データを上記送信コイルの一端に印加すると共に、上記送信データを一定時間だけ遅延させた遅延データを生成し、該遅延データを上記送信コイルの他端に印加する送信回路とを有し、
    上記受信機は、
    上記送信コイルにより発生される磁界変化を検出する受信コイルと、
    上記受信コイルの一端に発生する第１の誘導起電力を、上記受信コイルの他端に発生する第２の誘導起電力と比較し、上記送信データの立ち上がりおよび上記遅延データの立ち下がりに対応した第１のパルスを出力する第１のコンパレータと、
    上記第２の誘導起電力を、上記第１の誘導起電力と比較し、上記遅延データの立ち上がりおよび上記送信データの立ち下がりに対応した第２のパルスを出力する第２のコンパレータと、
    上記第１のコンパレータから出力される第１のパルスおよび上記第２のコンパレータから出力される第２のパルスに基づいて、上記送信データに対応した受信データを得るデータ復調器と
    を有し、
    上記データ復調器は、
    上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すタイミングから所定の期間内に、上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すことに基づいて、上記第１のコンパレータから出力される上記送信データの立ち上がりに対応したパルスおよび上記第２のコンパレータから出力される上記遅延データの立ち上がりに対応したパルスの対を検出して第１の検出パルスを出力する第１のパルス発生部と、
    上記第２のコンパレータから出力される第２のパルスが上記遅延データの立ち上がりおよび上記送信データの立ち下がりを示すタイミングから所定の期間内に、上記第１のコンパレータから出力される第１のパルスが上記送信データの立ち上がりまたは上記遅延データの立ち下がりを示すことに基づいて、上記第２のコンパレータから出力される上記送信データの立ち下がりに対応したパルスと上記第１のコンパレータから出力される上記遅延データの立ち下がりに対応したパルスの対を検出して第２の検出パルスを出力する第２のパルス発生部と、
    上記第１のパルス発生部から出力される第１の検出パルスでセットまたはリセットされると共に、上記第２のパルス発生部から出力される第２の検出パルスでリセットまたはセットされ、上記受信データを出力するＲＳフリップフロップとを有する
    ことを特徴とする無線通信システム。
JP2005215015A 2005-07-25 2005-07-25 受信機および無線通信システム Expired - Fee Related JP4622722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005215015A JP4622722B2 (ja) 2005-07-25 2005-07-25 受信機および無線通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215015A JP4622722B2 (ja) 2005-07-25 2005-07-25 受信機および無線通信システム

Publications (2)

Publication Number Publication Date
JP2007036497A JP2007036497A (ja) 2007-02-08
JP4622722B2 true JP4622722B2 (ja) 2011-02-02

Family

ID=37795228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215015A Expired - Fee Related JP4622722B2 (ja) 2005-07-25 2005-07-25 受信機および無線通信システム

Country Status (1)

Country Link
JP (1) JP4622722B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710621A (zh) * 2015-08-18 2018-02-16 松下知识产权经营株式会社 信号传输电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5360066B2 (ja) * 2008-09-19 2013-12-04 日本電気株式会社 送信装置、受信装置及び送受信装置並びに送受信方法
US20120002771A1 (en) * 2009-03-05 2012-01-05 Nec Corporation Receiver, semiconductor device, and signal transmission method
EP2645589B1 (en) * 2012-03-30 2015-05-27 Renesas Electronics Corporation Receiver and semiconductor integrated circuit having the same
JP6248649B2 (ja) * 2014-01-23 2017-12-20 株式会社デンソー 絶縁通信装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267980A (ja) * 2000-03-21 2001-09-28 Oki Electric Ind Co Ltd 非接触の信号送受信回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118574A (ja) * 1997-06-18 1999-01-12 Seiko Denshi Kiki Kk 磁気通信ユニット

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267980A (ja) * 2000-03-21 2001-09-28 Oki Electric Ind Co Ltd 非接触の信号送受信回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710621A (zh) * 2015-08-18 2018-02-16 松下知识产权经营株式会社 信号传输电路
CN107710621B (zh) * 2015-08-18 2021-06-29 松下知识产权经营株式会社 信号传输电路

Also Published As

Publication number Publication date
JP2007036497A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US8074125B2 (en) Apparatus and method for transmitting and receiving data bits
US7256627B1 (en) Alignment of local transmit clock to synchronous data transfer clock having programmable transfer rate
JP4622722B2 (ja) 受信機および無線通信システム
US8497700B2 (en) Systems and methods for propagating digital data across an isolation barrier
US4782499A (en) Automatic alignment of a synchronous data system using a local reference clock and external clock with an unknown delay between the two clocks
US6990597B2 (en) Clock generation circuit, data transfer control device, and electronic instrument
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
KR20110045025A (ko) 전자 회로
US20180019864A1 (en) Signal recovery circuit, electronic device, and signal recovery method
US11550749B2 (en) Serial data interface with reduced loop delay
JP2014140100A (ja) 位相比較回路及びデータ受信装置
US10164620B1 (en) Ringing suppression circuit
JP2008502232A (ja) 三値デコーダ回路および方法
EP3520219A1 (en) High speed driver with adaptive termination impedance
US11271568B2 (en) Frequency divider circuit, communication circuit, and integrated circuit
US20190089522A1 (en) System for Serializing High Speed Data Signals
US11121851B2 (en) Differential sensing circuit for clock skew calibration relative to reference clock
US7295044B2 (en) Receiver circuits for generating digital clock signals
US7046042B1 (en) Phase detector
CN108631808B (zh) 用于数字信号传输的装置和方法
JP6445883B2 (ja) 受信回路及び通信システム
US9219626B2 (en) Data transmission system and data transmission method
US20060017471A1 (en) Phase detector
JPH10200586A (ja) データ信号伝送方法および半導体装置の信号入力回路
JP6933258B2 (ja) 通信回路、通信システム及び通信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090918

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees