JP3316905B2 - データ中継装置 - Google Patents
データ中継装置Info
- Publication number
- JP3316905B2 JP3316905B2 JP01596993A JP1596993A JP3316905B2 JP 3316905 B2 JP3316905 B2 JP 3316905B2 JP 01596993 A JP01596993 A JP 01596993A JP 1596993 A JP1596993 A JP 1596993A JP 3316905 B2 JP3316905 B2 JP 3316905B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- terminal
- phase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＬＡＮ等のデータ通
信システムに用いられるデータ中継装置に関する。
信システムに用いられるデータ中継装置に関する。
【０００２】
【従来の技術】従来より、複数の中継局を介してデータ
通信を行う各種データ通信システムが知られている。こ
の様な通信システムにおいて、ある中継局でデータを受
信する場合、送信側は送信側のクロックでデータ送信を
行っているから、これと無関係の自局のクロックでデー
タを読み取ることはできない。したがって通常は、デー
タ中継局にはＰＬＬを用いた位相同期回路が設けられ
る。ＰＬＬでは、局部発振器として周波数可変の電圧制
御型発振器（ＶＣＯ）が用いられ、このＶＣＯの発振周
波数を可変制御して位相ロックが行われる。従来は、通
信データの周波数と中継局の内部クロックの周波数との
間にほとんど周波数差がないシステムの場合にも、位相
合わせのためにこの様なＰＬＬが一般に用いられてい
る。
通信を行う各種データ通信システムが知られている。こ
の様な通信システムにおいて、ある中継局でデータを受
信する場合、送信側は送信側のクロックでデータ送信を
行っているから、これと無関係の自局のクロックでデー
タを読み取ることはできない。したがって通常は、デー
タ中継局にはＰＬＬを用いた位相同期回路が設けられ
る。ＰＬＬでは、局部発振器として周波数可変の電圧制
御型発振器（ＶＣＯ）が用いられ、このＶＣＯの発振周
波数を可変制御して位相ロックが行われる。従来は、通
信データの周波数と中継局の内部クロックの周波数との
間にほとんど周波数差がないシステムの場合にも、位相
合わせのためにこの様なＰＬＬが一般に用いられてい
る。
【０００３】
【発明が解決しようとする課題】しかし、ＰＬＬ回路を
設計するには相応の熟練を必要とする。即ち、ＶＣＯは
通常、目的とする周波数可変量よりも大きい周波数可変
量を持って広い周波数範囲で位相ロックできるように構
成されるため、狭い周波数範囲での位相制御が逆に難し
くなっている。水晶振動子を用いたＶＣＸＯ（Ｖoltage
Ｃontrol Ｃrystal Ｏscilator）は、通常のＶＣＯ
に比べると周波数可変量が小さいが、これを用いてＰＬ
Ｌを構成するとコストが高くなる。
設計するには相応の熟練を必要とする。即ち、ＶＣＯは
通常、目的とする周波数可変量よりも大きい周波数可変
量を持って広い周波数範囲で位相ロックできるように構
成されるため、狭い周波数範囲での位相制御が逆に難し
くなっている。水晶振動子を用いたＶＣＸＯ（Ｖoltage
Ｃontrol Ｃrystal Ｏscilator）は、通常のＶＣＯ
に比べると周波数可変量が小さいが、これを用いてＰＬ
Ｌを構成するとコストが高くなる。
【０００４】この発明は、上記の点に鑑みなされたもの
で、内部発振回路と入力データの間にほとんど周波数差
がない通信システムで用いるに有効な簡便な位相調整回
路を有するデータ中継装置を提供することを目的とす
る。
で、内部発振回路と入力データの間にほとんど周波数差
がない通信システムで用いるに有効な簡便な位相調整回
路を有するデータ中継装置を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】この発明は、入力データ
のエッジ検出を行うエッジ検出回路と、クロック同期に
より前記入力データを受信する受信回路と、前記入力デ
ータとほぼ同じ周波数で発振し前記エッジ検出回路の検
出出力により発振位相が調整されて前記受信回路に同期
クロックを与える位相調整回路とを具備するデータ中継
装置において、前記位相調整回路は、それぞれのゲート
を第１及び第２の入力端子とし、第１及び第２の入力端
子の一方に前記エッジ検出回路の検出出力が与えられ、
ソースが共通に基準電位端子に接続され、ドレインが共
通に前記同期クロックを出力する出力端子に接続された
二つのｎチャネルＭＯＳトランジスタ及び、前記第１及
び第２の入力端子にそれぞれゲートが接続されて電源端
子と前記出力端子の間に直列接続された二つのｐチャネ
ルＭＯＳトランジスタにより構成される二入力ＮＯＲゲ
ートと、前記第１及び第２の入力端子の他方と前記出力
端子の間に接続された水晶振動子を含む正帰還回路とを
有することを特徴としている。
のエッジ検出を行うエッジ検出回路と、クロック同期に
より前記入力データを受信する受信回路と、前記入力デ
ータとほぼ同じ周波数で発振し前記エッジ検出回路の検
出出力により発振位相が調整されて前記受信回路に同期
クロックを与える位相調整回路とを具備するデータ中継
装置において、前記位相調整回路は、それぞれのゲート
を第１及び第２の入力端子とし、第１及び第２の入力端
子の一方に前記エッジ検出回路の検出出力が与えられ、
ソースが共通に基準電位端子に接続され、ドレインが共
通に前記同期クロックを出力する出力端子に接続された
二つのｎチャネルＭＯＳトランジスタ及び、前記第１及
び第２の入力端子にそれぞれゲートが接続されて電源端
子と前記出力端子の間に直列接続された二つのｐチャネ
ルＭＯＳトランジスタにより構成される二入力ＮＯＲゲ
ートと、前記第１及び第２の入力端子の他方と前記出力
端子の間に接続された水晶振動子を含む正帰還回路とを
有することを特徴としている。
【０００６】
【０００７】
【作用】この発明に係るデータ中継装置は、ＰＬＬのよ
うに周波数差には対応できないが、内部発振回路と入力
データの間にほとんど周波数差がない通信システムに適
用して、構成の簡単化と低コスト化を図ることができ
る。
うに周波数差には対応できないが、内部発振回路と入力
データの間にほとんど周波数差がない通信システムに適
用して、構成の簡単化と低コスト化を図ることができ
る。
【０００８】
【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、この発明の一実施例のデータ中継
装置の構成である。図示のようにこのデータ中継装置
は、入力データのエッジ検出を行うエッジ検出回路１、
このエッジ検出回路１の出力により位相調整された内部
クロックを発生する位相調整回路２、およびこの位相調
整回路２からの内部クロックにより入力データを取り込
む受信回路３を有する。
を説明する。図１は、この発明の一実施例のデータ中継
装置の構成である。図示のようにこのデータ中継装置
は、入力データのエッジ検出を行うエッジ検出回路１、
このエッジ検出回路１の出力により位相調整された内部
クロックを発生する位相調整回路２、およびこの位相調
整回路２からの内部クロックにより入力データを取り込
む受信回路３を有する。
【０００９】図２は、図１における位相調整回路であ
る。図示のようにこの位相調整回路は、一種の増幅回路
と見なすことができる二入力ＮＯＲゲート１１と正帰還
回路１２とにより構成された発振回路である。正帰還回
路１２は、ＮＯＲゲート１１の第１の入力端子Ｂと出力
端子Ａの間に、誘導性インピーダンスである水晶振動子
１４と抵抗１３が接続され、水晶振動子１４の両端と基
準端子の間にそれぞれコンデンサ１５，１６が接続され
て構成されている。ＮＯＲゲート１１の第２の入力端子
Ｃが位相制御端子であり、ここには、ＮＯＲゲート１１
が単なるインバータとして動作する時に得られる水晶振
動子１４により決まる周波数とほぼ等しい周波数の位相
制御信号が入力される。
る。図示のようにこの位相調整回路は、一種の増幅回路
と見なすことができる二入力ＮＯＲゲート１１と正帰還
回路１２とにより構成された発振回路である。正帰還回
路１２は、ＮＯＲゲート１１の第１の入力端子Ｂと出力
端子Ａの間に、誘導性インピーダンスである水晶振動子
１４と抵抗１３が接続され、水晶振動子１４の両端と基
準端子の間にそれぞれコンデンサ１５，１６が接続され
て構成されている。ＮＯＲゲート１１の第２の入力端子
Ｃが位相制御端子であり、ここには、ＮＯＲゲート１１
が単なるインバータとして動作する時に得られる水晶振
動子１４により決まる周波数とほぼ等しい周波数の位相
制御信号が入力される。
【００１０】位相調整回路２の具体構成を、図３に示
す。ＮＯＲゲート１１はここでは、直列接続された二つ
のｐチャネルＭＯＳトランジスタＱp1，Ｑp2と、並列接
続された二つのｎチャネルＭＯＳトランジスタＱn1，Ｑ
n2とからなるＣＭＯＳ構成としている。
す。ＮＯＲゲート１１はここでは、直列接続された二つ
のｐチャネルＭＯＳトランジスタＱp1，Ｑp2と、並列接
続された二つのｎチャネルＭＯＳトランジスタＱn1，Ｑ
n2とからなるＣＭＯＳ構成としている。
【００１１】この実施例における位相調整回路の動作を
次に説明する。まず端子Ｃが“Ｌ”レベルに保たれてい
る場合、即ち位相制御入力がない場合、ＮＯＲゲート１
１は単なるインバータとして、従って一種の増幅回路と
して動作する。このとき、端子Ｂ，Ａには、正帰還回路
１２の水晶振動子１４で決まる周波数で一方が“Ｌ”レ
ベルのとき他方が“Ｈ”レベルとなる相補信号が得られ
る。
次に説明する。まず端子Ｃが“Ｌ”レベルに保たれてい
る場合、即ち位相制御入力がない場合、ＮＯＲゲート１
１は単なるインバータとして、従って一種の増幅回路と
して動作する。このとき、端子Ｂ，Ａには、正帰還回路
１２の水晶振動子１４で決まる周波数で一方が“Ｌ”レ
ベルのとき他方が“Ｈ”レベルとなる相補信号が得られ
る。
【００１２】図４〜図６は、端子Ｃにそれぞれ異なる条
件で位相制御クロックが入った時の動作を示している。
図４は、端子Ｃに入る位相制御クロックが、端子Ｂの信
号と完全に位相があっている場合である。端子Ｂ，Ｃの
信号が完全に位相が揃っていれば、ＮＯＲゲート１１は
端子Ｃに制御入力がない場合と同様、単なるインバータ
として動作するから、この時も水晶振動子１４で決まる
周波数で端子ＢとＡには図示のように相補信号が得られ
る。
件で位相制御クロックが入った時の動作を示している。
図４は、端子Ｃに入る位相制御クロックが、端子Ｂの信
号と完全に位相があっている場合である。端子Ｂ，Ｃの
信号が完全に位相が揃っていれば、ＮＯＲゲート１１は
端子Ｃに制御入力がない場合と同様、単なるインバータ
として動作するから、この時も水晶振動子１４で決まる
周波数で端子ＢとＡには図示のように相補信号が得られ
る。
【００１３】図５は、端子Ｃに入る位相制御クロック
が、端子Ｂの信号に対して位相がａだけ遅れた場合（図
は１８０°の場合を示している）である。この時、端子
Ｂが“Ｌ”レベルになっても、端子Ｃが“Ｈ”レベルを
保つ間は、ＮＯＲゲート１１からの電流供給がなく、出
力は立上がれない。そして端子Ｃが“Ｌ”レベルになる
ことにより、ＮＯＲゲート１１からの電流供給が行われ
て、端子Ａが“Ｈ”レベルに立上がる。即ち出力端子Ａ
は、破線で示した状態からａだけ位相が遅れて立上が
る。結局、端子Ｂ，Ｃ間の位相ずれに応じて出力端子Ａ
の信号の位相が調整されたことになる。
が、端子Ｂの信号に対して位相がａだけ遅れた場合（図
は１８０°の場合を示している）である。この時、端子
Ｂが“Ｌ”レベルになっても、端子Ｃが“Ｈ”レベルを
保つ間は、ＮＯＲゲート１１からの電流供給がなく、出
力は立上がれない。そして端子Ｃが“Ｌ”レベルになる
ことにより、ＮＯＲゲート１１からの電流供給が行われ
て、端子Ａが“Ｈ”レベルに立上がる。即ち出力端子Ａ
は、破線で示した状態からａだけ位相が遅れて立上が
る。結局、端子Ｂ，Ｃ間の位相ずれに応じて出力端子Ａ
の信号の位相が調整されたことになる。
【００１４】図６は、端子Ｃに入る位相制御クロック
が、端子Ｂの信号に対して位相がｂだけ早く立上がった
場合である。この時、端子Ｃの“Ｈ”レベルと端子Ｂの
“Ｌ”レベルによって、ＮＯＲゲート１１の出力が
“Ｌ”レベルとなる。即ち、出力端子Ａの出力は、破線
で示す本来の立下がり位相よりｂだけ早く立下がる。こ
の出力端子Ａの立下がりを受けて、端子Ｂは強制的に立
上げられる。
が、端子Ｂの信号に対して位相がｂだけ早く立上がった
場合である。この時、端子Ｃの“Ｈ”レベルと端子Ｂの
“Ｌ”レベルによって、ＮＯＲゲート１１の出力が
“Ｌ”レベルとなる。即ち、出力端子Ａの出力は、破線
で示す本来の立下がり位相よりｂだけ早く立下がる。こ
の出力端子Ａの立下がりを受けて、端子Ｂは強制的に立
上げられる。
【００１５】以上のようにこの実施例における位相調整
回路では、制御クロック信号によって発振回路の利得が
実質的に２値制御され、発生するクロックの位相調整が
なされる。この回路は、ＰＬＬに比べて非常に簡便であ
り、低コストで実現できる。従ってこの実施例のデータ
中継装置では、入力データの周波数と位相調整回路の固
有の発振周波数の間に殆ど差がなければ、上に説明した
ように、入力データの位相ずれに応じて、位相調整回路
が発生する内部クロックの位相が調節され、正しい位相
でデータ受信ができる。
回路では、制御クロック信号によって発振回路の利得が
実質的に２値制御され、発生するクロックの位相調整が
なされる。この回路は、ＰＬＬに比べて非常に簡便であ
り、低コストで実現できる。従ってこの実施例のデータ
中継装置では、入力データの周波数と位相調整回路の固
有の発振周波数の間に殆ど差がなければ、上に説明した
ように、入力データの位相ずれに応じて、位相調整回路
が発生する内部クロックの位相が調節され、正しい位相
でデータ受信ができる。
【００１６】
【発明の効果】以上説明したようにこの発明によれば、
ＰＬＬを用いることなく、発振回路利得の実質的な２値
制御により位相調整を行う簡便かつ低コストの位相調整
回路を用いたデータ中継装置を提供することができる。
ＰＬＬを用いることなく、発振回路利得の実質的な２値
制御により位相調整を行う簡便かつ低コストの位相調整
回路を用いたデータ中継装置を提供することができる。
【図１】 この発明の一実施例のデータ中継装置を示す
図である。
図である。
【図２】 同実施例の位相調整回路構成を示す図であ
る。
る。
【図３】 同位相調整回路の具体構成例を示す図であ
る。
る。
【図４】 同実施例の動作を説明するための波形図であ
る。
る。
【図５】 同実施例の動作を説明するための波形図であ
る。
る。
【図６】 他の実施例の動作を説明するための波形図で
ある。
ある。
１…エッジ検出回路、２…位相調整回路、３…受信回
路、１１…二入力ＮＯＲゲート、１２…正帰還回路、１
３…抵抗、１４…水晶振動子、１５，１６…コンデン
サ。
路、１１…二入力ＮＯＲゲート、１２…正帰還回路、１
３…抵抗、１４…水晶振動子、１５，１６…コンデン
サ。
Claims (1)
- 【請求項１】 入力データのエッジ検出を行うエッジ検
出回路と、 クロック同期により前記入力データを受信する受信回路
と、 前記入力データとほぼ同じ周波数で発振し前記エッジ検
出回路の検出出力により発振位相が調整されて前記受信
回路に同期クロックを与える位相調整回路とを具備する
データ中継装置において、前記位相調整回路は、 それぞれのゲートを第１及び第２の入力端子とし、第１
及び第２の入力端子の一方に前記エッジ検出回路の検出
出力が与えられ、ソースが共通に基準電位端子に接続さ
れ、ドレインが共通に前記同期クロックを出力する出力
端子に接続された二つのｎチャネルＭＯＳトランジスタ
及び、前記第１及び第２の入力端子にそれぞれゲートが
接続されて電源端子と前記出力端子の間に直列接続され
た二つのｐチャネルＭＯＳトランジスタにより構成され
る二入力ＮＯＲゲートと、 前記第１及び第２の入力端子の他方と前記出力端子の間
に接続された水晶振動子を含む正帰還回路とを有する こ
とを特徴とするデータ中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01596993A JP3316905B2 (ja) | 1993-01-05 | 1993-01-05 | データ中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01596993A JP3316905B2 (ja) | 1993-01-05 | 1993-01-05 | データ中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204995A JPH06204995A (ja) | 1994-07-22 |
| JP3316905B2 true JP3316905B2 (ja) | 2002-08-19 |
Family
ID=11903545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01596993A Expired - Fee Related JP3316905B2 (ja) | 1993-01-05 | 1993-01-05 | データ中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316905B2 (ja) |
-
1993
- 1993-01-05 JP JP01596993A patent/JP3316905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204995A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143606B1 (en) | Numerically controlled variable oscillator | |
| JP2847573B2 (ja) | 電圧制御発振器 | |
| KR100372486B1 (ko) | 수평발진회로 | |
| RU2479121C2 (ru) | Квадратурный делитель частоты с делением на три | |
| US5592127A (en) | Voltage-controlled oscillator with reduced phase difference | |
| JP2734380B2 (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| KR20070087045A (ko) | 전류미러회로를 갖춘 전하펌프를 이용한 위상고정루프회로 | |
| US6133802A (en) | Synchronous carrier recovery circuit and injection locked oscillator | |
| US5063359A (en) | Low-jitter oscillator | |
| US4052673A (en) | Combined controlled oscillator and frequency multiplier | |
| US7515004B2 (en) | Voltage controlled oscillator with duty correction | |
| JP4015793B2 (ja) | 位相比較回路およびｐｌｌ回路 | |
| US6861883B2 (en) | Semiconductor integrated circuit for phase management of clock domains including PLL circuit | |
| JP3316905B2 (ja) | データ中継装置 | |
| US3916345A (en) | VHF NAND gate crystal oscillator | |
| EP0614581B1 (en) | Voltage controlled saw oscillator | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| JPH07183923A (ja) | 変調装置 | |
| JP3294116B2 (ja) | 半導体集積回路 | |
| EP1097512A2 (en) | Multifrequency low-power oscillator for telecommunication ic's | |
| CN219834101U (zh) | 超低抖动振荡器 | |
| JP2001186017A (ja) | Ｐｌｌ回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JPH0677782A (ja) | リングオシレータ | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |