JPH0653844A - 状態評価量記憶装置 - Google Patents
状態評価量記憶装置Info
- Publication number
- JPH0653844A JPH0653844A JP3127960A JP12796091A JPH0653844A JP H0653844 A JPH0653844 A JP H0653844A JP 3127960 A JP3127960 A JP 3127960A JP 12796091 A JP12796091 A JP 12796091A JP H0653844 A JPH0653844 A JP H0653844A
- Authority
- JP
- Japan
- Prior art keywords
- state evaluation
- evaluation amount
- delay
- state
- delay means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】遅延素子を分割して状態評価量を順次記録し、
順次読み出す。 【構成】第１，２遅延器ＳＲ０，ＳＲ１には、第３，４
の切替器ＳＷ３，ＳＷ４の切り替えにて現状態評価量の
以前状態が記憶され、第３，４遅延器ＳＲ２，ＳＲ３に
は現状態評価量が記憶される。第５，６切替器ＳＷ５，
ＳＷ６は、第１，２，３，４遅延器ＳＲ０，ＳＲ１，Ｓ
Ｒ２，ＳＲ３の出力側に配置され、初期状態では第１，
２遅延器ＳＲ０，ＳＲ１の出力信号が加算比較選択部３
００に以前状態評価量として入力される。第７，８，
９，１０切替器ＳＷ７，ＳＷ８，ＳＷ９，ＳＷ１０は、
第１，２，３，４遅延器ＳＲ０，ＳＲ１，ＳＲ２，ＳＲ
３にデータ移動のためのクロツク信号を供給するもの
で、初期状態で第１，２遅延器ＳＲ０，ＳＲ１に基本状
態評価量計算クロツクを供給してデータ移動を実施す
る。
順次読み出す。 【構成】第１，２遅延器ＳＲ０，ＳＲ１には、第３，４
の切替器ＳＷ３，ＳＷ４の切り替えにて現状態評価量の
以前状態が記憶され、第３，４遅延器ＳＲ２，ＳＲ３に
は現状態評価量が記憶される。第５，６切替器ＳＷ５，
ＳＷ６は、第１，２，３，４遅延器ＳＲ０，ＳＲ１，Ｓ
Ｒ２，ＳＲ３の出力側に配置され、初期状態では第１，
２遅延器ＳＲ０，ＳＲ１の出力信号が加算比較選択部３
００に以前状態評価量として入力される。第７，８，
９，１０切替器ＳＷ７，ＳＷ８，ＳＷ９，ＳＷ１０は、
第１，２，３，４遅延器ＳＲ０，ＳＲ１，ＳＲ２，ＳＲ
３にデータ移動のためのクロツク信号を供給するもの
で、初期状態で第１，２遅延器ＳＲ０，ＳＲ１に基本状
態評価量計算クロツクを供給してデータ移動を実施す
る。
Description
【０００１】
【産業上の利用分野】本発明は状態評価量記憶装置に関
し、特にデイジタル伝送チヤネル上で発生するエラー訂
正を行なうビータビ（Viterbi ) 復号器における状態評
価量記憶部を分割再構成する状態評価量記憶装置に関す
るものである。
し、特にデイジタル伝送チヤネル上で発生するエラー訂
正を行なうビータビ（Viterbi ) 復号器における状態評
価量記憶部を分割再構成する状態評価量記憶装置に関す
るものである。
【０００２】
【従来の技術】ビータビ復号器はたたみこみ符号（Conv
olutinal code ）で符号化されたデータを確度（Maximu
m Likelihood）復号技法を採用したバイタビアルゴリズ
ムで復号する装置である。このビータビ復号器は、あら
かじめ決定された復号器の符号順序と受信されたデータ
の符号順序を比較して、最も近接した符号順序の経路を
選択し、この選択された経路から送信された符号を復号
する。
olutinal code ）で符号化されたデータを確度（Maximu
m Likelihood）復号技法を採用したバイタビアルゴリズ
ムで復号する装置である。このビータビ復号器は、あら
かじめ決定された復号器の符号順序と受信されたデータ
の符号順序を比較して、最も近接した符号順序の経路を
選択し、この選択された経路から送信された符号を復号
する。
【０００３】たたみこみ符号を復号する種々の方法の
内、バイタビ方式を使用した復号器は復号能力が大きい
ので、伝送路の伝送品質が低下したり伝送される信号の
大きさが厳密に制限された通信機器に使用されている。
図３に示すように、ビータビ復号器は、通常入力バツフ
ア１００、枝路評価量計算部２００、加算比較選択部３
００、状態評価量記憶部４００、経路追跡論理部５０
０、経路記憶部６００、そして主クロツク発生部７００
より構成される。
内、バイタビ方式を使用した復号器は復号能力が大きい
ので、伝送路の伝送品質が低下したり伝送される信号の
大きさが厳密に制限された通信機器に使用されている。
図３に示すように、ビータビ復号器は、通常入力バツフ
ア１００、枝路評価量計算部２００、加算比較選択部３
００、状態評価量記憶部４００、経路追跡論理部５０
０、経路記憶部６００、そして主クロツク発生部７００
より構成される。
【０００４】一般に、入力バツフア１００は受信機（不
図示）と復号器との間に接続され、入力端を通じて受信
されたデータを伝達する役割を果たし、この受信データ
を受ける枝路評価量計算部２００は、復号器で出力され
る符号順序によるデータと受信されたデータとの近似度
を計算する。加算比較選択部３００は、枝路評価量計算
部２００で計算された枝路評価量と状態評価量記憶部４
００に記憶された以前状態の評価量を加算し、比較し
て、送信された符号順序と最も近接した経路を選択す
る。このように加算比較選択部３００で選択された状態
評価量Ｓｍは状態評価量記憶部４００に記憶され、選択
された経路は経路追跡論理部５００を通じて経路記憶部
６００に記憶される。この経路追跡論理部５００は、経
路記憶部６００で経路情報を追跡して送信符号器の送信
データと最も近接した経路を捜し出して復号されたデー
タを出力端に出力する。
図示）と復号器との間に接続され、入力端を通じて受信
されたデータを伝達する役割を果たし、この受信データ
を受ける枝路評価量計算部２００は、復号器で出力され
る符号順序によるデータと受信されたデータとの近似度
を計算する。加算比較選択部３００は、枝路評価量計算
部２００で計算された枝路評価量と状態評価量記憶部４
００に記憶された以前状態の評価量を加算し、比較し
て、送信された符号順序と最も近接した経路を選択す
る。このように加算比較選択部３００で選択された状態
評価量Ｓｍは状態評価量記憶部４００に記憶され、選択
された経路は経路追跡論理部５００を通じて経路記憶部
６００に記憶される。この経路追跡論理部５００は、経
路記憶部６００で経路情報を追跡して送信符号器の送信
データと最も近接した経路を捜し出して復号されたデー
タを出力端に出力する。
【０００５】また、主クロツク発生部７００は入力クロ
ツク信号ＣＬＯＣＫを受けて主クロツク信号ＭＣＬＯＣ
Ｋを各構成部に伝送する。図４は、上述のビータビ復号
器における加算比較選択部３００と状態評価量記憶部４
００の詳細構成図である。同図において、加算比較選択
部３００を構成する加算器３１０、３２０は、枝路評価
量計算部２００から伝送される枝路の評価量Ｂｍｉ，Ｂ
ｍ（ｉ＋１）と状態評価量記憶部４００の状態評価量記
憶素子４１０から伝送される以前状態評価量［Ｓｍ
（ａ），Ｓｍ（ｂ）］をそれぞれ加算し、その出力信号
を比較器３３０と選択器３４０に伝送する。このとき、
比較器３３０は加算器３１０，３２０からそれぞれ出力
される信号を受けて比較し、その比較の結果発生する信
号を選択器３４０に伝送する。
ツク信号ＣＬＯＣＫを受けて主クロツク信号ＭＣＬＯＣ
Ｋを各構成部に伝送する。図４は、上述のビータビ復号
器における加算比較選択部３００と状態評価量記憶部４
００の詳細構成図である。同図において、加算比較選択
部３００を構成する加算器３１０、３２０は、枝路評価
量計算部２００から伝送される枝路の評価量Ｂｍｉ，Ｂ
ｍ（ｉ＋１）と状態評価量記憶部４００の状態評価量記
憶素子４１０から伝送される以前状態評価量［Ｓｍ
（ａ），Ｓｍ（ｂ）］をそれぞれ加算し、その出力信号
を比較器３３０と選択器３４０に伝送する。このとき、
比較器３３０は加算器３１０，３２０からそれぞれ出力
される信号を受けて比較し、その比較の結果発生する信
号を選択器３４０に伝送する。
【０００６】選択器３４０は、比較器３３０からの比較
信号を受け、加算器３１０，３２０から伝送される信号
の内、状態評価量の小さいものを選択して新たな状態評
価量［Ｓｍ（ｃ）］にし、これを状態評価量記憶部４０
０に記憶させる。このとき記憶場所指定部４２０は、状
態評価量記憶素子４１０にアドレスを伝送して記憶場所
を指定する。
信号を受け、加算器３１０，３２０から伝送される信号
の内、状態評価量の小さいものを選択して新たな状態評
価量［Ｓｍ（ｃ）］にし、これを状態評価量記憶部４０
０に記憶させる。このとき記憶場所指定部４２０は、状
態評価量記憶素子４１０にアドレスを伝送して記憶場所
を指定する。
【０００７】そこで、図５に従つて上記ビータビ復号器
の動作を説明する。符号比Ｒ＝１／２、拘束場Ｋ＝３で
あるたたみこみ符号で符号化された信号を復号する場合
の格子状態図を示すと図５のようになり、復号時点ｊの
変化に応じて図５の格子状態図は反復される。枝路評価
量計算部２００で出力される状態評価量Ｓｍの総状態数
は２K-1 で計算されるので、図５に示すような拘束場Ｋ
＝３での総状態数は４個になる。このとき、現復号時点
がｊ＋１であれば、各状態は下記に示す式（１）〜
（４）にて計算される。
の動作を説明する。符号比Ｒ＝１／２、拘束場Ｋ＝３で
あるたたみこみ符号で符号化された信号を復号する場合
の格子状態図を示すと図５のようになり、復号時点ｊの
変化に応じて図５の格子状態図は反復される。枝路評価
量計算部２００で出力される状態評価量Ｓｍの総状態数
は２K-1 で計算されるので、図５に示すような拘束場Ｋ
＝３での総状態数は４個になる。このとき、現復号時点
がｊ＋１であれば、各状態は下記に示す式（１）〜
（４）にて計算される。
【０００８】 Ｓｍ（ｊ＋１）０＝ＭＩＮ［Ｓｍｊ０＋Ｂｍ０，Ｓｍｊ１＋Ｂｍ１］…（１） Ｓｍ（ｊ＋１）１＝ＭＩＮ［Ｓｍｊ２＋Ｂｍ２，Ｓｍｊ３＋Ｂｍ３］…（２） Ｓｍ（ｊ＋１）２＝ＭＩＮ［Ｓｍｊ０＋Ｂｍ１，Ｓｍｊ１＋Ｂｍ０］…（３） Ｓｍ（ｊ＋１）３＝ＭＩＮ［Ｓｍｊ２＋Ｂｍ３，Ｓｍｊ３＋Ｂｍ２］…（４） 上記式（１）〜（４）のように、現復号時点ｊ＋１の状
態評価量Ｓｍを全て計算して記憶素子４１０に記憶する
ためには、以前状態の復号時点ｊに対する状態評価量ｍ
をそれぞれ２回ずつ判読すべきである。結局、図４の記
憶場所指定部４２０が必要になり、状態評価量記憶素子
４１０の記憶アドレスを判読し、記録する間、それぞれ
別の場所を指定するようにしなければならない。
態評価量Ｓｍを全て計算して記憶素子４１０に記憶する
ためには、以前状態の復号時点ｊに対する状態評価量ｍ
をそれぞれ２回ずつ判読すべきである。結局、図４の記
憶場所指定部４２０が必要になり、状態評価量記憶素子
４１０の記憶アドレスを判読し、記録する間、それぞれ
別の場所を指定するようにしなければならない。
【０００９】一方、復号処理速度は一般に状態評価量計
算速度により左右されるが、加算比較選択部３００の計
算速度より状態評価量記憶部４００で各状態評価量Ｓｍ
を判読し記録する時間がより多く必要になり、処理速度
に制限を与える。これは加算比較選択部３００の場合、
論理回路の遅延のみが発生するが、状態評価量記憶部４
００では、加算比較選択部３００での各判読、及び記録
動作の記憶アドレス指定のため、論理回路の動作時、上
記式（１）〜（４）のような複雑な順序で指定するので
遅延時間が多く発生し、状態評価量記憶素子４１０でデ
ータを記録し判読するアクセス時間を必要とするからで
ある。
算速度により左右されるが、加算比較選択部３００の計
算速度より状態評価量記憶部４００で各状態評価量Ｓｍ
を判読し記録する時間がより多く必要になり、処理速度
に制限を与える。これは加算比較選択部３００の場合、
論理回路の遅延のみが発生するが、状態評価量記憶部４
００では、加算比較選択部３００での各判読、及び記録
動作の記憶アドレス指定のため、論理回路の動作時、上
記式（１）〜（４）のような複雑な順序で指定するので
遅延時間が多く発生し、状態評価量記憶素子４１０でデ
ータを記録し判読するアクセス時間を必要とするからで
ある。
【００１０】
【発明が解決しようとしている課題】高速データ復号処
理を行なうためには、アクセス時間が速い状態評価量記
憶素子４１０及び記憶場所指定部４２０を有する状態評
価量記憶部４００と、加算比較選択器３００を複数個並
列で設置し、同時に計算する方法を使用すべきである。
従つて、上述のようなビータビ復号器は生産コストが高
くなり、回路が複雑になるという問題がある。
理を行なうためには、アクセス時間が速い状態評価量記
憶素子４１０及び記憶場所指定部４２０を有する状態評
価量記憶部４００と、加算比較選択器３００を複数個並
列で設置し、同時に計算する方法を使用すべきである。
従つて、上述のようなビータビ復号器は生産コストが高
くなり、回路が複雑になるという問題がある。
【００１１】本発明の目的は、アクセス時間を最小に
し、記憶場所指定部を不要とする高速データ処理が可能
な状態評価量記憶装置を提供することである。
し、記憶場所指定部を不要とする高速データ処理が可能
な状態評価量記憶装置を提供することである。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
め、本発明は、入力バツフアと枝路評価量計算手段と加
算比較選択手段と状態評価量記憶手段と経路追跡論理手
段と経路記憶手段及び主クロツク発生手段を備える状態
評価量記憶装置において、前記状態評価量記憶手段が前
記加算比較選択手段から伝送される現状態評価量の以前
状態を記憶するようにする第１の遅延手段と、前記加算
比較選択手段から伝送される現状態評価量を記憶するよ
うにする第２の遅延手段と、次入力データが入力される
時点で、前記第１の遅延手段が現状態評価量を記憶する
ように切り替える第１の切替手段と、次入力データが入
力される時点で、前記第２の遅延手段が以前状態の状態
評価量を記憶するように切り替える第２の切替手段と、
次入力データが入力される時点変化に応じて以前状態評
価量として使われる前記第１の遅延手段、及び第２の遅
延手段の出力を前記加算比較選択手段の入力端に伝送す
るよう切り替える第３の切替手段と、前記第１の遅延手
段、及び第２の遅延手段における状態評価量計算のため
の基本周期クロツクを順次に供給するよう切り替える第
４の切替手段とを備える。
め、本発明は、入力バツフアと枝路評価量計算手段と加
算比較選択手段と状態評価量記憶手段と経路追跡論理手
段と経路記憶手段及び主クロツク発生手段を備える状態
評価量記憶装置において、前記状態評価量記憶手段が前
記加算比較選択手段から伝送される現状態評価量の以前
状態を記憶するようにする第１の遅延手段と、前記加算
比較選択手段から伝送される現状態評価量を記憶するよ
うにする第２の遅延手段と、次入力データが入力される
時点で、前記第１の遅延手段が現状態評価量を記憶する
ように切り替える第１の切替手段と、次入力データが入
力される時点で、前記第２の遅延手段が以前状態の状態
評価量を記憶するように切り替える第２の切替手段と、
次入力データが入力される時点変化に応じて以前状態評
価量として使われる前記第１の遅延手段、及び第２の遅
延手段の出力を前記加算比較選択手段の入力端に伝送す
るよう切り替える第３の切替手段と、前記第１の遅延手
段、及び第２の遅延手段における状態評価量計算のため
の基本周期クロツクを順次に供給するよう切り替える第
４の切替手段とを備える。
【００１３】
【作用】上記構成にて、遅延素子を分割して状態評価量
を順次記録し、順次読み出すよう機能する。
を順次記録し、順次読み出すよう機能する。
【００１４】
【実施例】以下、添付図面を参照して、本発明を詳細に
説明する。図１は、本発明の実施例に係る状態評価量記
憶装置の詳細構成図である。同図において、本発明の実
施例である状態評価量記憶装置は、符号比Ｒ＝１／２、
拘束場Ｋ＝３の場合の構成を示す。尚、これらＫ及びＲ
の値を変更する場合、遅延器での遅延長と切替器の個数
をＫ及びＲにより規則的に変化させればよいので、ここ
ではそれを省略する。
説明する。図１は、本発明の実施例に係る状態評価量記
憶装置の詳細構成図である。同図において、本発明の実
施例である状態評価量記憶装置は、符号比Ｒ＝１／２、
拘束場Ｋ＝３の場合の構成を示す。尚、これらＫ及びＲ
の値を変更する場合、遅延器での遅延長と切替器の個数
をＫ及びＲにより規則的に変化させればよいので、ここ
ではそれを省略する。
【００１５】第１，２，３，４遅延器ＳＲ０，ＳＲ１，
ＳＲ２，ＳＲ３は、加算比較選択部３００から伝送され
る状態評価量を記憶するための記憶手段として使用さ
れ、各遅延器の総遅延可能長が、一復号時点で可能な状
態数Ｓ＝２K-1 を、符号比に応じて各状態に入力される
枝路の個数Ｂ＝２n-1 で除した値（Ｓ／Ｂ、ここでは
２）で設定されるように構成される。このとき、符号比
はＲ＝ｋ／ｎ（ｎ＝出力ビツト数，ｋ＝情報ビツト数）
である。
ＳＲ２，ＳＲ３は、加算比較選択部３００から伝送され
る状態評価量を記憶するための記憶手段として使用さ
れ、各遅延器の総遅延可能長が、一復号時点で可能な状
態数Ｓ＝２K-1 を、符号比に応じて各状態に入力される
枝路の個数Ｂ＝２n-1 で除した値（Ｓ／Ｂ、ここでは
２）で設定されるように構成される。このとき、符号比
はＲ＝ｋ／ｎ（ｎ＝出力ビツト数，ｋ＝情報ビツト数）
である。
【００１６】第１，２，３，４切替器ＳＷ１，ＳＷ２，
ＳＷ３，ＳＷ４は、第１，２，３，４遅延器ＳＲ０，Ｓ
Ｒ１，ＳＲ２，ＳＲ３の入力側に設置され、初期状態で
はＡ側に設定されることにより、第１，２遅延器ＳＲ
０，ＳＲ１では自らの出力信号が再入力され、第３，４
遅延器ＳＲ２，ＳＲ３では加算比較選択部３００の出力
信号が入力される。また、第５，６切替器ＳＷ５，ＳＷ
６は、第１，２，３，４遅延器ＳＲ０，ＳＲ１，ＳＲ
２，ＳＲ３の出力側に配置され、初期状態では第１，２
遅延器ＳＲ０，ＳＲ１の出力信号が加算比較選択部３０
０に以前状態評価量として入力される。
ＳＷ３，ＳＷ４は、第１，２，３，４遅延器ＳＲ０，Ｓ
Ｒ１，ＳＲ２，ＳＲ３の入力側に設置され、初期状態で
はＡ側に設定されることにより、第１，２遅延器ＳＲ
０，ＳＲ１では自らの出力信号が再入力され、第３，４
遅延器ＳＲ２，ＳＲ３では加算比較選択部３００の出力
信号が入力される。また、第５，６切替器ＳＷ５，ＳＷ
６は、第１，２，３，４遅延器ＳＲ０，ＳＲ１，ＳＲ
２，ＳＲ３の出力側に配置され、初期状態では第１，２
遅延器ＳＲ０，ＳＲ１の出力信号が加算比較選択部３０
０に以前状態評価量として入力される。
【００１７】第７，８，９，１０切替器ＳＷ７，ＳＷ
８，ＳＷ９，ＳＷ１０は、第１，２，３，４遅延器ＳＲ
０，ＳＲ１，ＳＲ２，ＳＲ３にデータ移動のためのクロ
ツク信号を供給するもので、初期状態で第１，２遅延器
ＳＲ０，ＳＲ１に基本状態評価量計算クロツク（ＩＮＰ
ＵＴ ＣＬＯＣＫ）を供給してデータ移動を実施し、第
３，４遅延器ＳＲ２，ＳＲ３には、主クロツクを枝路の
個数Ｂにて分割したクロツク信号Ｍ／２ ＣＬＯＣＫと
Ｍ／２ ＣＬＯＣＫの論理反転クロツクを主クロツクの
周期に同期させて順次供給するように構成される。
８，ＳＷ９，ＳＷ１０は、第１，２，３，４遅延器ＳＲ
０，ＳＲ１，ＳＲ２，ＳＲ３にデータ移動のためのクロ
ツク信号を供給するもので、初期状態で第１，２遅延器
ＳＲ０，ＳＲ１に基本状態評価量計算クロツク（ＩＮＰ
ＵＴ ＣＬＯＣＫ）を供給してデータ移動を実施し、第
３，４遅延器ＳＲ２，ＳＲ３には、主クロツクを枝路の
個数Ｂにて分割したクロツク信号Ｍ／２ ＣＬＯＣＫと
Ｍ／２ ＣＬＯＣＫの論理反転クロツクを主クロツクの
周期に同期させて順次供給するように構成される。
【００１８】このとき、全ての切替器には、一復号時点
で総ての状態評価量が計算され、次の復号時点に転換さ
れれば、即ち、受信機から次のデータが入力されれば、
次の切替位置Ａ→Ｂ，Ｂ→Ａに転換されるよう調節信号
ＣＴＬが印加される。上述の構成を有する本発明の実施
例を図１，図２，図５を参照して説明する。一般に、拘
束場Ｋ＝３であるバイタビ復号器では２K-1 ＝４個の状
態を計算すべきなので、説明の便宜のために、主クロツ
ク（ＭＡＩＮ ＣＬＯＣＫ）の一周期毎に１個の状態評
価量Ｓｍを計算すると仮定すれば、図２のように入力さ
れるデータクロツク信号と位相が一致した４倍の周期を
有する主クロツクが必要である。図２でのＭ／２クロツ
ク信号は、分割記憶動作のために主クロツクを各状態数
に合流する枝路の個数Ｂで除したものである。ここでは
Ｂ＝２なので、主クロツクを２分周する。
で総ての状態評価量が計算され、次の復号時点に転換さ
れれば、即ち、受信機から次のデータが入力されれば、
次の切替位置Ａ→Ｂ，Ｂ→Ａに転換されるよう調節信号
ＣＴＬが印加される。上述の構成を有する本発明の実施
例を図１，図２，図５を参照して説明する。一般に、拘
束場Ｋ＝３であるバイタビ復号器では２K-1 ＝４個の状
態を計算すべきなので、説明の便宜のために、主クロツ
ク（ＭＡＩＮ ＣＬＯＣＫ）の一周期毎に１個の状態評
価量Ｓｍを計算すると仮定すれば、図２のように入力さ
れるデータクロツク信号と位相が一致した４倍の周期を
有する主クロツクが必要である。図２でのＭ／２クロツ
ク信号は、分割記憶動作のために主クロツクを各状態数
に合流する枝路の個数Ｂで除したものである。ここでは
Ｂ＝２なので、主クロツクを２分周する。
【００１９】図１に示す全ての切替器の位置を調節する
調節信号ＣＴＬは、入力クロツク信号（ＩＮＰＵＴ Ｃ
ＬＯＣＫ）を２分周したもので、これが“ハイ”レベル
にある場合、切替器はＡ位置に転換され、“ロー”レベ
ルの場合にはＢ位置に転換するものとし、入力データが
入力される時点ではＡ位置にあるよう設定する。従つ
て、ある時点ｊ＋１で全ての切替器がＡ位置にあれば、
図５に示すように、符号比がＲ＝１／２の場合、現在い
ずれか一時点での状態評価量計算のために２個の以前状
態評価量が必要なので、第１，２遅延器ＳＲ０，ＳＲ１
は以前状態の時点ｊで記憶された状態評価量Ｓｍを加算
比較選択部３００に提供し、現時点ｊ＋１の状態評価量
Ｓｍを計算すると共に、再び自らの遅延器にも入力し記
憶する。このような場合、図５に示したようにＳｍｊ
０，Ｓｍｊ１はＳｍ（ｊ＋１）０の計算にも必要であ
り、Ｓｍ（ｊ＋１）2 の計算にも必要である。
調節信号ＣＴＬは、入力クロツク信号（ＩＮＰＵＴ Ｃ
ＬＯＣＫ）を２分周したもので、これが“ハイ”レベル
にある場合、切替器はＡ位置に転換され、“ロー”レベ
ルの場合にはＢ位置に転換するものとし、入力データが
入力される時点ではＡ位置にあるよう設定する。従つ
て、ある時点ｊ＋１で全ての切替器がＡ位置にあれば、
図５に示すように、符号比がＲ＝１／２の場合、現在い
ずれか一時点での状態評価量計算のために２個の以前状
態評価量が必要なので、第１，２遅延器ＳＲ０，ＳＲ１
は以前状態の時点ｊで記憶された状態評価量Ｓｍを加算
比較選択部３００に提供し、現時点ｊ＋１の状態評価量
Ｓｍを計算すると共に、再び自らの遅延器にも入力し記
憶する。このような場合、図５に示したようにＳｍｊ
０，Ｓｍｊ１はＳｍ（ｊ＋１）０の計算にも必要であ
り、Ｓｍ（ｊ＋１）2 の計算にも必要である。
【００２０】加算比較選択部３００で計算された現時点
ｊ＋１での状態評価量Ｓｍは、第３，４遅延器ＳＲ２，
ＳＲ３に記憶されるが、クロツク信号は、主クロツクが
各状態に合流する枝路の個数Ｂにより分割され、主クロ
ツクの周期に合わせて順次入力されるので、符号比がＲ
＝１／２の場合はＢ＝２なので、Ｓｍ０，Ｓｍ２の値は
第３遅延器ＳＲ２に、Ｓｍ１，Ｓｍ３は第４遅延器ＳＲ
３にそれぞれ入力される。このように計算された状態評
価量値を分割して記憶するのは、次の時点になれば元の
時点の状態評価量が以前状態評価量になり、これが加算
比較選択部３００に供給されるときは、Ｓｍ０，Ｓｍ１
が同時に、Ｓｍ２，Ｓｍ３が同時に主クロツクの一周期
の間供給されるべきという理由による。
ｊ＋１での状態評価量Ｓｍは、第３，４遅延器ＳＲ２，
ＳＲ３に記憶されるが、クロツク信号は、主クロツクが
各状態に合流する枝路の個数Ｂにより分割され、主クロ
ツクの周期に合わせて順次入力されるので、符号比がＲ
＝１／２の場合はＢ＝２なので、Ｓｍ０，Ｓｍ２の値は
第３遅延器ＳＲ２に、Ｓｍ１，Ｓｍ３は第４遅延器ＳＲ
３にそれぞれ入力される。このように計算された状態評
価量値を分割して記憶するのは、次の時点になれば元の
時点の状態評価量が以前状態評価量になり、これが加算
比較選択部３００に供給されるときは、Ｓｍ０，Ｓｍ１
が同時に、Ｓｍ２，Ｓｍ３が同時に主クロツクの一周期
の間供給されるべきという理由による。
【００２１】一方、現時点の全ての状態評価量計算が終
了後の時点ｊ＋２での計算時には、切替器の位置を全て
Ｂ側に転換する。従つて、時点ｊ＋１に記憶された第
３，４遅延器ＳＲ２，ＳＲ３の状態評価量値が以前状態
評価量になり、主クロツクに合わせて２個ずつ加算比較
選択部３００に入力され、計算された評価量は第１，２
遅延器ＳＲ０，ＳＲ１順次分割記録される等、上記の動
作を反復する。
了後の時点ｊ＋２での計算時には、切替器の位置を全て
Ｂ側に転換する。従つて、時点ｊ＋１に記憶された第
３，４遅延器ＳＲ２，ＳＲ３の状態評価量値が以前状態
評価量になり、主クロツクに合わせて２個ずつ加算比較
選択部３００に入力され、計算された評価量は第１，２
遅延器ＳＲ０，ＳＲ１順次分割記録される等、上記の動
作を反復する。
【００２２】尚、第１，２遅延器ＳＲ０，ＳＲ１に記憶
された状態にある時点ｊでの評価量は、ｊ＋２時点では
不要なので、ｊ＋２時点で計算された状態評価量を第
１，２遅延器ＳＲ０，ＳＲ１に記録しても構わない。主
クロツクの第１周期の間では、第１，２遅延器ＳＲ０，
ＳＲ１に記憶された以前状態評価量Ｓｍ0 ０，Ｓｍ0 １
が加算比較選択部３００に供給されると共に、自らの遅
延器出力信号を第１，２切替器ＳＷ１，ＳＷ２を通じて
それぞれ再入力する。このとき計算されたＳｍ1 ０評価
量は、Ｍ／２クロツクが“ハイ”状態にある間、第３遅
延器ＳＲ２に記憶される。
された状態にある時点ｊでの評価量は、ｊ＋２時点では
不要なので、ｊ＋２時点で計算された状態評価量を第
１，２遅延器ＳＲ０，ＳＲ１に記録しても構わない。主
クロツクの第１周期の間では、第１，２遅延器ＳＲ０，
ＳＲ１に記憶された以前状態評価量Ｓｍ0 ０，Ｓｍ0 １
が加算比較選択部３００に供給されると共に、自らの遅
延器出力信号を第１，２切替器ＳＷ１，ＳＷ２を通じて
それぞれ再入力する。このとき計算されたＳｍ1 ０評価
量は、Ｍ／２クロツクが“ハイ”状態にある間、第３遅
延器ＳＲ２に記憶される。
【００２３】主クロツクの第２周期の間には、第１，２
遅延器ＳＲ０，ＳＲ１でそれぞれＳｍ0 ２，Ｓｍ0 ３を
出力し、加算比較選択部３００で計算された状態評価量
Ｓｍ 1 １は、Ｍ／２クロツクの間記憶が許容される第４
遅延器ＳＲ３に記憶される。また、主クロツクの第３周
期の間には、主クロツクの第１周期の間に第１，２遅延
器ＳＲ０，ＳＲ１の出力信号を再び帰還させた出力信号
であるＳｍ0 ０，Ｓｍ1 １を再度出力し、それを加算比
較選択部３００に供給して他の枝路評価量Ｂｍにより新
たな状態評価量Ｓｍ1 ２を計算し、第３遅延器ＳＲ２に
記憶する。
遅延器ＳＲ０，ＳＲ１でそれぞれＳｍ0 ２，Ｓｍ0 ３を
出力し、加算比較選択部３００で計算された状態評価量
Ｓｍ 1 １は、Ｍ／２クロツクの間記憶が許容される第４
遅延器ＳＲ３に記憶される。また、主クロツクの第３周
期の間には、主クロツクの第１周期の間に第１，２遅延
器ＳＲ０，ＳＲ１の出力信号を再び帰還させた出力信号
であるＳｍ0 ０，Ｓｍ1 １を再度出力し、それを加算比
較選択部３００に供給して他の枝路評価量Ｂｍにより新
たな状態評価量Ｓｍ1 ２を計算し、第３遅延器ＳＲ２に
記憶する。
【００２４】そして、主クロツクの第４周期の間には、
主クロツクの第２周期の間に第１，２遅延器ＳＲ０，Ｓ
Ｒ１の出力信号を再び帰還させた信号Ｓｍ0 ２，Ｓｍ0
３が出力され、加算比較選択部３００での計算による新
たな状態評価量Ｓｍ1 ３が第４遅延器ＳＲ３に記憶され
る。このように主クロツク４周期にて、現時点の全ての
状態評価量計算が終了する。データ２（ＤＡＴＡ２）が
入力バツフア１００を通じて入力されれば切替器ＳＷ
３，ＳＷ４はＢ側に転換され、データ１（ＤＡＴＡ１）
が入力されたときに計算された状態評価量が以前状態評
価量になり、遅延器ＳＲ２，ＳＲ３に記憶された値が加
算比較選択部３００に供給される。また、計算された評
価量Ｓｍ2 ０，Ｓｍ2 １，Ｓｍ2 ２，Ｓｍ2 ３は、デー
タ１時点での動作と同様、４周期の間遅延器ＳＲ０，Ｓ
Ｒ１にそれぞれ記憶される。そして、データ３が入力さ
れれば、再び切替器ＳＷ３，ＳＷ４がＡ側に転換され、
データ１時点と同様の動作が繰り返される。
主クロツクの第２周期の間に第１，２遅延器ＳＲ０，Ｓ
Ｒ１の出力信号を再び帰還させた信号Ｓｍ0 ２，Ｓｍ0
３が出力され、加算比較選択部３００での計算による新
たな状態評価量Ｓｍ1 ３が第４遅延器ＳＲ３に記憶され
る。このように主クロツク４周期にて、現時点の全ての
状態評価量計算が終了する。データ２（ＤＡＴＡ２）が
入力バツフア１００を通じて入力されれば切替器ＳＷ
３，ＳＷ４はＢ側に転換され、データ１（ＤＡＴＡ１）
が入力されたときに計算された状態評価量が以前状態評
価量になり、遅延器ＳＲ２，ＳＲ３に記憶された値が加
算比較選択部３００に供給される。また、計算された評
価量Ｓｍ2 ０，Ｓｍ2 １，Ｓｍ2 ２，Ｓｍ2 ３は、デー
タ１時点での動作と同様、４周期の間遅延器ＳＲ０，Ｓ
Ｒ１にそれぞれ記憶される。そして、データ３が入力さ
れれば、再び切替器ＳＷ３，ＳＷ４がＡ側に転換され、
データ１時点と同様の動作が繰り返される。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
遅延素子を分割して状態評価量を順次記録し、それを順
次読み出すように構成することで、基本状態計算クロツ
クに依存するようになつて遅延時間が短縮されるのみな
らず、高速データ処理が可能となるという効果がある。
遅延素子を分割して状態評価量を順次記録し、それを順
次読み出すように構成することで、基本状態計算クロツ
クに依存するようになつて遅延時間が短縮されるのみな
らず、高速データ処理が可能となるという効果がある。
【図１】本発明の実施例に係る状態評価量記憶装置の詳
細構成図、
細構成図、
【図２】実施例に係る符号比Ｒ＝１／２、拘束場Ｋ＝３
の状態評価量記憶装置の動作波形を示す図、
の状態評価量記憶装置の動作波形を示す図、
【図３】通常のビータビ復号器の構成を示す図、
【図４】通常のビータビ復号器における加算比較選択部
と状態評価量記憶部の詳細構成図、
と状態評価量記憶部の詳細構成図、
【図５】符号比Ｒ＝１／２、拘束場Ｋ＝３の場合の格子
状態図である。
状態図である。
１００ 入力バツフア ２００ 枝路評価量計算部 ３００ 加算比較選択部 ４００ 状態評価量記憶部 ５００ 経路追跡論理部 ７００ 主クロツク発生部 ＳＲ０〜ＳＲ３ 遅延器 ＳＷ１〜ＳＷ１０ 切替器
Claims (4)
- 【請求項１】 入力バツフアと枝路評価量計算手段と加
算比較選択手段と状態評価量記憶手段と経路追跡論理手
段と経路記憶手段及び主クロツク発生手段を備える状態
評価量記憶装置において、 前記状態評価量記憶手段が前記加算比較選択手段から伝
送される現状態評価量の以前状態を記憶するようにする
第１の遅延手段と、 前記加算比較選択手段から伝送される現状態評価量を記
憶するようにする第２の遅延手段と、 次入力データが入力される時点で、前記第１の遅延手段
が現状態評価量を記憶するように切り替える第１の切替
手段と、 次入力データが入力される時点で、前記第２の遅延手段
が以前状態の状態評価量を記憶するように切り替える第
２の切替手段と、 次入力データが入力される時点変化に応じて以前状態評
価量として使われる前記第１の遅延手段、及び第２の遅
延手段の出力を前記加算比較選択手段の入力端に伝送す
るよう切り替える第３の切替手段と、 前記第１の遅延手段、及び第２の遅延手段における状態
評価量計算のための基本周期クロツクを順次に供給する
よう切り替える第４の切替手段とを備えることを特徴と
する状態評価量記憶装置。 - 【請求項２】 第１の遅延手段、及び第２の遅延手段に
おける遅延長を、いずれか一時点で計算すべき総状態数
（Ｓ＝２K-1 ）を一状態に達する枝路の個数（Ｂ＝２
n-1 ）て除した値（Ｓ／Ｂ）にて設定することを特徴と
する請求項１に記載の状態評価量記憶装置。 - 【請求項３】 第１の遅延手段、及び第２の遅延手段の
総個数を、いずれか一時点で一状態に達する枝路の個数
の２倍で設定し、該設定値を以前状態評価量及び現状態
評価量の計算にて使用することを特徴とする請求項１に
記載の状態評価量記憶装置。 - 【請求項４】 第４の切替手段にて第１の遅延手段、及
び第２の遅延手段に供給される状態評価量計算のための
クロツクは、基本周期クロツクを枝路個数で除した後、
該クロツクの周期に応じて順次供給し、該状態評価量は
該第１の遅延手段、及び第２の遅延手段に分割して記憶
されることを特徴とする請求項１に記載の状態評価量記
憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020808A KR930004862B1 (ko) | 1990-12-17 | 1990-12-17 | 상태 평가량 기억장치 |
| KR20808/1990 | 1990-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653844A true JPH0653844A (ja) | 1994-02-25 |
| JP2717032B2 JP2717032B2 (ja) | 1998-02-18 |
Family
ID=19307691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127960A Expired - Fee Related JP2717032B2 (ja) | 1990-12-17 | 1991-05-30 | ビタビ復号器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5272706A (ja) |
| JP (1) | JP2717032B2 (ja) |
| KR (1) | KR930004862B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327440A (en) * | 1991-10-15 | 1994-07-05 | International Business Machines Corporation | Viterbi trellis coding methods and apparatus for a direct access storage device |
| US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
| JPH06338808A (ja) * | 1993-05-28 | 1994-12-06 | Matsushita Electric Ind Co Ltd | 加算比較選択装置 |
| US5465275A (en) * | 1993-11-16 | 1995-11-07 | At&T Ipm Corp. | Efficient utilization of present state/next state registers |
| US5619514A (en) * | 1994-12-29 | 1997-04-08 | Lucent Technologies Inc. | In-place present state/next state registers |
| EP0769853B1 (de) * | 1995-10-21 | 2001-10-04 | Micronas GmbH | Logischer Block für einen Viterbi-Decoder |
| US5844947A (en) * | 1995-12-28 | 1998-12-01 | Lucent Technologies Inc. | Viterbi decoder with reduced metric computation |
| JPH09232973A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
| KR100484127B1 (ko) * | 1997-08-07 | 2005-06-16 | 삼성전자주식회사 | 비터비디코더 |
| WO1999023762A1 (en) * | 1997-11-03 | 1999-05-14 | Harris Corporation | Reconfigurable radio system architecture |
| KR100311504B1 (ko) * | 1998-01-22 | 2001-11-22 | 서평원 | 비터비디코더의스태이트메트릭메모리및이를이용한복호화방법 |
| US6477680B2 (en) * | 1998-06-26 | 2002-11-05 | Agere Systems Inc. | Area-efficient convolutional decoder |
| US6219389B1 (en) * | 1998-06-30 | 2001-04-17 | Motorola, Inc. | Receiver implemented decoding method of selectively processing channel state metrics to minimize power consumption and reduce computational complexity |
| US6236692B1 (en) | 1998-07-09 | 2001-05-22 | Texas Instruments Incorporated | Read channel for increasing density in removable disk storage devices |
| GB2341764B (en) * | 1998-09-19 | 2003-09-10 | Mitel Semiconductor Ltd | Read arrangements |
| TWI228654B (en) * | 2003-07-11 | 2005-03-01 | Mediatek Inc | Non-binary Viterbi data processing system and method |
| US7246298B2 (en) * | 2003-11-24 | 2007-07-17 | Via Technologies, Inc. | Unified viterbi/turbo decoder for mobile communication systems |
| US20050157823A1 (en) * | 2004-01-20 | 2005-07-21 | Raghavan Sudhakar | Technique for improving viterbi decoder performance |
| WO2005101669A1 (ja) * | 2004-04-07 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | パスメモリ回路 |
| US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
| US8499229B2 (en) | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
| US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
| US8904266B2 (en) * | 2010-08-10 | 2014-12-02 | Nxp, B.V. | Multi-standard viterbi processor |
| US8433975B2 (en) | 2010-08-13 | 2013-04-30 | Nxp B.V. | Bitwise reliability indicators from survivor bits in Viterbi decoders |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183824A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | ビタビ復号回路 |
| JPS62135018A (ja) * | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | ビタビ復号器 |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2087198B (en) * | 1980-10-28 | 1985-02-27 | Plessey Co Ltd | Data decoding |
| JPS6081925A (ja) * | 1983-10-12 | 1985-05-10 | Nec Corp | 誤り訂正装置 |
| JPS62105531A (ja) * | 1985-11-01 | 1987-05-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | 逐次復号誤り訂正方式 |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| US4979175A (en) * | 1988-07-05 | 1990-12-18 | Motorola, Inc. | State metric memory arrangement for a viterbi decoder |
| JPH03195129A (ja) * | 1989-12-22 | 1991-08-26 | Mitsubishi Electric Corp | 最尤系列推定装置 |
-
1990
- 1990-12-17 KR KR1019900020808A patent/KR930004862B1/ko not_active IP Right Cessation
-
1991
- 1991-05-30 JP JP3127960A patent/JP2717032B2/ja not_active Expired - Fee Related
- 1991-06-28 US US07/723,192 patent/US5272706A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183824A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | ビタビ復号回路 |
| JPS62135018A (ja) * | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | ビタビ復号器 |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930004862B1 (ko) | 1993-06-09 |
| KR920013940A (ko) | 1992-07-30 |
| JP2717032B2 (ja) | 1998-02-18 |
| US5272706A (en) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2717032B2 (ja) | ビタビ復号器 | |
| US4606027A (en) | Error correction apparatus using a Viterbi decoder | |
| EP1102408B1 (en) | Viterbi decoder | |
| US6901118B2 (en) | Enhanced viterbi decoder for wireless applications | |
| US6690750B1 (en) | Flexible Viterbi decoder for wireless applications | |
| JPS637690B2 (ja) | ||
| JPH08237144A (ja) | ビタビアルゴリズムを実施するための信号処理回路 | |
| JPH0722967A (ja) | ビタビ復号器の経路記憶装置 | |
| US20020040462A1 (en) | Decoding circuit and information processing apparatus | |
| JPH10200421A (ja) | ビタビデコーダにおける加算／比較／選択処理器 | |
| JPH05327526A (ja) | ビタビ復号器 | |
| US6697442B1 (en) | Viterbi decoding apparatus capable of shortening a decoding process time duration | |
| JP3784896B2 (ja) | ビタビデコーダの論理ブロック | |
| KR100311504B1 (ko) | 비터비디코더의스태이트메트릭메모리및이를이용한복호화방법 | |
| JP4047697B2 (ja) | ビタビ復号装置 | |
| JP2904271B2 (ja) | ビタビ復号器用パスメモリユニットおよび復号方法 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| JP4422867B2 (ja) | ビタビデコーダ | |
| JP2575854B2 (ja) | ビタビ復号回路 | |
| WO2001003308A1 (en) | Viterbi decoder | |
| JP2000149436A (ja) | ディジタル情報再生装置および再生方法 | |
| Jung et al. | A new survivor memory management method in viterbi decoders: trace-delete method and its implementation | |
| KR100195004B1 (ko) | 비트시리얼 비터비 디코더의 가산/비교/선택 어레이 | |
| KR100410995B1 (ko) | 즉시역추적 알고리즘을 이용한 비터비 복호기용 생존경로메모리 관리 방법 및 그 장치 | |
| JPH07288478A (ja) | ビタビ復号方法およびビタビ復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |