JPH05327526A - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JPH05327526A JPH05327526A JP4133758A JP13375892A JPH05327526A JP H05327526 A JPH05327526 A JP H05327526A JP 4133758 A JP4133758 A JP 4133758A JP 13375892 A JP13375892 A JP 13375892A JP H05327526 A JPH05327526 A JP H05327526A
- Authority
- JP
- Japan
- Prior art keywords
- data
- branch metric
- circuit
- output
- decoded data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 符号化変調方式を用いて、多値化されたシン
ボルを受信側でビタビ復号する場合に、非符号化ビット
を求めるために要するゲートを削減する。 【構成】 直交同期検波によりＩｃｈおよびＱｃｈデー
タを２m 値に軟判定したものを一定時間保持するシフト
レジスタ回路を設け、ビタビ復号で得られた符号化ビッ
トとシフトレジスタ回路の出力より、残りの非符号化ビ
ットを決定する。 【効果】 ビタビ復号器の簡素化、小型化、低価格化。
ボルを受信側でビタビ復号する場合に、非符号化ビット
を求めるために要するゲートを削減する。 【構成】 直交同期検波によりＩｃｈおよびＱｃｈデー
タを２m 値に軟判定したものを一定時間保持するシフト
レジスタ回路を設け、ビタビ復号で得られた符号化ビッ
トとシフトレジスタ回路の出力より、残りの非符号化ビ
ットを決定する。 【効果】 ビタビ復号器の簡素化、小型化、低価格化。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル通信装置に利
用する。特に、ビタビ復号器の簡素化および小型化に関
する。
用する。特に、ビタビ復号器の簡素化および小型化に関
する。
【０００２】
【従来の技術】アイ・イー・イー・トランザクションズ
・オン・インフォメーションセオリ、第ＩＴ−２８巻第
１号（１９８２年１月）のＬｉｎｇｅｒｂｏｅｃｋの論
文「チャンネル・コーディング・ウィズ・マルチレベル
／フェーズ・シグナル」には、２N 個の信号点（Ｎビッ
トのシンボルを単純に写像するのに必要な数）を有する
従来の２次元信号配置が２倍されて２N+1 の信号点を持
つ符号化方式が明示されている。符号器内の有限状態メ
モリの状態に基づいて符号器は、Ｎビットの各シンボル
に対して１ビットの情報を付加することにより一定の冗
長性を導入し、その結果生じた各シンボルのＮ＋１ビッ
トは、２次元に配列された２N+1 個の信号点の１つへ写
像される。２N+1 個の信号点は、任意の２個の信号点間
のユークリッド距離よりも部分集合に属する２個の信号
点のユークリッド距離が大きくなるように集合分割がな
されている。符号化は、まず、情報ビットＮを有限状態
メモリの状態遷移に影響を与えるＩＢビットと影響を与
えないＮＢビット（＝非符号化ビットＵＢ）に分け、Ｉ
Ｂビットを有限状態メモリへ入力し有限状態メモリの状
態遷移を使って、いくつかの系列のみが有効となるよう
に状態間の遷移に応じて、対応する部分集合（符号化ビ
ットＣＢとすると、部分集合の数は２CB個）を選択し、
選択された部分集合の中から非符号化ビットＵＢを使っ
て送信される２N+1 個の中の信号点が決められていく。
このように符号化された信号系列を復号する方法として
ビタビアルゴリズムが用いられる。ここで、従来のビタ
ビ復号器は、電子情報通信学会論文誌Ａ. ＶｏｌＪ７３
−Ａ Ｎｏ．２（１９９０年２月）の相河等の論文「高
速・多値トレリス符号化変調に適したビタビ復号回路の
構成法」で説明されている。
・オン・インフォメーションセオリ、第ＩＴ−２８巻第
１号（１９８２年１月）のＬｉｎｇｅｒｂｏｅｃｋの論
文「チャンネル・コーディング・ウィズ・マルチレベル
／フェーズ・シグナル」には、２N 個の信号点（Ｎビッ
トのシンボルを単純に写像するのに必要な数）を有する
従来の２次元信号配置が２倍されて２N+1 の信号点を持
つ符号化方式が明示されている。符号器内の有限状態メ
モリの状態に基づいて符号器は、Ｎビットの各シンボル
に対して１ビットの情報を付加することにより一定の冗
長性を導入し、その結果生じた各シンボルのＮ＋１ビッ
トは、２次元に配列された２N+1 個の信号点の１つへ写
像される。２N+1 個の信号点は、任意の２個の信号点間
のユークリッド距離よりも部分集合に属する２個の信号
点のユークリッド距離が大きくなるように集合分割がな
されている。符号化は、まず、情報ビットＮを有限状態
メモリの状態遷移に影響を与えるＩＢビットと影響を与
えないＮＢビット（＝非符号化ビットＵＢ）に分け、Ｉ
Ｂビットを有限状態メモリへ入力し有限状態メモリの状
態遷移を使って、いくつかの系列のみが有効となるよう
に状態間の遷移に応じて、対応する部分集合（符号化ビ
ットＣＢとすると、部分集合の数は２CB個）を選択し、
選択された部分集合の中から非符号化ビットＵＢを使っ
て送信される２N+1 個の中の信号点が決められていく。
このように符号化された信号系列を復号する方法として
ビタビアルゴリズムが用いられる。ここで、従来のビタ
ビ復号器は、電子情報通信学会論文誌Ａ. ＶｏｌＪ７３
−Ａ Ｎｏ．２（１９９０年２月）の相河等の論文「高
速・多値トレリス符号化変調に適したビタビ復号回路の
構成法」で説明されている。
【０００３】次に、図３を参照して従来例を説明する。
図３は、従来のビタビ復号器のブロック図である。ビタ
ビ復号法は、受信符号系列とハミング距離が最短の符号
系列を求めるため、縦軸に符号器の状態を取り、横軸に
ブロックの番号を取った格子図を用いて考えるものであ
る。したがって、出力される復号データは二つで一組で
ある。ここで、有限状態メモリを３つ持ちＮ＝３で、符
号化ビットＣＢは２（したがって部分集合の数は４個で
Ａ、Ｂ、Ｃ、Ｄとする）、非符号化ビットＵＢを２とし
ている。符号化変調において受信された信号は、直交同
期検波され、得られたＩch、Ｑchデータは、識別回路で
ｍビットに表現される（以後２m 値軟判定と呼ぶ）。Ｉ
ch、Ｑch２m 値軟判定データは入力端子３１、３２から
入力される。逆写像回路３３は、Ｉch、Ｑch軟判定デー
タより、各部分集合の代表信号点を求め、各々２4 の信
号点から４ビットのデータへ逆写像する。逆写像された
４ビットデータの非符号化２ビットは、各部分集合Ａ、
Ｂ、Ｃ、Ｄに対応するシフトレジスタ３８に入力され
る。さらに各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と受
信点（Ｉch、Ｑch２m 値軟判定データ）とのユークリッ
ド距離に基づいた枝メトリックを枝メトリック発生器３
４で算出する。各枝メトリックは８つの状態（有限状態
メモリを３としているので２3 ＝８となる）に対応する
アキュムレータスイッチ回路３５に入力され、累積値
（以下、パスメトリックと呼ぶ）が算出され、最尤な状
態遷移が各状態ごとに選択される。この結果はパスメモ
リ３６に入力され、パスメモリのメモリ内容が順次更新
され、最終的にパスメモリ３６の出力として復号データ
を得る。このとき得られる復号データは、符号化ビット
ＣＢではなく、ＩＢビットであり、この例では１ビット
となる。そこで、復号データから再び符号化ビットを得
るために再符号器３７により、再符号化が行われる。得
られた再符号化ビットを用い、（部分集合Ａ、Ｂ、Ｃ、
Ｄのいずれか一つとなる）パスメモリ３６と再符号器３
７の遅延を考慮した段数をもつシフトレジスタ３８の出
力の１つをセレクタ３９より選択する。最後に、パスメ
モリ３６の出力とセレクタ３９の出力データは出力端子
４０および４１より出力され、推定情報ビットを得る。
図３は、従来のビタビ復号器のブロック図である。ビタ
ビ復号法は、受信符号系列とハミング距離が最短の符号
系列を求めるため、縦軸に符号器の状態を取り、横軸に
ブロックの番号を取った格子図を用いて考えるものであ
る。したがって、出力される復号データは二つで一組で
ある。ここで、有限状態メモリを３つ持ちＮ＝３で、符
号化ビットＣＢは２（したがって部分集合の数は４個で
Ａ、Ｂ、Ｃ、Ｄとする）、非符号化ビットＵＢを２とし
ている。符号化変調において受信された信号は、直交同
期検波され、得られたＩch、Ｑchデータは、識別回路で
ｍビットに表現される（以後２m 値軟判定と呼ぶ）。Ｉ
ch、Ｑch２m 値軟判定データは入力端子３１、３２から
入力される。逆写像回路３３は、Ｉch、Ｑch軟判定デー
タより、各部分集合の代表信号点を求め、各々２4 の信
号点から４ビットのデータへ逆写像する。逆写像された
４ビットデータの非符号化２ビットは、各部分集合Ａ、
Ｂ、Ｃ、Ｄに対応するシフトレジスタ３８に入力され
る。さらに各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と受
信点（Ｉch、Ｑch２m 値軟判定データ）とのユークリッ
ド距離に基づいた枝メトリックを枝メトリック発生器３
４で算出する。各枝メトリックは８つの状態（有限状態
メモリを３としているので２3 ＝８となる）に対応する
アキュムレータスイッチ回路３５に入力され、累積値
（以下、パスメトリックと呼ぶ）が算出され、最尤な状
態遷移が各状態ごとに選択される。この結果はパスメモ
リ３６に入力され、パスメモリのメモリ内容が順次更新
され、最終的にパスメモリ３６の出力として復号データ
を得る。このとき得られる復号データは、符号化ビット
ＣＢではなく、ＩＢビットであり、この例では１ビット
となる。そこで、復号データから再び符号化ビットを得
るために再符号器３７により、再符号化が行われる。得
られた再符号化ビットを用い、（部分集合Ａ、Ｂ、Ｃ、
Ｄのいずれか一つとなる）パスメモリ３６と再符号器３
７の遅延を考慮した段数をもつシフトレジスタ３８の出
力の１つをセレクタ３９より選択する。最後に、パスメ
モリ３６の出力とセレクタ３９の出力データは出力端子
４０および４１より出力され、推定情報ビットを得る。
【０００４】
【発明が解決しようとする課題】この従来の符号化変調
用ビタビ復号器では、符号器と軟判定ビットｍを固定
し、多くの情報ビットを伝送するために多値化していっ
た場合、条件 ＵＢ・２CB-2＞ｍ を満足したところで、各部分集合の非符号化ビットを蓄
えるシフトレジスタに冗長が出始め、ビタビ復号器ＬＳ
Ｉにおいて、むだなゲートを使用する結果となってい
た。従来例では、ＣＢ＝２としているので、仮にｍ＝５
（３２値軟判定）とすると、ＵＢ＞２．５、すなわちＵ
Ｂが３以上でむだなシフトレジスタを構成することにな
る。
用ビタビ復号器では、符号器と軟判定ビットｍを固定
し、多くの情報ビットを伝送するために多値化していっ
た場合、条件 ＵＢ・２CB-2＞ｍ を満足したところで、各部分集合の非符号化ビットを蓄
えるシフトレジスタに冗長が出始め、ビタビ復号器ＬＳ
Ｉにおいて、むだなゲートを使用する結果となってい
た。従来例では、ＣＢ＝２としているので、仮にｍ＝５
（３２値軟判定）とすると、ＵＢ＞２．５、すなわちＵ
Ｂが３以上でむだなシフトレジスタを構成することにな
る。
【０００５】本発明は、このような背景に行われたもの
であり、非符号化ビットを求めるために要するゲートを
削減し、簡素化、小型化が図れ、安価で低消費電力のビ
タビ復号器を提供することを目的とする。
であり、非符号化ビットを求めるために要するゲートを
削減し、簡素化、小型化が図れ、安価で低消費電力のビ
タビ復号器を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、符号化変調さ
れた多値軟判定データを入力しこの多値軟判定データの
複数の部分集合の代表信号点をそれぞれ求め、このそれ
ぞれの代表信号点に対応するビットをそれぞれ求める第
一の逆写像回路と、前記代表信号点と軟判定データが示
す受信点とのユークリッド距離に基づく枝メトリックを
算出する枝メトリック発生器と、この枝メトリック発生
器により算出された枝メトリックの取り得る状態毎に枝
メトリックと過去の枝メトリックとの累積値より新しい
累積値が算出され最尤の状態遷移が選択され保持される
アキュムレータスイッチ回路と、この選択結果によりメ
モリ内容を順次更新し最終的に復号データの一方を出力
するパスメモリと、この復号データを再符号化する再符
号器とを含むビタビ復号器において、前記多値軟判定デ
ータを分岐して入力し一定時間保持するシフトレジスタ
回路と、このシフトレジスタ回路の出力と前記再符号器
の出力とを入力し前記復号データに対応する部分集合か
ら、それに対応する非符号化ビットを復号データの他方
として出力する第二の逆写像回路を含むことを特徴とす
る。
れた多値軟判定データを入力しこの多値軟判定データの
複数の部分集合の代表信号点をそれぞれ求め、このそれ
ぞれの代表信号点に対応するビットをそれぞれ求める第
一の逆写像回路と、前記代表信号点と軟判定データが示
す受信点とのユークリッド距離に基づく枝メトリックを
算出する枝メトリック発生器と、この枝メトリック発生
器により算出された枝メトリックの取り得る状態毎に枝
メトリックと過去の枝メトリックとの累積値より新しい
累積値が算出され最尤の状態遷移が選択され保持される
アキュムレータスイッチ回路と、この選択結果によりメ
モリ内容を順次更新し最終的に復号データの一方を出力
するパスメモリと、この復号データを再符号化する再符
号器とを含むビタビ復号器において、前記多値軟判定デ
ータを分岐して入力し一定時間保持するシフトレジスタ
回路と、このシフトレジスタ回路の出力と前記再符号器
の出力とを入力し前記復号データに対応する部分集合か
ら、それに対応する非符号化ビットを復号データの他方
として出力する第二の逆写像回路を含むことを特徴とす
る。
【０００７】
【作用】符号化変調された多値軟判定データがＩｃｈお
よびＱｃｈにより入力されると、第一の逆写像回路は、
それぞれの部分集合の代表信号点を求め、この代表信号
点に対応するビットを求める。同時に、シフトレジスタ
回路にはＩｃｈおよびＱｃｈからの多値軟判定データが
分岐入力され一定時間保持される。パスメモリから出力
された復号データは分岐され、その一方は出力端子から
出力され、もう一方は再符号器が再び符号化し、第二の
逆写像回路に入力する。
よびＱｃｈにより入力されると、第一の逆写像回路は、
それぞれの部分集合の代表信号点を求め、この代表信号
点に対応するビットを求める。同時に、シフトレジスタ
回路にはＩｃｈおよびＱｃｈからの多値軟判定データが
分岐入力され一定時間保持される。パスメモリから出力
された復号データは分岐され、その一方は出力端子から
出力され、もう一方は再符号器が再び符号化し、第二の
逆写像回路に入力する。
【０００８】第二の逆写像回路では、この再符号化され
たデータに表された部分集合に対応する非符号化ビット
をシフトレジスタ回路に保持されていた多値軟判定デー
タを入力して求める。パスメモリの出力と第二の逆写像
回路の出力データは出力端子から出力される。
たデータに表された部分集合に対応する非符号化ビット
をシフトレジスタ回路に保持されていた多値軟判定デー
タを入力して求める。パスメモリの出力と第二の逆写像
回路の出力データは出力端子から出力される。
【０００９】この構成により、最終段階での求めるべき
非符号化ビットの決定により符号化ビットを求めるた
め、入力データがさらに多値化されてもシフトレジスタ
の数や非符号化ビットを求める手段には変わりなく、回
路構成が簡素化できる。
非符号化ビットの決定により符号化ビットを求めるた
め、入力データがさらに多値化されてもシフトレジスタ
の数や非符号化ビットを求める手段には変わりなく、回
路構成が簡素化できる。
【００１０】
【実施例】図１を参照して本発明実施例の構成を説明す
る。図１は本発明実施例のビタビ復号器の構成図であ
る。
る。図１は本発明実施例のビタビ復号器の構成図であ
る。
【００１１】本発明は、符号化変調された２m 値軟判定
データを入力しこの２m 値軟判定データの複数の部分集
合の代表信号点をそれぞれ求め、このそれぞれの代表信
号点に対応するビットをそれぞれ求める第一の逆写像回
路３と、前記代表信号点と軟判定データが示す受信点と
のユークリッド距離に基づく枝メトリックを算出する枝
メトリック発生器４と、この枝メトリック発生器４によ
り算出された枝メトリックの取り得る状態毎に枝メトリ
ックと過去の枝メトリックとの累積値より新しいパトリ
ックが算出され最尤の状態遷移が選択され保持されるア
キュムレータスイッチ回路５と、この選択結果によりメ
モリ内容を順次更新し最終的に復号データの一方を出力
するパスメモリ６と、この復号データを再符号化する再
符号器７とを含むビタビ復号器において、前記２m 値軟
判定データを分岐入力し一定時間保持するシフトレジス
タ回路８および９と、このシフトレジスタ回路８および
９の出力と再符号器７の出力とを入力し前記復号データ
に対応する部分集合から、それに対応する非符号化ビッ
トを復号データの他方として出力する第二の逆写像回路
１０を含むことを特徴とする。
データを入力しこの２m 値軟判定データの複数の部分集
合の代表信号点をそれぞれ求め、このそれぞれの代表信
号点に対応するビットをそれぞれ求める第一の逆写像回
路３と、前記代表信号点と軟判定データが示す受信点と
のユークリッド距離に基づく枝メトリックを算出する枝
メトリック発生器４と、この枝メトリック発生器４によ
り算出された枝メトリックの取り得る状態毎に枝メトリ
ックと過去の枝メトリックとの累積値より新しいパトリ
ックが算出され最尤の状態遷移が選択され保持されるア
キュムレータスイッチ回路５と、この選択結果によりメ
モリ内容を順次更新し最終的に復号データの一方を出力
するパスメモリ６と、この復号データを再符号化する再
符号器７とを含むビタビ復号器において、前記２m 値軟
判定データを分岐入力し一定時間保持するシフトレジス
タ回路８および９と、このシフトレジスタ回路８および
９の出力と再符号器７の出力とを入力し前記復号データ
に対応する部分集合から、それに対応する非符号化ビッ
トを復号データの他方として出力する第二の逆写像回路
１０を含むことを特徴とする。
【００１２】次に、図２を参照して本発明実施例の動作
を説明する。図２は本発明実施例の動作を示すフローチ
ャートである。ここで、情報ビットＮ＝３、符号化ビッ
トＣＢ＝２、非符号化ビットＵＢ＝２としている。符号
化変調において、受信された信号は、直交同期検波さ
れ、得られたＩchおよびＱchデータは、本発明実施例の
ビタビ復号器の前段に設けられた識別回路で２m 値に軟
判定される。ＩchおよびＱchの２m 値軟判定データを入
力端子１および２から入力する（Ｓ１）。第一の逆写像
回路３は、ＩchおよびＱchデータより、各部分集合Ａ、
Ｂ、Ｃ、Ｄの代表信号点を求め（Ｓ２）、各々２4 個の
中の各代表信号点を対応する４ビットに変換する（Ｓ
３）。また、ＩchおよびＱch軟判定データは、シフトレ
ジスタ８および９にも入力され、一定時間保持される
（Ｓ１０）。各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と
受信点とのユークリッド距離に基づく枝メトリックを枝
メトリック発生器４で算出する（Ｓ４）。各枝メトリッ
クは８つの状態（有限状態メモリを３としているので２
3 ＝８となる）に対応するアキュムレータスイッチ回路
５に入力され、各アキュムレータスイッチ回路５は、状
態遷移で得られる系列と受信系列において、枝メトリッ
ク累積値であるパスメトリックが最尤となるものを保持
しており、新しいいくつかの枝メトリックとパスメトリ
ックを各々足し合せ、最尤となるものを再び保持し直し
ている（Ｓ５）。パスメモリ６は、メモリ内容が各アキ
ュムレータスイッチ回路が最尤パスメトリックを選んだ
時の選択情報に基づいて、順次更新され、最終的に復号
データを出力している（Ｓ６）。このとき得られる復号
データは符号化ビットＣＢではなく、ＩＢビットであ
り、この例では１ビットとなる。そこで復号データから
再び符号化ビットを得るために再符号器７により再符号
化が行われる（Ｓ７）。得られる再符号化ビットは部分
集合Ａ、Ｂ、Ｃ、Ｄのいずかを表わし、第二の逆写像回
路１０において、再符号化ビットと、パスメモリ６と再
符号器７の遅延を考慮した段数を備えているシフトレジ
スタ８および９の出力から非符号化ビットを求める（Ｓ
１１）。最後にパスメモリ６の出力と第二の逆写像回路
１０の出力データは出力端子１１および１２より出力さ
れ、推定情報ビットを得る（Ｓ８）。
を説明する。図２は本発明実施例の動作を示すフローチ
ャートである。ここで、情報ビットＮ＝３、符号化ビッ
トＣＢ＝２、非符号化ビットＵＢ＝２としている。符号
化変調において、受信された信号は、直交同期検波さ
れ、得られたＩchおよびＱchデータは、本発明実施例の
ビタビ復号器の前段に設けられた識別回路で２m 値に軟
判定される。ＩchおよびＱchの２m 値軟判定データを入
力端子１および２から入力する（Ｓ１）。第一の逆写像
回路３は、ＩchおよびＱchデータより、各部分集合Ａ、
Ｂ、Ｃ、Ｄの代表信号点を求め（Ｓ２）、各々２4 個の
中の各代表信号点を対応する４ビットに変換する（Ｓ
３）。また、ＩchおよびＱch軟判定データは、シフトレ
ジスタ８および９にも入力され、一定時間保持される
（Ｓ１０）。各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と
受信点とのユークリッド距離に基づく枝メトリックを枝
メトリック発生器４で算出する（Ｓ４）。各枝メトリッ
クは８つの状態（有限状態メモリを３としているので２
3 ＝８となる）に対応するアキュムレータスイッチ回路
５に入力され、各アキュムレータスイッチ回路５は、状
態遷移で得られる系列と受信系列において、枝メトリッ
ク累積値であるパスメトリックが最尤となるものを保持
しており、新しいいくつかの枝メトリックとパスメトリ
ックを各々足し合せ、最尤となるものを再び保持し直し
ている（Ｓ５）。パスメモリ６は、メモリ内容が各アキ
ュムレータスイッチ回路が最尤パスメトリックを選んだ
時の選択情報に基づいて、順次更新され、最終的に復号
データを出力している（Ｓ６）。このとき得られる復号
データは符号化ビットＣＢではなく、ＩＢビットであ
り、この例では１ビットとなる。そこで復号データから
再び符号化ビットを得るために再符号器７により再符号
化が行われる（Ｓ７）。得られる再符号化ビットは部分
集合Ａ、Ｂ、Ｃ、Ｄのいずかを表わし、第二の逆写像回
路１０において、再符号化ビットと、パスメモリ６と再
符号器７の遅延を考慮した段数を備えているシフトレジ
スタ８および９の出力から非符号化ビットを求める（Ｓ
１１）。最後にパスメモリ６の出力と第二の逆写像回路
１０の出力データは出力端子１１および１２より出力さ
れ、推定情報ビットを得る（Ｓ８）。
【００１３】
【発明の効果】以上説明したように本発明は、従来の符
号化変調用ビタビ復号器の各部分集合の代表信号点に対
する非符号化ビットを一定時間保持するシフトレジスタ
の替わりに直接Ｉch、Ｑch軟判定データを一定時間保持
するシフトレジスタを使用したので、 ＵＢ・２CB-2＞ｍ を満足する条件のときは、非符号化ビットを求めるため
の回路構成に必要なゲート数が削除でき、簡素化、小型
化が図れ、ＬＳＩ化においてもコストや消費電力の問題
が緩和される。
号化変調用ビタビ復号器の各部分集合の代表信号点に対
する非符号化ビットを一定時間保持するシフトレジスタ
の替わりに直接Ｉch、Ｑch軟判定データを一定時間保持
するシフトレジスタを使用したので、 ＵＢ・２CB-2＞ｍ を満足する条件のときは、非符号化ビットを求めるため
の回路構成に必要なゲート数が削除でき、簡素化、小型
化が図れ、ＬＳＩ化においてもコストや消費電力の問題
が緩和される。
【図１】本発明実施例のビタビ復号器のブロック図。
【図２】本発明実施例の動作を示すフローチャート。
【図３】従来例のビタビ復号器のブロック図。
１、２、３１、３２ 入力端子 ３、３３、１０ 逆写像回路 ４、３４ 枝メトリック発生器 ５、３５ アキュムレータスイッチ回路 ６、３６ パスメモリ ７、３７ 再符号器 ８、９、３８ シフトレジスタ回路 １１、１２、４０、４１ 出力端子 ３９ セレクタ
Claims (1)
- 【請求項１】 符号化変調された多値軟判定データを入
力しこの多値軟判定データの複数の部分集合の代表信号
点をそれぞれ求め、このそれぞれの代表信号点に対応す
るビットをそれぞれ求める第一の逆写像回路と、前記代
表信号点と軟判定データが示す受信点とのユークリッド
距離に基づく枝メトリックを算出する枝メトリック発生
器と、この枝メトリック発生器により算出された枝メト
リックの取り得る状態毎に枝メトリックと過去の枝メト
リックとの累積値より新しい累積値が算出され最尤の状
態遷移が選択され保持されるアキュムレータスイッチ回
路と、この選択結果によりメモリ内容を順次更新し最終
的に復号データの一方を出力するパスメモリと、この復
号データを再符号化する再符号器とを含むビタビ復号器
において、 前記多値軟判定データを分岐入力し一定時間保持するシ
フトレジスタ回路と、 このシフトレジスタ回路の出力と、前記再符号器の出力
とを入力し前記復号データに対応する部分集合からそれ
に対応する非符号化ビットを復号データの他方として出
力する第二の逆写像回路とを含むことを特徴とするビタ
ビ復号器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133758A JP2755045B2 (ja) | 1992-05-26 | 1992-05-26 | ビタビ復号器 |
| US08/065,145 US5502736A (en) | 1992-05-26 | 1993-05-20 | Viterbi decoder for decoding error-correcting encoded information symbol string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133758A JP2755045B2 (ja) | 1992-05-26 | 1992-05-26 | ビタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327526A true JPH05327526A (ja) | 1993-12-10 |
| JP2755045B2 JP2755045B2 (ja) | 1998-05-20 |
Family
ID=15112264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133758A Expired - Lifetime JP2755045B2 (ja) | 1992-05-26 | 1992-05-26 | ビタビ復号器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5502736A (ja) |
| JP (1) | JP2755045B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403035B1 (ko) * | 1994-06-23 | 2004-03-06 | 오끼 덴끼 고오교 가부시끼가이샤 | 비터비복호방법및비터비복호회로 |
| KR100439211B1 (ko) * | 1996-10-15 | 2004-10-26 | 마쯔시다덴기산교 가부시키가이샤 | 연산처리장치 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366128B2 (ja) * | 1994-09-30 | 2003-01-14 | 富士通株式会社 | ビタビ復号方式を用いた多値符号化信号の復号器 |
| US5987638A (en) * | 1997-04-22 | 1999-11-16 | Lsi Logic Corporation | Apparatus and method for computing the result of a viterbi equation in a single cycle |
| US6089749A (en) * | 1997-07-08 | 2000-07-18 | International Business Machines Corporation | Byte synchronization system and method using an error correcting code |
| CA2306842A1 (en) | 1997-11-03 | 1999-05-14 | Harris Corporation | Receiver for a reconfigurable radio system and method therefor |
| US5987490A (en) * | 1997-11-14 | 1999-11-16 | Lucent Technologies Inc. | Mac processor with efficient Viterbi ACS operation and automatic traceback store |
| US6738949B2 (en) * | 1998-05-13 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Error correction circuit and error correction method |
| US6272661B1 (en) | 1998-12-29 | 2001-08-07 | Texas Instruments Incorporated | Minimum memory implementation of high speed viterbi decoder |
| US7641657B2 (en) * | 2003-06-10 | 2010-01-05 | Trans1, Inc. | Method and apparatus for providing posterior or anterior trans-sacral access to spinal vertebrae |
| US6769090B1 (en) * | 2000-08-14 | 2004-07-27 | Virata Corporation | Unified technique for multi-rate trellis coding and decoding |
| US6693975B2 (en) | 2001-01-26 | 2004-02-17 | Virata Corporation | Low-order HDSL2 transmit filter |
| GB0104037D0 (en) * | 2001-02-19 | 2001-04-04 | Radioscape Ltd | Fast convolutional decoder utilising state pinning |
| AU2002364572A1 (en) * | 2001-12-18 | 2003-07-09 | Globespan Virata Incorporated | System and method for rate enhanced shdsl |
| JP5437874B2 (ja) * | 2010-03-26 | 2014-03-12 | 富士通株式会社 | 受信装置および受信方法 |
| CN102291198B (zh) * | 2010-06-18 | 2014-08-20 | 中兴通讯股份有限公司 | 信道译码方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150369A (en) * | 1989-06-13 | 1992-09-22 | Costa Tony M | High-speed convolutional decoder |
-
1992
- 1992-05-26 JP JP4133758A patent/JP2755045B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-20 US US08/065,145 patent/US5502736A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403035B1 (ko) * | 1994-06-23 | 2004-03-06 | 오끼 덴끼 고오교 가부시끼가이샤 | 비터비복호방법및비터비복호회로 |
| KR100439211B1 (ko) * | 1996-10-15 | 2004-10-26 | 마쯔시다덴기산교 가부시키가이샤 | 연산처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5502736A (en) | 1996-03-26 |
| JP2755045B2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823346A (en) | Maximum likelihood decoder | |
| US4583078A (en) | Serial Viterbi decoder | |
| JPH05327526A (ja) | ビタビ復号器 | |
| US5509021A (en) | Viterbi decoder for decoding error-correcting encoded information symbol string | |
| US5446746A (en) | Path memory apparatus of a viterbi decoder | |
| JP4094809B2 (ja) | 時間可変格子符号 | |
| US5457705A (en) | Method of and system for data transmission employing trellis coded modulation | |
| JP3280183B2 (ja) | 通信システムおよび情報処理方法 | |
| EP1397869A1 (en) | Method of decoding a variable-length codeword sequence | |
| US6272661B1 (en) | Minimum memory implementation of high speed viterbi decoder | |
| JP3264855B2 (ja) | トーレス削除方法を用いるビタビ復号器における生存者メモリ | |
| US5930298A (en) | Viterbi decoder for decoding depunctured code | |
| JPH0316046B2 (ja) | ||
| US5703911A (en) | Decoding method for trellis codes with large free distances | |
| US6697442B1 (en) | Viterbi decoding apparatus capable of shortening a decoding process time duration | |
| US6591395B1 (en) | Memory reduction techniques in a viterbi decoder | |
| US6654929B1 (en) | Viterbi decoder and Viterbi decoding method | |
| US7225393B2 (en) | Viterbi decoder and Viterbi decoding method | |
| WO2002015411A2 (en) | Unified technique for multi-rate trellis coding and decoding | |
| US5751734A (en) | Decoding method and apparatus using trace deletion for Viterbi algorithm | |
| Chandel et al. | Viterbi decoder plain sailing design for TCM decoders | |
| JPH11500298A (ja) | 遷移距離を形成する方法及びセルラー無線システムの受信器 | |
| RU226603U1 (ru) | Устройство для диагностики сигнально-кодовых конструкций | |
| JP2575853B2 (ja) | ビタビ復号回路 | |
| Hasnain et al. | Performance analysis of Viterbi decoder using a DSP technique |