JP3784896B2 - ビタビデコーダの論理ブロック - Google Patents
ビタビデコーダの論理ブロック Download PDFInfo
- Publication number
- JP3784896B2 JP3784896B2 JP27844696A JP27844696A JP3784896B2 JP 3784896 B2 JP3784896 B2 JP 3784896B2 JP 27844696 A JP27844696 A JP 27844696A JP 27844696 A JP27844696 A JP 27844696A JP 3784896 B2 JP3784896 B2 JP 3784896B2
- Authority
- JP
- Japan
- Prior art keywords
- distance
- state
- value
- logic block
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の属する技術分野】
本発明はNの可能な状態のうちの1つにより各サンプリング瞬間の受信端部で限定されるコンボリューションコードによってエンコードされる信号をデコードするための論理ブロックに関する。
【0002】
【従来の技術】
受信端部の全てのNの可能な状態が評価されなければならず、従っていわば予め定められたデータチャンネルに対応するので、これらのNの可能な状態は“データチャンネル”と呼ばれる。この特定のエンコード技術はA. J. Viterbi により開発され、例えば文献(“Convolutional Codes and Their Performance in CommunicationSystems ”、IEEE Transactions on Communications Technology、COM-19、No.5、1971年10月、751 〜772 頁)に詳細に説明されている。通常、これは発明者の名から“ビタビコード化”と名付けられた。送信端部では、任意のデータシーケンスの冗長度は付加的なデータにより増加される。送信または記憶されるデータの保護は内部冗長を設けることによって達成されないが、冗長は選択的にデータへ付加される。これは任意のデータシーケンスが保護形態で送信されることを可能にし、それによってビタビコード化は一般的に応用可能である。消費者−電子装置の分野での1応用例は任意の形態で送信されるか、高記憶容量のためにエラーを生じがちであるデジタル記憶媒体から発生するデジタル化オージオデータの保護である。
【0003】
【発明が解決しようとする課題】
受信端部で、どれが最も本来の情報に対応する可能性のあるデータシーケンスかを決定するために確率分析が複数の受信データワードについて行われる。誤ったデコードデータはそれぞれのデータシーケンスの単一のビットに影響するだけでなく、擾乱効果は広範囲のデータシーケンスにわたって分散される。したがって個々のデータワードの影響は比較的小さく、それ故デコーダは本来の信号の正確でエラーのない内容を再構成してさらに処理するためにその出力で使用することができる。
【0004】
広範囲の受信され再構成されたデータシーケンスだけでなく、現在受信されたデータワードがエラーまたは妨害のために送信端部で異なったことを意味し誤って解釈される場合に、発生したデータシーケンスも記憶される必要があるので、ビタビデコーダを構成するための論理ブロックは非常に大きい。
【0005】
ビタビデコードプロセスでは、全てのNの可能な受信状態が各サンプリング瞬間に受信データに一致する程度に関して検査される。これは理論的に予測された値と受信されたデータワードとを比較して行われる。Nの可能な状態のそれぞれは使用されるビタビエンコード技術に応じた固定したデジタル予測値を割当てられる。受信データワードと予測された値との比較は距離または差の計算を使用して行われる。距離値が小さい程、現在検査されている状態が実際に受信されたデータワードへ割当てられる可能性が高くなる。連続的に距離値を累積することにより、可能性の考慮は既に受信されたデータワードのシーケンスにも及び、従って最も可能性のあるシーケンスは、やがて最小の累積距離値を有する。この累積的評価を通じて単一のエラーはエラーの合計で“消滅”する。
【0006】
付加された距離値の連続評価は従って異なった確率を有する多数のデータシーケンスを生じ、これは各データクロックパルス後に最新に更新されなければならない。個々のデータシーケンスは“通路”と呼ばれる。例えば図5と7参照のグラフィック形態で個々の通路はトレリス図で表されることができる。トレリス図は連続的なサンプリング瞬間を有する水平の時間軸を有し、垂直方向は一種の行配置でNの異なった状態を表す。受信データによって、1つの状態から次の状態への転移は予測された値と受信値とのそれぞれの差を決定することにより評価される。各状態は少なくとも2つの先行する状態から到達されることができ、多重転移の場合にさらに小さいまたは同一の累積距離値を有する各転移のみが使用される意味で選択が行われる。トレリス図では、個々の変換のグラフィックシーケンスはそれぞれの通路を表す。累積された距離値はトレリスの交差で入力され、最も可能性のある通路はトレリス図から容易に明白である。個々の通路は最初は異なりがちであるが、比較的古いサンプリング瞬間に対しては、これらは明らかにエラーのない単一通路に融合し、即ちこれは本来のエラーのない状態のシーケンスを含んでいる。従って、この範囲の状態は正確であることが想定され、それ故以後“候補”と呼ぶ本来のデータは逆ビタビコード化により決定されることができる。従って、各サンプリング瞬間において、最も可能性のある候補が決定され、これは既に決定された候補のシーケンスへ付加され、本来のデータのシーケンスが回復される。
【0007】
それぞれNの可能な状態に関して、関連する通路と累積された差値との両者が決定され記憶されなければならないので、ビタビデコード技術のこの短い説明は実時間で多数のデータが処理され、記憶され、再負荷されなければならないことを示している。各サイクルで、累積された距離値と新しい転移の新しい距離値の決定に加えて、全ての記憶された通路のデータの再負荷が行われる。これは図5および7のトレリス図から容易に明白である。
【0008】
それ故、本発明の目的は、モノリシック集積信号処理回路へ内蔵し高いデータ速度で処理するのに適したフレキシブルなビタビデコーダの複雑性が減少されている回路の論理ブロックを提供することである。
【0009】
【課題を解決するための手段】
本発明によると、この目的を達成するための方法は均一で並列の処理動作を識別するためにデコーダ中の処理を検査し、できる限り多数の機能ユニットが共有されることができることである。
【0010】
本発明の目的は、回路の複雑性の実質的な減少を許容するビタビデコーダの有効なアーキテクチャを提供することにより実現される。アーキテクチャによって、デコーダの大量のデータ通信は論理ブロック内の同時的なデータ通信が狭い空間に限定されるように組織される。これは最適の記憶組織により達成され、それによって個々の状態メモリ近辺の多数のデータバスラインが電子スイッチまたはマルチプレクサにより減少され、最小のデータラインのみがより遠隔なデータバスのために必要とされる。これはまたシステムクロックにロックされた制御信号が電子スイッチを切換えるのに十分であるのでアドレス計算ユニットを簡単にする。請求項1に記載された特徴全体を通じて、最適のメモリ組織が達成される。
【0011】
好ましい実施形態は体系的な特性を使用する距離値の形成に関する。距離計算はさらに概算方法により簡単にされる。距離決定の分解能は付加的な信号ビットを処理する必要なく範囲の有効な形成により増加される。これは特に高い雑音レベルでの雑音抑制を増加し、ほとんど価格を付加せずに品質を改良する。
【0012】
【発明の実施の形態】
本発明と好ましい実施形態を添付図面を参照してより詳細に説明する。
図1はビタビコードを形成するための従来技術の回路を示している。データ源qは本来のデータシーケンスsqを生成し、これは長さK=3のシフトレジスタrq中に書込まれる。シフトレジスタの長さKは一般的にもっと大きい。シフトレジスタに記憶されるデータシーケンスsqは3つの連続的なビットまたはデータ値x(k−2)、x(k−1)、x(k)を含んでおり、後者は最も新しいビットである。個々のサンプリング瞬間は以後kにより示される。P=2のコード多項式にしたがって、新しいコードワードa(k)およびb(k)は記憶されたデータ値から形成される。これらのコードワードは関数g(a)とg(b)にしたがって記憶されたデータの簡単な加算によりビタビエンコーダvcで形成される。瞬間kにおいて形成されるa−およびb−コードワードは例えばマルチプレクサ等の組合わせ回路coにより直列形態に変換され、コードデータシーケンスa、bとして出力される。ビタビコード化プロセスでは、少なくとも2つのコードワードa、bは各サンプリング瞬間kにおいて構成され、しかしながらより精巧なエンコーダでは4つまでのコードワードが構成されることができる。
【0013】
ビタビコード化およびデコード技術では、シフトレジスタrqに記憶されたデータシーケンスは基本的な部分を行い、これは瞬間kにおける“状態st(k)”と呼ばれる。新しく付加されたビット(k)は既に評価されなければならないので、それぞれの状態st(k)は存在するデータシーケンス、即ち瞬間k−1までのデータにより形成される。
【0014】
図2は図1の多項式にしたがって、ビタビコード化ビットシーケンスa(k)、b(k)が本来のデータシーケンスsqから形成される態様をタイミング図により概略的に説明している。新しいビットシーケンスa、bは本来のビットシーケンスsqの二倍のビット速度を有することが認められる。それぞれの瞬間に形成されたコードワードa、bが与えられている。
【0015】
図3では、図2のデータシーケンスの形成が僅かに異なった方法で、即ちシフトレジスタrqと結果的なコードワードa(k)、b(k)のそれぞれの内容にわたって示されている。それぞれの状態st(k)と新しく付加されたビットx(k)から、コードワードは2つの多項式g(a)、g(b)にしたがって形成される。これは図2の瞬間t5乃至t11で示されている。各サンプリングクロックパルスでは、シフトレジスタrqの内容は1位置だけシフトされ、従って新しく付加されたビットx(k)は状態範囲st(k)に移動し、シフトレジスタの長さK=3の端部に到達しシフトレジスタを離れるまでシフトし続ける。
【0016】
ビタビエンコード技術の別の表示が図4に示されている。これはまた図1の多項式に対応し、したがってビタビエンコーダvcのコード化に対応する。表示は8の異なった状態ブロックを示し、これは4つの可能な現在の状態st(k)と4つの可能なそれに続く新しい状態st(k+1)から構成される。過去の状態st(k−1)が左側で示され現在の状態st(k)が右側に示されるならば、方式は丁度同一に見える。各状態ブロックは状態st(k)またはst(k+1)の1つの可能なビットの組合わせを割当てられる。個々の状態ブロックは上昇または下降ビットシーケンスで配置される。
【0017】
左側および右側の回路ブロックは方向線により交差され、これは特定の直後の後続する状態のみが各状態から到達されることができることをシンボル化している。これは例えば図1の対応するデータシーケンスsqが挿入されるならば明白になる。左側の状態のブロックst(k)が正確に図1のシフトレジスタrqの状態に対応し、新しく付加されたビットx(k)はそれぞれの転移ラインへ割当てられ、状態ブロックの右に入力される。現在の状態が00であるならば、例えば新しく付加された0ビットは状態00を生成する。しかしながら新しく付加されたビットx(k)が1であるならば、新しい状態はビットシーケンス10に変化する。方式から、各新しい状態が2つの異なった状態から生じることが明白である。各転移に割当てられたa−、b−コードワードa(k)、b(k)は構成の右側で示されており、関連する転移に対して右側から2番目に位置されている。ビタビエンコード技術の異なった多項式g(a)、g(b)は状態構成の基本構造を変化せず、個々の転移におけるコード値a、bのみが多項式が変化するときに変化する。
【0018】
図5はトレリス図で図2のデータシーケンスのエンコードを示しており、これは前述したようにビタビエンコードまたはデコードで非常に有効である。個々の状態st(k)は行で表され、水平軸は時間軸tである、異なったサンプリング瞬間kにしたがって、異なった状態が次々に到達され、全ての連続状態はいわゆる通路p、p' により接続されている。トレリス図上では、a−、b−コードワードが各瞬間kで与えられる。個々の状態すなわち通路間の接続は鋸歯状の曲線を形成する。図5のトレリス図は2つの並列通路p、p' を示しており、これはシフトレジスタrq中の状態が図1のように観察されるか否か、または先の状態が想定されるか否かによるものである。図5では通路p' は図1および図2の状態に丁度対応する。通路p' はそれぞれのトレリス交差を交差し、本来のデータシーケンスsqのビット値は円で囲まれて入力される。図2および図5の時間軸が同一であるので、通路p' と本来のビットシーケンスsqとコード信号a、bとの関係は容易に明白である。
【0019】
図6は個々の状態が3個のビットを有する別の状態の構成を示している。これはN=8の可能な状態st(k)を与え、後続する状態st(k+1)の場合と丁度同数である。図の下に示されているのは2つの関連する多項式g(a)、g(b)である。状態図が図2の状態図よりも拡張されているが、本発明で使用される基本的な点では一致していることを示している。4つの状態ブロックのグループは4つのそれぞれの転移により接続される。共に属する状態ブロックは同一の大文字により示されており、状態ブロックAから開始される。
【0020】
図7は2つの詳細なトレリス図を示しており、これは図1乃至5と関連して明白でなければならず、同一のサンプリング瞬間t5乃至t11に関連する。図2の本来のデータシーケンスsqは図1の多項式g(a)、g(b)によりエンコードされる。時間範囲t5乃至t8には、図4に従って可能である全ての転移が示されている。図7では、受信端部が考慮され、それは受信されたコード化データa、bが正確であるということが確信できず、それ故ビタビに従って全ての転移および状態が検査されなければならない。図4の状態図から生じた予測されたコード値a、bはそれぞれの転移に割当てられ、受信コード値a(k)、b(k)と比較され、図7の上部図に示されている。予測されたコードワードと受信されたコードワードが同一であるならば、エラー値0はこの転移に対して得られる。均一が一方のコードワードの場合に存在し、非均一が他方のコードワードの場合に存在するならば、結果的なエラーは値1に対応する。2つのコードワードが異なっているならば、エラーは値2を有する。各トレリス交差が2つの転移を介して到達されることができるので、最高のエラー値を有する転移が除外される。図7では、この転移が破線で示され、選択された転移が実線で示されている。個々のトレリス交差は方形であり、累積されたエラー値を含んでいる。瞬間t7では例えばエラー値2、0、2と1は4つの状態00乃至11で累積される。瞬間t11において、対応するエラー値は1、3、2および3である。瞬間t11で状態00から開始する通路は最小のエラーを有するのでおそらく正確な通路である。関連するトレリス交差は二重線の方形として示されている。
【0021】
エラーの効果を表すため、正確な信号b=1の代わりに不正確な信号b=0が図7において瞬間t9で受信された。従ってエラー値1が最初に瞬間t9において正確な通路で生じ、一方、その上に位置する状態はエラーのない転移を検出する。エラーが瞬間t9で生じないならば、他の累積エラー値が結果として生じ、これは右下部のそれぞれのトレリス交差において与えられている。
【0022】
転移の選択は最小の累積エラーを与える転移に依存する。それぞれの転移エラーがより大きいという可能性もかなりある。図7の図から、ある通路はより新しい時間値方向に連続しないことが明らかであり、即ちこれらは“中断”する。他方で、個々の通路が時間をさかのぼって追跡するならば、全ての通路は単一の通路に融合し、これは最も可能性のあるものと見なされることが明白である。例えば、瞬間t11から通路をさかのぼって追跡するとき、一番早いときは瞬間t8で正確な通路を得ることができる。
【0023】
前述のトレリス図は再度図7の下部で示され、トレリス交差は累積エラー値を示さないで、関連するビット値を示している。明瞭にする目的で、上部の図で破線で示されている除外された転移は下部の図面では省略されている。図4も参照して、トレリス交差において示されているビット値はそれぞれの転移から生じる。この再構成されたビット値は本来のデータシーケンスsqの関連するビット値と一致している。この点で、ビタビエンコードの効果は反対にされ、これは所望のデコードに対応する。
【0024】
瞬間t8から瞬間t11までの最も可能性のある通路(p)の再構成されたビットシーケンスは図7の下部で示されている。
【0025】
図8は本発明にしたがったビタビデコーダの論理的ブロックを概略的に示している。基本的な動作は基本的に並列で行われることができることをアーキテクチャは考慮している。図6の状態構成を再度参照する。ここで設定されている状態ブロックA1乃至A4はビタビ動作に対する全ての交換可能な情報を含んだ閉グループを形成する。各状態ブロックと関係するのは各通路pと各累積された距離値Dのメモリ装置m(図4参照)であり、これは簡潔にする目的で図6の状態構成では示されていないが本質的に知られている。第1、第2の状態メモリA1、A2は第3、第4の状態メモリA3、A4の新しい内容を形成するために必要とされる情報を含んでいる。ビタビコード化技術の基本的な規則にしたがって、論理的動作がオペレータBPで行われ、そのデータ入力には第1、第2の状態メモリA1、A2の内容が供給される。新しい累積された距離値Dを形成するため、オペレータには距離コンピュータDRから、2つの転移のそれぞれに対する1および0の距離値d1、d0が供給され、これは論理0および1レベルに対する距離を決定する。これらは絶対距離値であり、コードワードa(k)、b(k)のアナログ受信レベルとさらに可能なコードワードから生じる。距離計算のために予測された値a' 、b' およびその他が必要とされ、それらは検査されるそれぞれの状態st(k)に対するテーブルメモリMTのテーブルTから読取られることができる。必要ならば記憶されたテーブルは再度プログラムされ、または異なったビタビコードを処理することができるように異なったセットで存在してもよい。最後にオペレータBPは遅延装置V1、V2を介して新しい内容を第3、第4の状態メモリA3、A4に書込む。
【0026】
本発明にしたがってN個の状態メモリmを組織化するとき、N個の状態メモリの単一の組のみを使用することが可能であり、それにもかかわらず並列して1以上のグループを処理する。これは例えば情報の古い内容が別のグループ、図6ではグループCで処理されるために読取られるまで、第4の状態メモリA4へ書込む情報を保持する遅延装置V1、V2により可能にされる。新しい内容が第3の状態メモリA3へ書込まれなければならず、これは既に第1の状態メモリA1として読取られているので第1の状態メモリA1は問題をもたない。これは変形されたメモリ内容を同一メモリへ一般的に書戻しすることに対応する。後続するグループBでのみ新しい内容で負荷されなければならず、従って読取りおよび書込み動作はあらゆる衝突状態では生じないので第2の状態メモリA2もまた問題がない。
【0027】
第2のグループBが考慮されるならば、これは第1のグループAにほぼ類似して動作するが、状態メモリB3は書込み期間中に遅延装置を必要としないことがそれほど容易に明白ではない。対照的に、均一位置の状態メモリC2が後続のグループCでのみ読取られるので、遅延装置は状態メモリB4の場合に再度必要とされる。同一方法で並列にAおよびBグループとCおよびDグループを処理することさえ可能であり、それによって処理速度は二倍にされる。実際のビタビデコーダは例えば64状態を処理しなければならないので、このような並列処理ブロックは非常に有効であることが証明され、必要とされる回路量の増加が僅かにしか許されないならば、より有効である。
【0028】
2進上昇状態にしたがって配置されたN個の状態のメモリmが数字0乃至N−1を割当てられたならば、関連する読取りおよび書込みバスを有するメモリ組織は特に簡単になり、以下のように分離される。
【0029】
0乃至N/2の、第1の領域ET(=偶数の上部)への偶数番号の状態メモリと、
1乃至N/2−1の、第2の領域OT(=奇数の上部)への奇数番号の状態メモリと、
N/2乃至N−2の、第3の領域EB(=偶数の下部)への偶数番号の状態メモリと、
N/2+2乃至N−1の、第4の領域OB(=奇数の下部)への奇数番号の状態メモリ。
【0030】
これらの領域の構成後、新しい番号付与が行われることができ、各領域は開始値(例えば0)で開始し、終了値N/4−1で終了する。グループ(例えばグループA)の全てのメンバーは同一番号を有し、これは増分アドレスとしても考えられる。このメモリ組織は図8の論理ブロックで使用される。電子スイッチまたはマルチプレクサS1乃至S4により、必要とされるそれぞれのデータバスは個々の領域とオペレータBPとの間で切換えられる。クロック発生器CLは必要な制御クロックe、r、wとシステムクロックclとを提供する。増分とその制御は図8では示されていない。
【0031】
オペレータBPはまた累積された距離値Dと、関連する候補Kiを選択回路AWへ供給し、これは最小の距離値Dmin、従って関連する候補Kiを決定し、再構成された出力データ値o(k)として出力される。最小の距離値Dminは加重係数1/g(例えば1/4)により乗算され、距離コンピュータDRの減数入力に供給され、この値Dminはオバーフローを阻止するために累積距離値Dから連続して減算される。
【0032】
絶対距離値d1、d0は図9の表示にしたがって決定される。受信されたアナログ信号uは予め定められた電圧レベルu1とu0にしたがって論理0または論理1としてデジタル情報を含んでいる。この電圧レベルからのそれぞれの偏差値d0またはd1は0の上または1の距離を与え、これはA/D変換の分解能にしたがって量子化される。平均電圧レベルumは穴あけ処理で使用される中性値を形成する。これはよく知られているようにビタビエンコードが行われる時に送信されるデータ速度を減少する。
【0033】
図10で示されているように、レベルu0とu1との間の予め定められた電圧範囲は予め定められた数のビットによって偶数の範囲(範囲A参照)のみに分解されるので、これは絶対距離と相対距離との両者に供給される。相対距離は実際の電圧差とは無関係であり、2進数により量子化された相対位置を示すだけである。中性値または中性距離dnは正確に平均電圧umを示し、付加的なビットによってしか形成されることができない。しかしながら、2.1ビットを有する範囲Bを参照してこれは分解能を改良しない。分解能を改良するために付加的なビットが0乃至1の論理範囲全体に対しても使用されることができるように、決定された距離値d0、d1を(2B −1)/2B により乗算することによって、範囲は例えば量子範囲の奇数2B −1に分割される。従って個々の範囲は規則的に小さい値により減少され、それによって付加的な範囲が得られる。これは奇数番号の量子範囲を提供する。Bは個々の量子範囲がエンコードされるビットの数であり、A/Dコンバータの分解能はBビットの相対的距離情報を有する分解能よりも微細である。任意の場合、量子範囲(1乃至7、図10の範囲011参照)の中間2B/2−1が中性位置dnと同一の2進値011を有する。
【図面の簡単な説明】
【図1】ビタビコードを形成する従来技術の回路の概略図。
【図2】図1の回路のパルスのグラフ。
【図3】図1の回路のデータおよび状態シーケンスの概略図。
【図4】図1の回路のN=4状態および関連する転移を有する構成の概略図。
【図5】図1の回路のトレリス図。
【図6】本発明にしたがったメモリ解析によるN=8に対する構成の概略図。
【図7】図2を参照した2つの詳細なトレリス図。
【図8】本発明にしたがった論理ブロックのアーキテクチャの概略図。
【図9】時間図による距離値決定を示したグラフ。
【図10】距離値決定期間中の範囲の有効な構造の概略図。
Claims (10)
- 送信されるデータチャンネルがN個の可能な状態のうちの1つにより受信の各瞬間で限定されるコンボリューションコードによってエンコードされるデータシーケンスをデコードし、
それぞれ関連する通路および累積された距離値(D)を記憶するN個の状態メモリ(m)と、
テーブル(T)に記憶されたデータ(a ' ,b ' )を受信データ(a(k),b(k))と比較することによって前記N個の状態メモリの新しい内容を形成する制御および計算部分(DR,BP,AW,CL,S 1 〜S 4 )と、
累積された距離値(D)および新しい距離値(d 1 ,d 2 )を生成して前記N個の状態メモリ(m)中に記憶させる距離コンピュータ(DR)と、
関連する通路の最も古い転移からのデータ値としての候補(K i )を決定するオペレータ(BP)と、
累積された距離値(D)から最小の距離値(D min )を生成し、出力ビット(o(k )) として関連する候補(K i )が得られる転移を付勢する選択回路(AW)とを具備している論理ブロックにおいて、
前記N個の状態メモリ(m)は並列の処理ブロックで組合わされ、並列に処理される最小のグループとして第1、第2、第3および第4の状態メモリ(A 1 ,A 2 ,A 3 ,A 4 )を含むグループ(A)が形成され、そのグループにおいて読取られる第1および第2の状態メモリ(A 1 ,A 2 )と、書込まれる第3および第4の状態メモリ(A 3 ,A 4 )は4つの転移を介して連結され、
前記距離コンピュータ(DR)は新しい距離値(d 1 ,d 2 )および累積された距離値(D)をグループ(A 1 〜A 4 )の4つの転移のそれぞれに対して生成し、
前記オペレータ(BP)は前記グループ(A 1 〜A 4 )内において新しく書込まれる第3および第4の状態メモリ(A 3 ,A 4 )のそれぞれに対してより小さい累積された距離値(D)の関数として2つの可能な転移のうちの1つを付勢し、
現在のグループ(A)の第3、第4の状態メモリ(A3 ,A4 )への新しい内容の書込みのための転移は、現在のグループ(A 1 〜A 4 )中の古い内容の読取りと、新しい内容の書込みとの間の時間差を補償する機能を行う遅延装置(V 1 ,V 2 )を含んでいることを特徴とする論理ブロック。 - N個の状態メモリは2進上昇順にしたがって配置され、それにより各グループ(A 1 〜A 4 )で第1、第2の状態メモリ(A 1 ,A 2 )が隣接対を形成し、第3、第4の状態メモリ(A 3 ,A 4 )はN/2の記憶位置だけ離れていることを特徴とする請求項1記載の論理ブロック。
- N個の状態メモリは2進上昇順にしたがって配置され、上昇順序で0乃至N−1の番号を割当てられ、前記番号にしたがって、
第1の領域(FT)を形成する0からN/2−2までの偶数番号の状態メモリと、
第2の領域(OT)を形成する1からN/2−1までの奇数番号の状態メモリと、
第3の領域(EB)を形成するN/2からN−2までの偶数番号の状態メモリと、
第4の領域(OB)を形成するN/2+1からN−1までの奇数番号の状態メモリとの4つの同様の領域に分割され、
N個の状態メモリは適切な領域(FT,OT,EB,OB)と、それぞれの領域中の状態メモリの相対的位置を規定するインクリメント可能なアドレスを介してアドレスされ、前記位置は開始値(0)で開始し、終了値(N/4−1)で終了することを特徴とする請求項2記載の論理ブロック。 - 第1乃至第4の領域(FT,OT,EB,OB)中の状態メモリを選択する評価サイクル中に、制御および計算部分は開始値(0)で開始し、終了値(N/4−1)までインクリメント可能なアドレスをインクリメントし、第1乃至第4の領域(FT,OT,EB,OB)の選択は制御および計算部分(DR,BP,AW,CL,S 1 〜S 4 )において決定されたシーケンスにしたがって行われることを特徴とする請求項3記載の論理ブロック。
- 前記4つの領域(FT,OT,EB,OB)はそれぞれ別々の読取りバスと別々の書込みバスに接続され、4つの読取りバスと4つの書込みバスの選択は制御および計算部分により制御されるスイッチまたはマルチプレクサ装置(S 1 〜S 4 )により行われることを特徴とする請求項4記載の論理ブロック。
- 距離値(d 0 ,d 1 )は論理0および1位置への距離として距離コンピュータ(DR)において受信されたデータ対(a(k),b(k))から決定されることを特徴とする請求項1乃至5のいずれか1項記載の論理ブロック。
- 論理0および1位置の間のアナログまたは論理距離範囲は受信信号により決定され、量子範囲の奇数(2 B −1)に分割され、量子範囲はBビットにより連続的にエンコードされ、中間量子範囲(2B /2−1)はまた中性距離値(dn)として機能することを特徴とする請求項1乃至6のいずれか1項記載の論理ブロック。
- 距離コンピュータ(DR)において、距離値は値1よりも小さい予め定められた係数(( 2 B −1)/2 B )により乗算され、その積が得られ、それは2進コード化されたデジットとして与えられ、Bの上位桁ビットは相対的な距離値を形成するために使用され、それは個々の量子範囲に割当てられることを特徴とする請求項7記載の論理ブロック。
- 距離コンピュータ(DR)において、Bビットの切断前にオフセット値が積に加算され、それはそのビット数に関して短くされず、前記オフセット値は中間量子範囲が中性距離値(dn)に関して対称的であるように予め設定されることを特徴とする請求項8記載の論理ブロック。
- 絶対距離値(d 1 ,d 2 )が近似方法を使用して決定されることを特徴とする請求項1乃至9のいずれか1項記載の論理ブロック。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95116616A EP0769853B1 (de) | 1995-10-21 | 1995-10-21 | Logischer Block für einen Viterbi-Decoder |
DE95116616.4 | 1995-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09238086A JPH09238086A (ja) | 1997-09-09 |
JP3784896B2 true JP3784896B2 (ja) | 2006-06-14 |
Family
ID=8219737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27844696A Expired - Fee Related JP3784896B2 (ja) | 1995-10-21 | 1996-10-21 | ビタビデコーダの論理ブロック |
Country Status (5)
Country | Link |
---|---|
US (1) | US5887036A (ja) |
EP (1) | EP0769853B1 (ja) |
JP (1) | JP3784896B2 (ja) |
KR (1) | KR100371950B1 (ja) |
DE (1) | DE59509663D1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0963048A3 (en) * | 1998-06-01 | 2001-02-07 | Her Majesty The Queen In Right Of Canada as represented by the Minister of Industry | Max-log-APP decoding and related turbo decoding |
US6477680B2 (en) * | 1998-06-26 | 2002-11-05 | Agere Systems Inc. | Area-efficient convolutional decoder |
US6381271B1 (en) * | 1998-08-17 | 2002-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Low complexity decision feedback sequence estimation |
US6597743B1 (en) | 1999-12-07 | 2003-07-22 | Ericsson Inc. | Reduced search symbol estimation algorithm |
DE102004038754A1 (de) * | 2004-08-09 | 2006-02-23 | Micronas Gmbh | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
KR100594043B1 (ko) | 2004-11-08 | 2006-06-30 | 삼성전자주식회사 | 고속 터보 디코더에서 병행방식의 디 래이트 매칭을수행하는 입력 버퍼 장치 |
US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
US8111767B2 (en) * | 2007-05-31 | 2012-02-07 | Renesas Electronics Corporation | Adaptive sliding block Viterbi decoder |
FR2946480B1 (fr) * | 2009-06-09 | 2011-06-17 | Thales Sa | Recepteur equipe d'un decodeur de viterbi a treillis |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4536878A (en) * | 1982-09-20 | 1985-08-20 | Sperry Corporation | Bit serial convolutional decoder for VLSI implementation |
DE3639753A1 (de) * | 1986-11-21 | 1988-06-01 | Inst Rundfunktechnik Gmbh | Verfahren zum uebertragen digitalisierter tonsignale |
US4998253A (en) * | 1988-03-11 | 1991-03-05 | Kokusai Denshin Denwa Co., Ltd. | Syndrome sequential decoder |
US5068859A (en) * | 1989-06-19 | 1991-11-26 | California Institute Of Technology | Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph |
CA2074174A1 (en) * | 1990-11-19 | 1992-05-20 | Takao Sugawara | Maximum likelihood decoding method and device thereof |
KR930004862B1 (ko) * | 1990-12-17 | 1993-06-09 | 삼성전자 주식회사 | 상태 평가량 기억장치 |
US5233629A (en) * | 1991-07-26 | 1993-08-03 | General Instrument Corporation | Method and apparatus for communicating digital data using trellis coded qam |
US5416787A (en) * | 1991-07-30 | 1995-05-16 | Kabushiki Kaisha Toshiba | Method and apparatus for encoding and decoding convolutional codes |
US5363408A (en) * | 1992-03-24 | 1994-11-08 | General Instrument Corporation | Mode selective quadrature amplitude modulation communication system |
US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
AU5550694A (en) * | 1992-11-06 | 1994-06-08 | Pericle Communications Company | Adaptive data rate modem |
JP3250363B2 (ja) * | 1993-05-20 | 2002-01-28 | 松下電器産業株式会社 | 演算装置 |
-
1995
- 1995-10-21 EP EP95116616A patent/EP0769853B1/de not_active Expired - Lifetime
- 1995-10-21 DE DE59509663T patent/DE59509663D1/de not_active Expired - Lifetime
-
1996
- 1996-10-03 US US08/729,672 patent/US5887036A/en not_active Expired - Lifetime
- 1996-10-18 KR KR1019960046636A patent/KR100371950B1/ko not_active IP Right Cessation
- 1996-10-21 JP JP27844696A patent/JP3784896B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0769853B1 (de) | 2001-10-04 |
DE59509663D1 (de) | 2001-11-08 |
KR100371950B1 (ko) | 2003-04-10 |
JPH09238086A (ja) | 1997-09-09 |
EP0769853A1 (de) | 1997-04-23 |
US5887036A (en) | 1999-03-23 |
KR970024635A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5787127A (en) | Viterbi decoding method and apparatus with balance among memory and processing requirements | |
US4015238A (en) | Metric updater for maximum likelihood decoder | |
US6105159A (en) | Trellis code with improved error propagation | |
EP1102408B1 (en) | Viterbi decoder | |
US4979175A (en) | State metric memory arrangement for a viterbi decoder | |
JPH11154874A (ja) | ビタビデコーダ | |
JPH11186919A (ja) | ビタビ復号装置 | |
EP1724934A1 (en) | Method of maximum a posteriori probability decoding and decoding apparatus | |
JPH0653844A (ja) | 状態評価量記憶装置 | |
JP3784896B2 (ja) | ビタビデコーダの論理ブロック | |
KR100779782B1 (ko) | 비터비 디코더 용 고속 acs 유닛 | |
US5257263A (en) | Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm | |
US7035356B1 (en) | Efficient method for traceback decoding of trellis (Viterbi) codes | |
EP1755228A1 (en) | Viterbi decoding apparatus and viterbi decoding method | |
JPH0951278A (ja) | ビタビ復号器 | |
US20020112211A1 (en) | Minimum error detection in a viterbi decoder | |
JP4047697B2 (ja) | ビタビ復号装置 | |
WO2001003308A1 (en) | Viterbi decoder | |
JP3837913B2 (ja) | ビタビ復号器 | |
KR100332408B1 (ko) | 비터비 디코더의 생존경로 메트릭 메모리 장치 | |
JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
JPH0537402A (ja) | ビタビ復号器 | |
KR20040031323A (ko) | 비터비 복호기의 경로 메트릭 저장 장치 및 방법 | |
JPH1056389A (ja) | ビタビ復号器用パスメモリユニットおよび復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |