JPH09238086A - ビタビデコーダの論理ブロック - Google Patents
ビタビデコーダの論理ブロックInfo
- Publication number
- JPH09238086A JPH09238086A JP8278446A JP27844696A JPH09238086A JP H09238086 A JPH09238086 A JP H09238086A JP 8278446 A JP8278446 A JP 8278446A JP 27844696 A JP27844696 A JP 27844696A JP H09238086 A JPH09238086 A JP H09238086A
- Authority
- JP
- Japan
- Prior art keywords
- state
- distance
- value
- state memory
- logic block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 本発明は、Ｎ個の状態が評価されるコンボリ
ューションコードによりコード化されるデータシーケン
スをデコードする構成の簡単な論理ブロックを提供する
ことを目的とする。 【解決手段】 状態は通路ｐと累積距離値Ｄとを記憶す
るＮ状態メモリｍに割当てられ、Ｎ状態メモリｍは並列
の処理ブロックと関連され、各処理ブロックは並列処理
される最小のグループとして読取られる２つの状態メモ
リA1, A2と、書込まれる２つの状態メモリA3, A4が４つ
の転移を介して連結され、制御および計算部分BP, AWが
受信データとテーブルＴに記憶されたデータを比較し新
しい距離値を決定して各転移の累積距離値Ｄを計算して
候補Kiが出力される転移を選択し、書込まれる２つの状
態メモリA3, A4への新しい書込みが遅延装置V1, V2を介
して行われ、古い内容の読取りと、新しい内容の書込み
との時間差を補償する。
ューションコードによりコード化されるデータシーケン
スをデコードする構成の簡単な論理ブロックを提供する
ことを目的とする。 【解決手段】 状態は通路ｐと累積距離値Ｄとを記憶す
るＮ状態メモリｍに割当てられ、Ｎ状態メモリｍは並列
の処理ブロックと関連され、各処理ブロックは並列処理
される最小のグループとして読取られる２つの状態メモ
リA1, A2と、書込まれる２つの状態メモリA3, A4が４つ
の転移を介して連結され、制御および計算部分BP, AWが
受信データとテーブルＴに記憶されたデータを比較し新
しい距離値を決定して各転移の累積距離値Ｄを計算して
候補Kiが出力される転移を選択し、書込まれる２つの状
態メモリA3, A4への新しい書込みが遅延装置V1, V2を介
して行われ、古い内容の読取りと、新しい内容の書込み
との時間差を補償する。
Description
【０００１】
【発明の属する技術分野】本発明はＮの可能な状態のう
ちの１つにより各サンプリング瞬間の受信端部で限定さ
れるコンボリューションコードによってエンコードされ
る信号をデコードするための論理ブロックに関する。
ちの１つにより各サンプリング瞬間の受信端部で限定さ
れるコンボリューションコードによってエンコードされ
る信号をデコードするための論理ブロックに関する。
【０００２】
【従来の技術】受信端部の全てのＮの可能な状態が評価
されなければならず、従っていわば予め定められたデー
タチャンネルに対応するので、これらのＮの可能な状態
は“データチャンネル”と呼ばれる。この特定のエンコ
ード技術はA. J. Viterbi により開発され、例えば文献
（“Convolutional Codes and Their Performance in C
ommunicationSystems ”、IEEE Transactions on Commu
nications Technology、COM-19、No.5、1971年10月、75
1 〜772 頁）に詳細に説明されている。通常、これは発
明者の名から“ビタビコード化”と名付けられた。送信
端部では、任意のデータシーケンスの冗長度は付加的な
データにより増加される。送信または記憶されるデータ
の保護は内部冗長を設けることによって達成されない
が、冗長は選択的にデータへ付加される。これは任意の
データシーケンスが保護形態で送信されることを可能に
し、それによってビタビコード化は一般的に応用可能で
ある。消費者−電子装置の分野での１応用例は任意の形
態で送信されるか、高記憶容量のためにエラーを生じが
ちであるデジタル記憶媒体から発生するデジタル化オー
ジオデータの保護である。
されなければならず、従っていわば予め定められたデー
タチャンネルに対応するので、これらのＮの可能な状態
は“データチャンネル”と呼ばれる。この特定のエンコ
ード技術はA. J. Viterbi により開発され、例えば文献
（“Convolutional Codes and Their Performance in C
ommunicationSystems ”、IEEE Transactions on Commu
nications Technology、COM-19、No.5、1971年10月、75
1 〜772 頁）に詳細に説明されている。通常、これは発
明者の名から“ビタビコード化”と名付けられた。送信
端部では、任意のデータシーケンスの冗長度は付加的な
データにより増加される。送信または記憶されるデータ
の保護は内部冗長を設けることによって達成されない
が、冗長は選択的にデータへ付加される。これは任意の
データシーケンスが保護形態で送信されることを可能に
し、それによってビタビコード化は一般的に応用可能で
ある。消費者−電子装置の分野での１応用例は任意の形
態で送信されるか、高記憶容量のためにエラーを生じが
ちであるデジタル記憶媒体から発生するデジタル化オー
ジオデータの保護である。
【０００３】
【発明が解決しようとする課題】受信端部で、どれが最
も本来の情報に対応する可能性のあるデータシーケンス
かを決定するために確率分析が複数の受信データワード
について行われる。誤ったデコードデータはそれぞれの
データシーケンスの単一のビットに影響するだけでな
く、擾乱効果は広範囲のデータシーケンスにわたって分
散される。したがって個々のデータワードの影響は比較
的小さく、それ故デコーダは本来の信号の正確でエラー
のない内容を再構成してさらに処理するためにその出力
で使用することができる。
も本来の情報に対応する可能性のあるデータシーケンス
かを決定するために確率分析が複数の受信データワード
について行われる。誤ったデコードデータはそれぞれの
データシーケンスの単一のビットに影響するだけでな
く、擾乱効果は広範囲のデータシーケンスにわたって分
散される。したがって個々のデータワードの影響は比較
的小さく、それ故デコーダは本来の信号の正確でエラー
のない内容を再構成してさらに処理するためにその出力
で使用することができる。
【０００４】広範囲の受信され再構成されたデータシー
ケンスだけでなく、現在受信されたデータワードがエラ
ーまたは妨害のために送信端部で異なったことを意味し
誤って解釈される場合に、発生したデータシーケンスも
記憶される必要があるので、ビタビデコーダを構成する
ための論理ブロックは非常に大きい。
ケンスだけでなく、現在受信されたデータワードがエラ
ーまたは妨害のために送信端部で異なったことを意味し
誤って解釈される場合に、発生したデータシーケンスも
記憶される必要があるので、ビタビデコーダを構成する
ための論理ブロックは非常に大きい。
【０００５】ビタビデコードプロセスでは、全てのＮの
可能な受信状態が各サンプリング瞬間に受信データに一
致する程度に関して検査される。これは理論的に予測さ
れた値と受信されたデータワードとを比較して行われ
る。Ｎの可能な状態のそれぞれは使用されるビタビエン
コード技術に応じた固定したデジタル予測値を割当てら
れる。受信データワードと予測された値との比較は距離
または差の計算を使用して行われる。距離値が小さい
程、現在検査されている状態が実際に受信されたデータ
ワードへ割当てられる可能性が高くなる。連続的に距離
値を累積することにより、可能性の考慮は既に受信され
たデータワードのシーケンスにも及び、従って最も可能
性のあるシーケンスは、やがて最小の累積距離値を有す
る。この累積的評価を通じて単一のエラーはエラーの合
計で“消滅”する。
可能な受信状態が各サンプリング瞬間に受信データに一
致する程度に関して検査される。これは理論的に予測さ
れた値と受信されたデータワードとを比較して行われ
る。Ｎの可能な状態のそれぞれは使用されるビタビエン
コード技術に応じた固定したデジタル予測値を割当てら
れる。受信データワードと予測された値との比較は距離
または差の計算を使用して行われる。距離値が小さい
程、現在検査されている状態が実際に受信されたデータ
ワードへ割当てられる可能性が高くなる。連続的に距離
値を累積することにより、可能性の考慮は既に受信され
たデータワードのシーケンスにも及び、従って最も可能
性のあるシーケンスは、やがて最小の累積距離値を有す
る。この累積的評価を通じて単一のエラーはエラーの合
計で“消滅”する。
【０００６】付加された距離値の連続評価は従って異な
った確率を有する多数のデータシーケンスを生じ、これ
は各データクロックパルス後に最新に更新されなければ
ならない。個々のデータシーケンスは“通路”と呼ばれ
る。例えば図５と７参照のグラフィック形態で個々の通
路はトレリス図で表されることができる。トレリス図は
連続的なサンプリング瞬間を有する水平の時間軸を有
し、垂直方向は一種の行配置でＮの異なった状態を表
す。受信データによって、１つの状態から次の状態への
転移は予測された値と受信値とのそれぞれの差を決定す
ることにより評価される。各状態は少なくとも２つの先
行する状態から到達されることができ、多重転移の場合
にさらに小さいまたは同一の累積距離値を有する各転移
のみが使用される意味で選択が行われる。トレリス図で
は、個々の変換のグラフィックシーケンスはそれぞれの
通路を表す。累積された距離値はトレリスの交差で入力
され、最も可能性のある通路はトレリス図から容易に明
白である。個々の通路は最初は異なりがちであるが、比
較的古いサンプリング瞬間に対しては、これらは明らか
にエラーのない単一通路に融合し、即ちこれは本来のエ
ラーのない状態のシーケンスを含んでいる。従って、こ
の範囲の状態は正確であることが想定され、それ故以後
“候補”と呼ぶ本来のデータは逆ビタビコード化により
決定されることができる。従って、各サンプリング瞬間
において、最も可能性のある候補が決定され、これは既
に決定された候補のシーケンスへ付加され、本来のデー
タのシーケンスが回復される。
った確率を有する多数のデータシーケンスを生じ、これ
は各データクロックパルス後に最新に更新されなければ
ならない。個々のデータシーケンスは“通路”と呼ばれ
る。例えば図５と７参照のグラフィック形態で個々の通
路はトレリス図で表されることができる。トレリス図は
連続的なサンプリング瞬間を有する水平の時間軸を有
し、垂直方向は一種の行配置でＮの異なった状態を表
す。受信データによって、１つの状態から次の状態への
転移は予測された値と受信値とのそれぞれの差を決定す
ることにより評価される。各状態は少なくとも２つの先
行する状態から到達されることができ、多重転移の場合
にさらに小さいまたは同一の累積距離値を有する各転移
のみが使用される意味で選択が行われる。トレリス図で
は、個々の変換のグラフィックシーケンスはそれぞれの
通路を表す。累積された距離値はトレリスの交差で入力
され、最も可能性のある通路はトレリス図から容易に明
白である。個々の通路は最初は異なりがちであるが、比
較的古いサンプリング瞬間に対しては、これらは明らか
にエラーのない単一通路に融合し、即ちこれは本来のエ
ラーのない状態のシーケンスを含んでいる。従って、こ
の範囲の状態は正確であることが想定され、それ故以後
“候補”と呼ぶ本来のデータは逆ビタビコード化により
決定されることができる。従って、各サンプリング瞬間
において、最も可能性のある候補が決定され、これは既
に決定された候補のシーケンスへ付加され、本来のデー
タのシーケンスが回復される。
【０００７】それぞれＮの可能な状態に関して、関連す
る通路と累積された差値との両者が決定され記憶されな
ければならないので、ビタビデコード技術のこの短い説
明は実時間で多数のデータが処理され、記憶され、再負
荷されなければならないことを示している。各サイクル
で、累積された距離値と新しい転移の新しい距離値の決
定に加えて、全ての記憶された通路のデータの再負荷が
行われる。これは図５および７のトレリス図から容易に
明白である。
る通路と累積された差値との両者が決定され記憶されな
ければならないので、ビタビデコード技術のこの短い説
明は実時間で多数のデータが処理され、記憶され、再負
荷されなければならないことを示している。各サイクル
で、累積された距離値と新しい転移の新しい距離値の決
定に加えて、全ての記憶された通路のデータの再負荷が
行われる。これは図５および７のトレリス図から容易に
明白である。
【０００８】それ故、本発明の目的は、モノリシック集
積信号処理回路へ内蔵し高いデータ速度で処理するのに
適したフレキシブルなビタビデコーダの複雑性が減少さ
れている回路の論理ブロックを提供することである。
積信号処理回路へ内蔵し高いデータ速度で処理するのに
適したフレキシブルなビタビデコーダの複雑性が減少さ
れている回路の論理ブロックを提供することである。
【０００９】
【課題を解決するための手段】本発明によると、この目
的を達成するための方法は均一で並列の処理動作を識別
するためにデコーダ中の処理を検査し、できる限り多数
の機能ユニットが共有されることができることである。
的を達成するための方法は均一で並列の処理動作を識別
するためにデコーダ中の処理を検査し、できる限り多数
の機能ユニットが共有されることができることである。
【００１０】本発明の目的は、回路の複雑性の実質的な
減少を許容するビタビデコーダの有効なアーキテクチャ
を提供することにより実現される。アーキテクチャによ
って、デコーダの大量のデータ通信は論理ブロック内の
同時的なデータ通信が狭い空間に限定されるように組織
される。これは最適の記憶組織により達成され、それに
よって個々の状態メモリ近辺の多数のデータバスライン
が電子スイッチまたはマルチプレクサにより減少され、
最小のデータラインのみがより遠隔なデータバスのため
に必要とされる。これはまたシステムクロックにロック
された制御信号が電子スイッチを切換えるのに十分であ
るのでアドレス計算ユニットを簡単にする。請求項１に
記載された特徴全体を通じて、最適のメモリ組織が達成
される。
減少を許容するビタビデコーダの有効なアーキテクチャ
を提供することにより実現される。アーキテクチャによ
って、デコーダの大量のデータ通信は論理ブロック内の
同時的なデータ通信が狭い空間に限定されるように組織
される。これは最適の記憶組織により達成され、それに
よって個々の状態メモリ近辺の多数のデータバスライン
が電子スイッチまたはマルチプレクサにより減少され、
最小のデータラインのみがより遠隔なデータバスのため
に必要とされる。これはまたシステムクロックにロック
された制御信号が電子スイッチを切換えるのに十分であ
るのでアドレス計算ユニットを簡単にする。請求項１に
記載された特徴全体を通じて、最適のメモリ組織が達成
される。
【００１１】好ましい実施形態は体系的な特性を使用す
る距離値の形成に関する。距離計算はさらに概算方法に
より簡単にされる。距離決定の分解能は付加的な信号ビ
ットを処理する必要なく範囲の有効な形成により増加さ
れる。これは特に高い雑音レベルでの雑音抑制を増加
し、ほとんど価格を付加せずに品質を改良する。
る距離値の形成に関する。距離計算はさらに概算方法に
より簡単にされる。距離決定の分解能は付加的な信号ビ
ットを処理する必要なく範囲の有効な形成により増加さ
れる。これは特に高い雑音レベルでの雑音抑制を増加
し、ほとんど価格を付加せずに品質を改良する。
【００１２】
【発明の実施の形態】本発明と好ましい実施形態を添付
図面を参照してより詳細に説明する。図１はビタビコー
ドを形成するための従来技術の回路を示している。デー
タ源ｑは本来のデータシーケンスｓｑを生成し、これは
長さＫ＝３のシフトレジスタｒｑ中に書込まれる。シフ
トレジスタの長さＫは一般的にもっと大きい。シフトレ
ジスタに記憶されるデータシーケンスｓｑは３つの連続
的なビットまたはデータ値ｘ（ｋ−２）、ｘ（ｋ−
１）、ｘ（ｋ）を含んでおり、後者は最も新しいビット
である。個々のサンプリング瞬間は以後ｋにより示され
る。Ｐ＝２のコード多項式にしたがって、新しいコード
ワードａ（ｋ）およびｂ（ｋ）は記憶されたデータ値か
ら形成される。これらのコードワードは関数ｇ（ａ）と
ｇ（ｂ）にしたがって記憶されたデータの簡単な加算に
よりビタビエンコーダｖｃで形成される。瞬間ｋにおい
て形成されるａ−およびｂ−コードワードは例えばマル
チプレクサ等の組合わせ回路ｃｏにより直列形態に変換
され、コードデータシーケンスａ、ｂとして出力され
る。ビタビコード化プロセスでは、少なくとも２つのコ
ードワードａ、ｂは各サンプリング瞬間ｋにおいて構成
され、しかしながらより精巧なエンコーダでは４つまで
のコードワードが構成されることができる。
図面を参照してより詳細に説明する。図１はビタビコー
ドを形成するための従来技術の回路を示している。デー
タ源ｑは本来のデータシーケンスｓｑを生成し、これは
長さＫ＝３のシフトレジスタｒｑ中に書込まれる。シフ
トレジスタの長さＫは一般的にもっと大きい。シフトレ
ジスタに記憶されるデータシーケンスｓｑは３つの連続
的なビットまたはデータ値ｘ（ｋ−２）、ｘ（ｋ−
１）、ｘ（ｋ）を含んでおり、後者は最も新しいビット
である。個々のサンプリング瞬間は以後ｋにより示され
る。Ｐ＝２のコード多項式にしたがって、新しいコード
ワードａ（ｋ）およびｂ（ｋ）は記憶されたデータ値か
ら形成される。これらのコードワードは関数ｇ（ａ）と
ｇ（ｂ）にしたがって記憶されたデータの簡単な加算に
よりビタビエンコーダｖｃで形成される。瞬間ｋにおい
て形成されるａ−およびｂ−コードワードは例えばマル
チプレクサ等の組合わせ回路ｃｏにより直列形態に変換
され、コードデータシーケンスａ、ｂとして出力され
る。ビタビコード化プロセスでは、少なくとも２つのコ
ードワードａ、ｂは各サンプリング瞬間ｋにおいて構成
され、しかしながらより精巧なエンコーダでは４つまで
のコードワードが構成されることができる。
【００１３】ビタビコード化およびデコード技術では、
シフトレジスタｒｑに記憶されたデータシーケンスは基
本的な部分を行い、これは瞬間ｋにおける“状態ｓｔ
（ｋ）”と呼ばれる。新しく付加されたビット（ｋ）は
既に評価されなければならないので、それぞれの状態ｓ
ｔ（ｋ）は存在するデータシーケンス、即ち瞬間ｋ−１
までのデータにより形成される。
シフトレジスタｒｑに記憶されたデータシーケンスは基
本的な部分を行い、これは瞬間ｋにおける“状態ｓｔ
（ｋ）”と呼ばれる。新しく付加されたビット（ｋ）は
既に評価されなければならないので、それぞれの状態ｓ
ｔ（ｋ）は存在するデータシーケンス、即ち瞬間ｋ−１
までのデータにより形成される。
【００１４】図２は図１の多項式にしたがって、ビタビ
コード化ビットシーケンスａ（ｋ）、ｂ（ｋ）が本来の
データシーケンスｓｑから形成される態様をタイミング
図により概略的に説明している。新しいビットシーケン
スａ、ｂは本来のビットシーケンスｓｑの二倍のビット
速度を有することが認められる。それぞれの瞬間に形成
されたコードワードａ、ｂが与えられている。
コード化ビットシーケンスａ（ｋ）、ｂ（ｋ）が本来の
データシーケンスｓｑから形成される態様をタイミング
図により概略的に説明している。新しいビットシーケン
スａ、ｂは本来のビットシーケンスｓｑの二倍のビット
速度を有することが認められる。それぞれの瞬間に形成
されたコードワードａ、ｂが与えられている。
【００１５】図３では、図２のデータシーケンスの形成
が僅かに異なった方法で、即ちシフトレジスタｒｑと結
果的なコードワードａ（ｋ）、ｂ（ｋ）のそれぞれの内
容にわたって示されている。それぞれの状態ｓｔ（ｋ）
と新しく付加されたビットｘ（ｋ）から、コードワード
は２つの多項式ｇ（ａ）、ｇ（ｂ）にしたがって形成さ
れる。これは図２の瞬間ｔ５乃至ｔ11で示されている。
各サンプリングクロックパルスでは、シフトレジスタｒ
ｑの内容は１位置だけシフトされ、従って新しく付加さ
れたビットｘ（ｋ）は状態範囲ｓｔ（ｋ）に移動し、シ
フトレジスタの長さＫ＝３の端部に到達しシフトレジス
タを離れるまでシフトし続ける。
が僅かに異なった方法で、即ちシフトレジスタｒｑと結
果的なコードワードａ（ｋ）、ｂ（ｋ）のそれぞれの内
容にわたって示されている。それぞれの状態ｓｔ（ｋ）
と新しく付加されたビットｘ（ｋ）から、コードワード
は２つの多項式ｇ（ａ）、ｇ（ｂ）にしたがって形成さ
れる。これは図２の瞬間ｔ５乃至ｔ11で示されている。
各サンプリングクロックパルスでは、シフトレジスタｒ
ｑの内容は１位置だけシフトされ、従って新しく付加さ
れたビットｘ（ｋ）は状態範囲ｓｔ（ｋ）に移動し、シ
フトレジスタの長さＫ＝３の端部に到達しシフトレジス
タを離れるまでシフトし続ける。
【００１６】ビタビエンコード技術の別の表示が図４に
示されている。これはまた図１の多項式に対応し、した
がってビタビエンコーダｖｃのコード化に対応する。表
示は８の異なった状態ブロックを示し、これは４つの可
能な現在の状態ｓｔ（ｋ）と４つの可能なそれに続く新
しい状態ｓｔ（ｋ＋１）から構成される。過去の状態ｓ
ｔ（ｋ−１）が左側で示され現在の状態ｓｔ（ｋ）が右
側に示されるならば、方式は丁度同一に見える。各状態
ブロックは状態ｓｔ（ｋ）またはｓｔ（ｋ＋１）の１つ
の可能なビットの組合わせを割当てられる。個々の状態
ブロックは上昇または下降ビットシーケンスで配置され
る。
示されている。これはまた図１の多項式に対応し、した
がってビタビエンコーダｖｃのコード化に対応する。表
示は８の異なった状態ブロックを示し、これは４つの可
能な現在の状態ｓｔ（ｋ）と４つの可能なそれに続く新
しい状態ｓｔ（ｋ＋１）から構成される。過去の状態ｓ
ｔ（ｋ−１）が左側で示され現在の状態ｓｔ（ｋ）が右
側に示されるならば、方式は丁度同一に見える。各状態
ブロックは状態ｓｔ（ｋ）またはｓｔ（ｋ＋１）の１つ
の可能なビットの組合わせを割当てられる。個々の状態
ブロックは上昇または下降ビットシーケンスで配置され
る。
【００１７】左側および右側の回路ブロックは方向線に
より交差され、これは特定の直後の後続する状態のみが
各状態から到達されることができることをシンボル化し
ている。これは例えば図１の対応するデータシーケンス
ｓｑが挿入されるならば明白になる。左側の状態のブロ
ックｓｔ（ｋ）が正確に図１のシフトレジスタｒｑの状
態に対応し、新しく付加されたビットｘ（ｋ）はそれぞ
れの転移ラインへ割当てられ、状態ブロックの右に入力
される。現在の状態が００であるならば、例えば新しく
付加された０ビットは状態００を生成する。しかしなが
ら新しく付加されたビットｘ（ｋ）が１であるならば、
新しい状態はビットシーケンス１０に変化する。方式か
ら、各新しい状態が２つの異なった状態から生じること
が明白である。各転移に割当てられたａ−、ｂ−コード
ワードａ（ｋ）、ｂ（ｋ）は構成の右側で示されてお
り、関連する転移に対して右側から２番目に位置されて
いる。ビタビエンコード技術の異なった多項式ｇ
（ａ）、ｇ（ｂ）は状態構成の基本構造を変化せず、個
々の転移におけるコード値ａ、ｂのみが多項式が変化す
るときに変化する。
より交差され、これは特定の直後の後続する状態のみが
各状態から到達されることができることをシンボル化し
ている。これは例えば図１の対応するデータシーケンス
ｓｑが挿入されるならば明白になる。左側の状態のブロ
ックｓｔ（ｋ）が正確に図１のシフトレジスタｒｑの状
態に対応し、新しく付加されたビットｘ（ｋ）はそれぞ
れの転移ラインへ割当てられ、状態ブロックの右に入力
される。現在の状態が００であるならば、例えば新しく
付加された０ビットは状態００を生成する。しかしなが
ら新しく付加されたビットｘ（ｋ）が１であるならば、
新しい状態はビットシーケンス１０に変化する。方式か
ら、各新しい状態が２つの異なった状態から生じること
が明白である。各転移に割当てられたａ−、ｂ−コード
ワードａ（ｋ）、ｂ（ｋ）は構成の右側で示されてお
り、関連する転移に対して右側から２番目に位置されて
いる。ビタビエンコード技術の異なった多項式ｇ
（ａ）、ｇ（ｂ）は状態構成の基本構造を変化せず、個
々の転移におけるコード値ａ、ｂのみが多項式が変化す
るときに変化する。
【００１８】図５はトレリス図で図２のデータシーケン
スのエンコードを示しており、これは前述したようにビ
タビエンコードまたはデコードで非常に有効である。個
々の状態ｓｔ（ｋ）は行で表され、水平軸は時間軸ｔで
ある、異なったサンプリング瞬間ｋにしたがって、異な
った状態が次々に到達され、全ての連続状態はいわゆる
通路ｐ、ｐ' により接続されている。トレリス図上で
は、ａ−、ｂ−コードワードが各瞬間ｋで与えられる。
個々の状態すなわち通路間の接続は鋸歯状の曲線を形成
する。図５のトレリス図は２つの並列通路ｐ、ｐ' を示
しており、これはシフトレジスタｒｑ中の状態が図１の
ように観察されるか否か、または先の状態が想定される
か否かによるものである。図５では通路ｐ' は図１およ
び図２の状態に丁度対応する。通路ｐ' はそれぞれのト
レリス交差を交差し、本来のデータシーケンスｓｑのビ
ット値は円で囲まれて入力される。図２および図５の時
間軸が同一であるので、通路ｐ' と本来のビットシーケ
ンスｓｑとコード信号ａ、ｂとの関係は容易に明白であ
る。
スのエンコードを示しており、これは前述したようにビ
タビエンコードまたはデコードで非常に有効である。個
々の状態ｓｔ（ｋ）は行で表され、水平軸は時間軸ｔで
ある、異なったサンプリング瞬間ｋにしたがって、異な
った状態が次々に到達され、全ての連続状態はいわゆる
通路ｐ、ｐ' により接続されている。トレリス図上で
は、ａ−、ｂ−コードワードが各瞬間ｋで与えられる。
個々の状態すなわち通路間の接続は鋸歯状の曲線を形成
する。図５のトレリス図は２つの並列通路ｐ、ｐ' を示
しており、これはシフトレジスタｒｑ中の状態が図１の
ように観察されるか否か、または先の状態が想定される
か否かによるものである。図５では通路ｐ' は図１およ
び図２の状態に丁度対応する。通路ｐ' はそれぞれのト
レリス交差を交差し、本来のデータシーケンスｓｑのビ
ット値は円で囲まれて入力される。図２および図５の時
間軸が同一であるので、通路ｐ' と本来のビットシーケ
ンスｓｑとコード信号ａ、ｂとの関係は容易に明白であ
る。
【００１９】図６は個々の状態が３個のビットを有する
別の状態の構成を示している。これはＮ＝８の可能な状
態ｓｔ（ｋ）を与え、後続する状態ｓｔ（ｋ＋１）の場
合と丁度同数である。図の下に示されているのは２つの
関連する多項式ｇ（ａ）、ｇ（ｂ）である。状態図が図
２の状態図よりも拡張されているが、本発明で使用され
る基本的な点では一致していることを示している。４つ
の状態ブロックのグループは４つのそれぞれの転移によ
り接続される。共に属する状態ブロックは同一の大文字
により示されており、状態ブロックＡから開始される。
別の状態の構成を示している。これはＮ＝８の可能な状
態ｓｔ（ｋ）を与え、後続する状態ｓｔ（ｋ＋１）の場
合と丁度同数である。図の下に示されているのは２つの
関連する多項式ｇ（ａ）、ｇ（ｂ）である。状態図が図
２の状態図よりも拡張されているが、本発明で使用され
る基本的な点では一致していることを示している。４つ
の状態ブロックのグループは４つのそれぞれの転移によ
り接続される。共に属する状態ブロックは同一の大文字
により示されており、状態ブロックＡから開始される。
【００２０】図７は２つの詳細なトレリス図を示してお
り、これは図１乃至５と関連して明白でなければなら
ず、同一のサンプリング瞬間ｔ５乃至ｔ11に関連する。
図２の本来のデータシーケンスｓｑは図１の多項式ｇ
（ａ）、ｇ（ｂ）によりエンコードされる。時間範囲ｔ
５乃至ｔ８には、図４に従って可能である全ての転移が
示されている。図７では、受信端部が考慮され、それは
受信されたコード化データａ、ｂが正確であるというこ
とが確信できず、それ故ビタビに従って全ての転移およ
び状態が検査されなければならない。図４の状態図から
生じた予測されたコード値ａ、ｂはそれぞれの転移に割
当てられ、受信コード値ａ（ｋ）、ｂ（ｋ）と比較さ
れ、図７の上部図に示されている。予測されたコードワ
ードと受信されたコードワードが同一であるならば、エ
ラー値０はこの転移に対して得られる。均一が一方のコ
ードワードの場合に存在し、非均一が他方のコードワー
ドの場合に存在するならば、結果的なエラーは値１に対
応する。２つのコードワードが異なっているならば、エ
ラーは値２を有する。各トレリス交差が２つの転移を介
して到達されることができるので、最高のエラー値を有
する転移が除外される。図７では、この転移が破線で示
され、選択された転移が実線で示されている。個々のト
レリス交差は方形であり、累積されたエラー値を含んで
いる。瞬間ｔ７では例えばエラー値２、０、２と１は４
つの状態００乃至１１で累積される。瞬間ｔ11におい
て、対応するエラー値は１、３、２および３である。瞬
間ｔ11で状態００から開始する通路は最小のエラーを有
するのでおそらく正確な通路である。関連するトレリス
交差は二重線の方形として示されている。
り、これは図１乃至５と関連して明白でなければなら
ず、同一のサンプリング瞬間ｔ５乃至ｔ11に関連する。
図２の本来のデータシーケンスｓｑは図１の多項式ｇ
（ａ）、ｇ（ｂ）によりエンコードされる。時間範囲ｔ
５乃至ｔ８には、図４に従って可能である全ての転移が
示されている。図７では、受信端部が考慮され、それは
受信されたコード化データａ、ｂが正確であるというこ
とが確信できず、それ故ビタビに従って全ての転移およ
び状態が検査されなければならない。図４の状態図から
生じた予測されたコード値ａ、ｂはそれぞれの転移に割
当てられ、受信コード値ａ（ｋ）、ｂ（ｋ）と比較さ
れ、図７の上部図に示されている。予測されたコードワ
ードと受信されたコードワードが同一であるならば、エ
ラー値０はこの転移に対して得られる。均一が一方のコ
ードワードの場合に存在し、非均一が他方のコードワー
ドの場合に存在するならば、結果的なエラーは値１に対
応する。２つのコードワードが異なっているならば、エ
ラーは値２を有する。各トレリス交差が２つの転移を介
して到達されることができるので、最高のエラー値を有
する転移が除外される。図７では、この転移が破線で示
され、選択された転移が実線で示されている。個々のト
レリス交差は方形であり、累積されたエラー値を含んで
いる。瞬間ｔ７では例えばエラー値２、０、２と１は４
つの状態００乃至１１で累積される。瞬間ｔ11におい
て、対応するエラー値は１、３、２および３である。瞬
間ｔ11で状態００から開始する通路は最小のエラーを有
するのでおそらく正確な通路である。関連するトレリス
交差は二重線の方形として示されている。
【００２１】エラーの効果を表すため、正確な信号ｂ＝
１の代わりに不正確な信号ｂ＝０が図７において瞬間ｔ
９で受信された。従ってエラー値１が最初に瞬間ｔ９に
おいて正確な通路で生じ、一方、その上に位置する状態
はエラーのない転移を検出する。エラーが瞬間ｔ９で生
じないならば、他の累積エラー値が結果として生じ、こ
れは右下部のそれぞれのトレリス交差において与えられ
ている。
１の代わりに不正確な信号ｂ＝０が図７において瞬間ｔ
９で受信された。従ってエラー値１が最初に瞬間ｔ９に
おいて正確な通路で生じ、一方、その上に位置する状態
はエラーのない転移を検出する。エラーが瞬間ｔ９で生
じないならば、他の累積エラー値が結果として生じ、こ
れは右下部のそれぞれのトレリス交差において与えられ
ている。
【００２２】転移の選択は最小の累積エラーを与える転
移に依存する。それぞれの転移エラーがより大きいとい
う可能性もかなりある。図７の図から、ある通路はより
新しい時間値方向に連続しないことが明らかであり、即
ちこれらは“中断”する。他方で、個々の通路が時間を
さかのぼって追跡するならば、全ての通路は単一の通路
に融合し、これは最も可能性のあるものと見なされるこ
とが明白である。例えば、瞬間ｔ11から通路をさかのぼ
って追跡するとき、一番早いときは瞬間ｔ８で正確な通
路を得ることができる。
移に依存する。それぞれの転移エラーがより大きいとい
う可能性もかなりある。図７の図から、ある通路はより
新しい時間値方向に連続しないことが明らかであり、即
ちこれらは“中断”する。他方で、個々の通路が時間を
さかのぼって追跡するならば、全ての通路は単一の通路
に融合し、これは最も可能性のあるものと見なされるこ
とが明白である。例えば、瞬間ｔ11から通路をさかのぼ
って追跡するとき、一番早いときは瞬間ｔ８で正確な通
路を得ることができる。
【００２３】前述のトレリス図は再度図７の下部で示さ
れ、トレリス交差は累積エラー値を示さないで、関連す
るビット値を示している。明瞭にする目的で、上部の図
で破線で示されている除外された転移は下部の図面では
省略されている。図４も参照して、トレリス交差におい
て示されているビット値はそれぞれの転移から生じる。
この再構成されたビット値は本来のデータシーケンスｓ
ｑの関連するビット値と一致している。この点で、ビタ
ビエンコードの効果は反対にされ、これは所望のデコー
ドに対応する。
れ、トレリス交差は累積エラー値を示さないで、関連す
るビット値を示している。明瞭にする目的で、上部の図
で破線で示されている除外された転移は下部の図面では
省略されている。図４も参照して、トレリス交差におい
て示されているビット値はそれぞれの転移から生じる。
この再構成されたビット値は本来のデータシーケンスｓ
ｑの関連するビット値と一致している。この点で、ビタ
ビエンコードの効果は反対にされ、これは所望のデコー
ドに対応する。
【００２４】瞬間ｔ８から瞬間ｔ11までの最も可能性の
ある通路（ｐ）の再構成されたビットシーケンスは図７
の下部で示されている。
ある通路（ｐ）の再構成されたビットシーケンスは図７
の下部で示されている。
【００２５】図８は本発明にしたがったビタビデコーダ
の論理的ブロックを概略的に示している。基本的な動作
は基本的に並列で行われることができることをアーキテ
クチャは考慮している。図６の状態構成を再度参照す
る。ここで設定されている状態ブロックＡ１乃至Ａ４は
ビタビ動作に対する全ての交換可能な情報を含んだ閉グ
ループを形成する。各状態ブロックと関係するのは各通
路ｐと各累積された距離値Ｄのメモリ装置ｍ（図４参
照）であり、これは簡潔にする目的で図６の状態構成で
は示されていないが本質的に知られている。第１、第２
の状態メモリＡ１、Ａ２は第３、第４の状態メモリＡ
３、Ａ４の新しい内容を形成するために必要とされる情
報を含んでいる。ビタビコード化技術の基本的な規則に
したがって、論理的動作がオペレータＢＰで行われ、そ
のデータ入力には第１、第２の状態メモリＡ１、Ａ２の
内容が供給される。新しい累積された距離値Ｄを形成す
るため、オペレータには距離コンピュータＤＲから、２
つの転移のそれぞれに対する１および０の距離値ｄ１、
ｄ０が供給され、これは論理０および１レベルに対する
距離を決定する。これらは絶対距離値であり、コードワ
ードａ（ｋ）、ｂ（ｋ）のアナログ受信レベルとさらに
可能なコードワードから生じる。距離計算のために予測
された値ａ' 、ｂ' およびその他が必要とされ、それら
は検査されるそれぞれの状態ｓｔ（ｋ）に対するテーブ
ルメモリＭＴのテーブルＴから読取られることができ
る。必要ならば記憶されたテーブルは再度プログラムさ
れ、または異なったビタビコードを処理することができ
るように異なったセットで存在してもよい。最後にオペ
レータＢＰは遅延装置Ｖ１、Ｖ２を介して新しい内容を
第３、第４の状態メモリＡ３、Ａ４に書込む。
の論理的ブロックを概略的に示している。基本的な動作
は基本的に並列で行われることができることをアーキテ
クチャは考慮している。図６の状態構成を再度参照す
る。ここで設定されている状態ブロックＡ１乃至Ａ４は
ビタビ動作に対する全ての交換可能な情報を含んだ閉グ
ループを形成する。各状態ブロックと関係するのは各通
路ｐと各累積された距離値Ｄのメモリ装置ｍ（図４参
照）であり、これは簡潔にする目的で図６の状態構成で
は示されていないが本質的に知られている。第１、第２
の状態メモリＡ１、Ａ２は第３、第４の状態メモリＡ
３、Ａ４の新しい内容を形成するために必要とされる情
報を含んでいる。ビタビコード化技術の基本的な規則に
したがって、論理的動作がオペレータＢＰで行われ、そ
のデータ入力には第１、第２の状態メモリＡ１、Ａ２の
内容が供給される。新しい累積された距離値Ｄを形成す
るため、オペレータには距離コンピュータＤＲから、２
つの転移のそれぞれに対する１および０の距離値ｄ１、
ｄ０が供給され、これは論理０および１レベルに対する
距離を決定する。これらは絶対距離値であり、コードワ
ードａ（ｋ）、ｂ（ｋ）のアナログ受信レベルとさらに
可能なコードワードから生じる。距離計算のために予測
された値ａ' 、ｂ' およびその他が必要とされ、それら
は検査されるそれぞれの状態ｓｔ（ｋ）に対するテーブ
ルメモリＭＴのテーブルＴから読取られることができ
る。必要ならば記憶されたテーブルは再度プログラムさ
れ、または異なったビタビコードを処理することができ
るように異なったセットで存在してもよい。最後にオペ
レータＢＰは遅延装置Ｖ１、Ｖ２を介して新しい内容を
第３、第４の状態メモリＡ３、Ａ４に書込む。
【００２６】本発明にしたがってＮ個の状態メモリｍを
組織化するとき、Ｎ個の状態メモリの単一の組のみを使
用することが可能であり、それにもかかわらず並列して
１以上のグループを処理する。これは例えば情報の古い
内容が別のグループ、図６ではグループＣで処理される
ために読取られるまで、第４の状態メモリＡ４へ書込む
情報を保持する遅延装置Ｖ１、Ｖ２により可能にされ
る。新しい内容が第３の状態メモリＡ３へ書込まれなけ
ればならず、これは既に第１の状態メモリＡ１として読
取られているので第１の状態メモリＡ１は問題をもたな
い。これは変形されたメモリ内容を同一メモリへ一般的
に書戻しすることに対応する。後続するグループＢでの
み新しい内容で負荷されなければならず、従って読取り
および書込み動作はあらゆる衝突状態では生じないので
第２の状態メモリＡ２もまた問題がない。
組織化するとき、Ｎ個の状態メモリの単一の組のみを使
用することが可能であり、それにもかかわらず並列して
１以上のグループを処理する。これは例えば情報の古い
内容が別のグループ、図６ではグループＣで処理される
ために読取られるまで、第４の状態メモリＡ４へ書込む
情報を保持する遅延装置Ｖ１、Ｖ２により可能にされ
る。新しい内容が第３の状態メモリＡ３へ書込まれなけ
ればならず、これは既に第１の状態メモリＡ１として読
取られているので第１の状態メモリＡ１は問題をもたな
い。これは変形されたメモリ内容を同一メモリへ一般的
に書戻しすることに対応する。後続するグループＢでの
み新しい内容で負荷されなければならず、従って読取り
および書込み動作はあらゆる衝突状態では生じないので
第２の状態メモリＡ２もまた問題がない。
【００２７】第２のグループＢが考慮されるならば、こ
れは第１のグループＡにほぼ類似して動作するが、状態
メモリＢ３は書込み期間中に遅延装置を必要としないこ
とがそれほど容易に明白ではない。対照的に、均一位置
の状態メモリＣ２が後続のグループＣでのみ読取られる
ので、遅延装置は状態メモリＢ４の場合に再度必要とさ
れる。同一方法で並列にＡおよびＢグループとＣおよび
Ｄグループを処理することさえ可能であり、それによっ
て処理速度は二倍にされる。実際のビタビデコーダは例
えば６４状態を処理しなければならないので、このよう
な並列処理ブロックは非常に有効であることが証明さ
れ、必要とされる回路量の増加が僅かにしか許されない
ならば、より有効である。
れは第１のグループＡにほぼ類似して動作するが、状態
メモリＢ３は書込み期間中に遅延装置を必要としないこ
とがそれほど容易に明白ではない。対照的に、均一位置
の状態メモリＣ２が後続のグループＣでのみ読取られる
ので、遅延装置は状態メモリＢ４の場合に再度必要とさ
れる。同一方法で並列にＡおよびＢグループとＣおよび
Ｄグループを処理することさえ可能であり、それによっ
て処理速度は二倍にされる。実際のビタビデコーダは例
えば６４状態を処理しなければならないので、このよう
な並列処理ブロックは非常に有効であることが証明さ
れ、必要とされる回路量の増加が僅かにしか許されない
ならば、より有効である。
【００２８】２進上昇状態にしたがって配置されたＮ個
の状態のメモリｍが数字０乃至Ｎ−１を割当てられたな
らば、関連する読取りおよび書込みバスを有するメモリ
組織は特に簡単になり、以下のように分離される。
の状態のメモリｍが数字０乃至Ｎ−１を割当てられたな
らば、関連する読取りおよび書込みバスを有するメモリ
組織は特に簡単になり、以下のように分離される。
【００２９】０乃至Ｎ／２の、第１の領域ＥＴ（＝偶数
の上部）への偶数番号の状態メモリと、１乃至Ｎ／２−
１の、第２の領域ＯＴ（＝奇数の上部）への奇数番号の
状態メモリと、Ｎ／２乃至Ｎ−２の、第３の領域ＥＢ
（＝偶数の下部）への偶数番号の状態メモリと、Ｎ／２
＋２乃至Ｎ−１の、第４の領域ＯＢ（＝奇数の下部）へ
の奇数番号の状態メモリ。
の上部）への偶数番号の状態メモリと、１乃至Ｎ／２−
１の、第２の領域ＯＴ（＝奇数の上部）への奇数番号の
状態メモリと、Ｎ／２乃至Ｎ−２の、第３の領域ＥＢ
（＝偶数の下部）への偶数番号の状態メモリと、Ｎ／２
＋２乃至Ｎ−１の、第４の領域ＯＢ（＝奇数の下部）へ
の奇数番号の状態メモリ。
【００３０】これらの領域の構成後、新しい番号付与が
行われることができ、各領域は開始値（例えば０）で開
始し、終了値Ｎ／４−１で終了する。グループ（例えば
グループＡ）の全てのメンバーは同一番号を有し、これ
は増分アドレスとしても考えられる。このメモリ組織は
図８の論理ブロックで使用される。電子スイッチまたは
マルチプレクサＳ１乃至Ｓ４により、必要とされるそれ
ぞれのデータバスは個々の領域とオペレータＢＰとの間
で切換えられる。クロック発生器ＣＬは必要な制御クロ
ックｅ、ｒ、ｗとシステムクロックｃｌとを提供する。
増分とその制御は図８では示されていない。
行われることができ、各領域は開始値（例えば０）で開
始し、終了値Ｎ／４−１で終了する。グループ（例えば
グループＡ）の全てのメンバーは同一番号を有し、これ
は増分アドレスとしても考えられる。このメモリ組織は
図８の論理ブロックで使用される。電子スイッチまたは
マルチプレクサＳ１乃至Ｓ４により、必要とされるそれ
ぞれのデータバスは個々の領域とオペレータＢＰとの間
で切換えられる。クロック発生器ＣＬは必要な制御クロ
ックｅ、ｒ、ｗとシステムクロックｃｌとを提供する。
増分とその制御は図８では示されていない。
【００３１】オペレータＢＰはまた累積された距離値Ｄ
と、関連する候補Ｋｉを選択回路ＡＷへ供給し、これは
最小の距離値Ｄｍｉｎ、従って関連する候補Ｋｉを決定
し、再構成された出力データ値ｏ（ｋ）として出力され
る。最小の距離値Ｄｍｉｎは加重係数１／ｇ（例えば１
／４）により乗算され、距離コンピュータＤＲの減数入
力に供給され、この値Ｄｍｉｎはオバーフローを阻止す
るために累積距離値Ｄから連続して減算される。
と、関連する候補Ｋｉを選択回路ＡＷへ供給し、これは
最小の距離値Ｄｍｉｎ、従って関連する候補Ｋｉを決定
し、再構成された出力データ値ｏ（ｋ）として出力され
る。最小の距離値Ｄｍｉｎは加重係数１／ｇ（例えば１
／４）により乗算され、距離コンピュータＤＲの減数入
力に供給され、この値Ｄｍｉｎはオバーフローを阻止す
るために累積距離値Ｄから連続して減算される。
【００３２】絶対距離値ｄ１、ｄ０は図９の表示にした
がって決定される。受信されたアナログ信号ｕは予め定
められた電圧レベルｕ１とｕ０にしたがって論理０また
は論理１としてデジタル情報を含んでいる。この電圧レ
ベルからのそれぞれの偏差値ｄ０またはｄ１は０の上ま
たは１の距離を与え、これはＡ／Ｄ変換の分解能にした
がって量子化される。平均電圧レベルｕｍは穴あけ処理
で使用される中性値を形成する。これはよく知られてい
るようにビタビエンコードが行われる時に送信されるデ
ータ速度を減少する。
がって決定される。受信されたアナログ信号ｕは予め定
められた電圧レベルｕ１とｕ０にしたがって論理０また
は論理１としてデジタル情報を含んでいる。この電圧レ
ベルからのそれぞれの偏差値ｄ０またはｄ１は０の上ま
たは１の距離を与え、これはＡ／Ｄ変換の分解能にした
がって量子化される。平均電圧レベルｕｍは穴あけ処理
で使用される中性値を形成する。これはよく知られてい
るようにビタビエンコードが行われる時に送信されるデ
ータ速度を減少する。
【００３３】図１０で示されているように、レベルｕ０
とｕ１との間の予め定められた電圧範囲は予め定められ
た数のビットによって偶数の範囲（範囲Ａ参照）のみに
分解されるので、これは絶対距離と相対距離との両者に
供給される。相対距離は実際の電圧差とは無関係であ
り、２進数により量子化された相対位置を示すだけであ
る。中性値または中性距離ｄｎは正確に平均電圧ｕｍを
示し、付加的なビットによってしか形成されることがで
きない。しかしながら、２．１ビットを有する範囲Ｂを
参照してこれは分解能を改良しない。分解能を改良する
ために付加的なビットが０乃至１の論理範囲全体に対し
ても使用されることができるように、決定された距離値
ｄ０、ｄ１を（２B −１）／２B により乗算することに
よって、範囲は例えば量子範囲の奇数２B −１に分割さ
れる。従って個々の範囲は規則的に小さい値により減少
され、それによって付加的な範囲が得られる。これは奇
数番号の量子範囲を提供する。Ｂは個々の量子範囲がエ
ンコードされるビットの数であり、Ａ／Ｄコンバータの
分解能はＢビットの相対的距離情報を有する分解能より
も微細である。任意の場合、量子範囲（１乃至７、図１
０の範囲０１１参照）の中間２Ｂ／２−１が中性位置ｄ
ｎと同一の２進値０１１を有する。
とｕ１との間の予め定められた電圧範囲は予め定められ
た数のビットによって偶数の範囲（範囲Ａ参照）のみに
分解されるので、これは絶対距離と相対距離との両者に
供給される。相対距離は実際の電圧差とは無関係であ
り、２進数により量子化された相対位置を示すだけであ
る。中性値または中性距離ｄｎは正確に平均電圧ｕｍを
示し、付加的なビットによってしか形成されることがで
きない。しかしながら、２．１ビットを有する範囲Ｂを
参照してこれは分解能を改良しない。分解能を改良する
ために付加的なビットが０乃至１の論理範囲全体に対し
ても使用されることができるように、決定された距離値
ｄ０、ｄ１を（２B −１）／２B により乗算することに
よって、範囲は例えば量子範囲の奇数２B −１に分割さ
れる。従って個々の範囲は規則的に小さい値により減少
され、それによって付加的な範囲が得られる。これは奇
数番号の量子範囲を提供する。Ｂは個々の量子範囲がエ
ンコードされるビットの数であり、Ａ／Ｄコンバータの
分解能はＢビットの相対的距離情報を有する分解能より
も微細である。任意の場合、量子範囲（１乃至７、図１
０の範囲０１１参照）の中間２Ｂ／２−１が中性位置ｄ
ｎと同一の２進値０１１を有する。
【図１】ビタビコードを形成する従来技術の回路の概略
図。
図。
【図２】図１の回路のパルスのグラフ。
【図３】図１の回路のデータおよび状態シーケンスの概
略図。
略図。
【図４】図１の回路のＮ＝４状態および関連する転移を
有する構成の概略図。
有する構成の概略図。
【図５】図１の回路のトレリス図。
【図６】本発明にしたがったメモリ解析によるＮ＝８に
対する構成の概略図。
対する構成の概略図。
【図７】図２を参照した２つの詳細なトレリス図。
【図８】本発明にしたがった論理ブロックのアーキテク
チャの概略図。
チャの概略図。
【図９】時間図による距離値決定を示したグラフ。
【図１０】距離値決定期間中の範囲の有効な構造の概略
図。
図。
Claims (10)
- 【請求項１】 送信されるデータチャンネルがＮ個の可
能な状態のうちの１つにより受信の各瞬間で限定される
コンボリューションコードによってエンコードされるデ
ータシーケンスをデコードする論理ブロックにおいて、 関連する通路と累積された距離値とをそれぞれ記憶する
Ｎ状態メモリと、記憶されたテーブルによって受信デー
タからＮ状態メモリの新しい内容を決定する制御および
計算部分と、遅延装置とを具備しており、 Ｎ状態メモリは並列の処理ブロックと関連され、それぞ
れの並列の処理ブロックでは並列に処理される最小のグ
ループとして、読取られる第１、第２の状態メモリと、
書込まれる第３、第４の状態メモリは４つの転移を介し
て連結され、 制御および計算部分は距離コンピュータにより受信デー
タをテーブルに記憶されそれぞれの転移に割当てられた
データと比較することによりグループに対する新しい距
離値を決定し、４つの転移のそれぞれに対して累積され
た距離値を計算し、 制御および計算部分のオペレータは小さい累積された距
離値に応じて第３、第４の状態メモリのそれぞれに対し
て２つの可能な転移のうち１つをグループ内から選択
し、関連通路の最も古い転移から候補を決定し、 制御および計算部分の選択回路は累積された距離値から
最小の距離値を決定し、それによって関連される候補が
出力ビットとして出力される転移を選択し、 現在のグループの第３、第４の状態メモリへの新しい内
容の書込みが特に遅延装置を介して後続のグループでま
だ読取られている第４の状態メモリに対して行われ、こ
れは現在のグループで古い内容の読取りと、新しい内容
の書込みとの時間差を補償する機能を行うことを特徴と
する論理ブロック。 - 【請求項２】 Ｎ状態メモリは２進上昇状態にしたがっ
て配置され、それにより各グループで第１、第２の状態
メモリが隣接対を形成し、第３、第４の状態メモリはＮ
／２の記憶位置だけ離れていることを特徴とする請求項
１記載の論理ブロック。 - 【請求項３】 Ｎ状態メモリは２進上昇状態に従って配
置され、上昇順序で０乃至Ｎ−１の番号を割当てられ、
前記番号にしたがって、 第１の領域を形成する０からＮ／２−２までの偶数番号
状態メモリと、 第２の領域を形成する１からＮ／２−１までの奇数番号
状態メモリと、 第３の領域を形成するＮ／２からＮ−２までの偶数番号
状態メモリと、 第４の領域を形成するＮ／２＋１からＮ−１までの奇数
番号状態メモリとの４つの同様の領域に分割され、 Ｎ状態メモリは適切な領域と、それぞれの領域中の状態
メモリの相対的位置を限定する増分アドレスを介してア
ドレスされ、前記位置は開始値で開始し、終了値で終了
することを特徴とする請求項２記載の論理ブロック。 - 【請求項４】 第１乃至第４の領域で状態メモリを選択
する評価サイクル中に、制御および計算部分は開始値か
ら終了値まで増分可能なアドレスを増分し、第１乃至第
４の領域の選択は制御および計算部分において決定され
たシーケンスにしたがって行われることを特徴とする請
求項３記載の論理ブロック。 - 【請求項５】 前記４つの領域はそれぞれ別々の読取り
バスと別々の書込みバスに接続され、４つの読取りバス
と４つの書込みバスの選択は制御および計算部分により
制御されるスイッチまたはマルチプレクサ装置により行
われることを特徴とする請求項４記載の論理ブロック。 - 【請求項６】 距離値は論理０および１位置への距離と
して距離コンピュータにおいて受信されたデータ対から
決定されることを特徴とする請求項１乃至５のいずれか
１項記載の論理ブロック。 - 【請求項７】 論理０および１位置の間のアナログまた
は論理距離範囲は受信信号により決定され量子範囲の奇
数晩口に分割され、量子範囲はＢビットにより連続的に
エンコードされ、中間量子範囲はまた中性距離値として
の役目を行うことを特徴とする請求項１乃至６のいずれ
か１項記載の論理ブロック。 - 【請求項８】 距離コンピュータにおいて、距離値は値
１よりも小さい予め定められた係数により乗算され、そ
の積が得られ、それは２進コード化されたデジットとし
て与えられ、Ｂの上位桁ビットは相対的な距離値を形成
するために使用され、それは個々の量子範囲に割当てら
れることを特徴とする請求項７記載の論理ブロック。 - 【請求項９】 距離コンピュータにおいて、Ｂビットの
切断前にオフセット値が積に加算され、それはそのビッ
ト数に関して短くされず、前記オフセット値は中間量子
範囲が中性距離値に関して対称的であるように予め設定
されることを特徴とする請求項８記載の論理ブロック。 - 【請求項１０】 絶対距離値が近似方法により決定され
ることを特徴とする請求項１乃至９のいずれか１項記載
の論理ブロック。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE95116616.4 | 1995-10-21 | ||
| EP95116616A EP0769853B1 (de) | 1995-10-21 | 1995-10-21 | Logischer Block für einen Viterbi-Decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09238086A true JPH09238086A (ja) | 1997-09-09 |
| JP3784896B2 JP3784896B2 (ja) | 2006-06-14 |
Family
ID=8219737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27844696A Expired - Fee Related JP3784896B2 (ja) | 1995-10-21 | 1996-10-21 | ビタビデコーダの論理ブロック |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5887036A (ja) |
| EP (1) | EP0769853B1 (ja) |
| JP (1) | JP3784896B2 (ja) |
| KR (1) | KR100371950B1 (ja) |
| DE (1) | DE59509663D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0963048A3 (en) * | 1998-06-01 | 2001-02-07 | Her Majesty The Queen In Right Of Canada as represented by the Minister of Industry | Max-log-APP decoding and related turbo decoding |
| US6477680B2 (en) * | 1998-06-26 | 2002-11-05 | Agere Systems Inc. | Area-efficient convolutional decoder |
| US6381271B1 (en) | 1998-08-17 | 2002-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Low complexity decision feedback sequence estimation |
| US6597743B1 (en) | 1999-12-07 | 2003-07-22 | Ericsson Inc. | Reduced search symbol estimation algorithm |
| DE102004038754A1 (de) * | 2004-08-09 | 2006-02-23 | Micronas Gmbh | Decoder und Verfahren zum Durchführen eines Viterbi-Algorithmus |
| KR100594043B1 (ko) | 2004-11-08 | 2006-06-30 | 삼성전자주식회사 | 고속 터보 디코더에서 병행방식의 디 래이트 매칭을수행하는 입력 버퍼 장치 |
| US20080152044A1 (en) * | 2006-12-20 | 2008-06-26 | Media Tek Inc. | Veterbi decoding method for convolutionally encoded signal |
| US8111767B2 (en) * | 2007-05-31 | 2012-02-07 | Renesas Electronics Corporation | Adaptive sliding block Viterbi decoder |
| FR2946480B1 (fr) * | 2009-06-09 | 2011-06-17 | Thales Sa | Recepteur equipe d'un decodeur de viterbi a treillis |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536878A (en) * | 1982-09-20 | 1985-08-20 | Sperry Corporation | Bit serial convolutional decoder for VLSI implementation |
| DE3639753A1 (de) * | 1986-11-21 | 1988-06-01 | Inst Rundfunktechnik Gmbh | Verfahren zum uebertragen digitalisierter tonsignale |
| US4998253A (en) * | 1988-03-11 | 1991-03-05 | Kokusai Denshin Denwa Co., Ltd. | Syndrome sequential decoder |
| US5068859A (en) * | 1989-06-19 | 1991-11-26 | California Institute Of Technology | Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph |
| KR950013877B1 (ko) * | 1990-11-19 | 1995-11-17 | 후지쓰 가부시끼가이샤 | 최대 공산복호 방법 및 장치 |
| KR930004862B1 (ko) * | 1990-12-17 | 1993-06-09 | 삼성전자 주식회사 | 상태 평가량 기억장치 |
| US5233629A (en) * | 1991-07-26 | 1993-08-03 | General Instrument Corporation | Method and apparatus for communicating digital data using trellis coded qam |
| US5416787A (en) * | 1991-07-30 | 1995-05-16 | Kabushiki Kaisha Toshiba | Method and apparatus for encoding and decoding convolutional codes |
| US5363408A (en) * | 1992-03-24 | 1994-11-08 | General Instrument Corporation | Mode selective quadrature amplitude modulation communication system |
| US5432803A (en) * | 1992-04-30 | 1995-07-11 | Novatel Communications, Ltd. | Maximum likelihood convolutional decoder |
| AU5550694A (en) * | 1992-11-06 | 1994-06-08 | Pericle Communications Company | Adaptive data rate modem |
| JP3250363B2 (ja) * | 1993-05-20 | 2002-01-28 | 松下電器産業株式会社 | 演算装置 |
-
1995
- 1995-10-21 DE DE59509663T patent/DE59509663D1/de not_active Expired - Lifetime
- 1995-10-21 EP EP95116616A patent/EP0769853B1/de not_active Expired - Lifetime
-
1996
- 1996-10-03 US US08/729,672 patent/US5887036A/en not_active Expired - Lifetime
- 1996-10-18 KR KR1019960046636A patent/KR100371950B1/ko not_active IP Right Cessation
- 1996-10-21 JP JP27844696A patent/JP3784896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0769853B1 (de) | 2001-10-04 |
| DE59509663D1 (de) | 2001-11-08 |
| EP0769853A1 (de) | 1997-04-23 |
| JP3784896B2 (ja) | 2006-06-14 |
| US5887036A (en) | 1999-03-23 |
| KR100371950B1 (ko) | 2003-04-10 |
| KR970024635A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1102408B1 (en) | Viterbi decoder | |
| US6105159A (en) | Trellis code with improved error propagation | |
| US5787127A (en) | Viterbi decoding method and apparatus with balance among memory and processing requirements | |
| JPH11154874A (ja) | ビタビデコーダ | |
| EP0138598A2 (en) | Error correction apparatus using a viterbi decoder | |
| US5272706A (en) | State metric memory | |
| JPH11186919A (ja) | ビタビ復号装置 | |
| JPH01117428A (ja) | ２進信号の復号方法並びにビタ−ビ復号器 | |
| EP1724934A1 (en) | Method of maximum a posteriori probability decoding and decoding apparatus | |
| JP3784896B2 (ja) | ビタビデコーダの論理ブロック | |
| US5257263A (en) | Circuit for decoding convolutional codes for executing the survivor path storage and reverse scanning stage of a Viterbi algorithm | |
| JP3550369B2 (ja) | Ｖｉｔｅｒｂｉデコーダにおけるパス・メトリックの記憶方法 | |
| JP3259725B2 (ja) | ビタビ復号装置 | |
| US5828675A (en) | Viterbi decoder circuit | |
| JPH0951278A (ja) | ビタビ復号器 | |
| US20020112211A1 (en) | Minimum error detection in a viterbi decoder | |
| WO2001003308A1 (en) | Viterbi decoder | |
| JP2904271B2 (ja) | ビタビ復号器用パスメモリユニットおよび復号方法 | |
| JP3837913B2 (ja) | ビタビ復号器 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| KR100332408B1 (ko) | 비터비 디코더의 생존경로 메트릭 메모리 장치 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| KR20040031323A (ko) | 비터비 복호기의 경로 메트릭 저장 장치 및 방법 | |
| KR960001471B1 (ko) | 바이터비 복호기 | |
| KR100399410B1 (ko) | 비터비 복호기 및 그 복호 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |