JPH0653626A - リードレスチップキャリア用基板 - Google Patents
リードレスチップキャリア用基板Info
- Publication number
- JPH0653626A JPH0653626A JP20635492A JP20635492A JPH0653626A JP H0653626 A JPH0653626 A JP H0653626A JP 20635492 A JP20635492 A JP 20635492A JP 20635492 A JP20635492 A JP 20635492A JP H0653626 A JPH0653626 A JP H0653626A
- Authority
- JP
- Japan
- Prior art keywords
- board
- shape
- substrate
- external terminal
- end surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】外部端子電極数を増加させることのできるリー
ドレスチップキャリア用基板を提供する。 【構成】基板端面１を円弧状あるいは三角形状またはそ
の複合形状に加工し、その基板端面１周囲に外部端子電
極を設ける。これにより、端面部周囲長さが従来より長
くなり、従って確保できる外部端子電極数が増加する。
ドレスチップキャリア用基板を提供する。 【構成】基板端面１を円弧状あるいは三角形状またはそ
の複合形状に加工し、その基板端面１周囲に外部端子電
極を設ける。これにより、端面部周囲長さが従来より長
くなり、従って確保できる外部端子電極数が増加する。
Description
【０００１】
【産業上の利用分野】本発明はリードレスチップキャリ
ア用基板に関し、特に多ピン狭ピッチを必要とする製品
に用いるリードレスチップキャリア用基板に関する。
ア用基板に関し、特に多ピン狭ピッチを必要とする製品
に用いるリードレスチップキャリア用基板に関する。
【０００２】
【従来の技術】従来、リードレスチップキャリア用基板
（以下、基板と記す）においては、正方形あるいは長方
形の外形形状を有しており、従って、図５（ａ），
（ｂ）及び（ｃ）に示すように、基板端面１は平面形状
であり、また、外部電極となる端子電極孔２についても
同一平面状に配置されていた。
（以下、基板と記す）においては、正方形あるいは長方
形の外形形状を有しており、従って、図５（ａ），
（ｂ）及び（ｃ）に示すように、基板端面１は平面形状
であり、また、外部電極となる端子電極孔２についても
同一平面状に配置されていた。
【０００３】ここで、端子電極孔２は、基板端面１に設
けられた円弧状の貫通孔３とその内壁部にめっき形成さ
れた内壁導体４及びその内壁導体４と重なって貫通孔３
の周囲に形成された導体パターン５とから構成されてい
る。
けられた円弧状の貫通孔３とその内壁部にめっき形成さ
れた内壁導体４及びその内壁導体４と重なって貫通孔３
の周囲に形成された導体パターン５とから構成されてい
る。
【０００４】また、端子電極孔２用の貫通孔３について
は、ドリル加工により形成されるが、加工時のドリル直
線性の精度から、現状では端子電極孔２間のピッチつま
り端子間隔ｔは、０．５ｍｍ（穴径０．３５ｍｍ）程度
が限界である。
は、ドリル加工により形成されるが、加工時のドリル直
線性の精度から、現状では端子電極孔２間のピッチつま
り端子間隔ｔは、０．５ｍｍ（穴径０．３５ｍｍ）程度
が限界である。
【０００５】
【発明が解決しようとする課題】前述したように、従来
の基板においては、端子電極孔が基板端面の同一平面上
に並んで配置されることから、外部端子電極間の最小間
隔は、端子電極孔の穴径と隣合う端子電極がの外周導体
部幅及び絶縁部幅の和により決まり、従って、基板外周
長さにより一義的に確保できる外部端子電極数が決定さ
れることになる。
の基板においては、端子電極孔が基板端面の同一平面上
に並んで配置されることから、外部端子電極間の最小間
隔は、端子電極孔の穴径と隣合う端子電極がの外周導体
部幅及び絶縁部幅の和により決まり、従って、基板外周
長さにより一義的に確保できる外部端子電極数が決定さ
れることになる。
【０００６】このことから、従来の基板においては、必
要とする外部端子電極数が多くなるほど、基板内に搭載
するＩＣ等のサイズに関わりなく基板を大きくする必要
が生じることになり、多ピン化のために必要以上の基板
サイズとなり、従って、マザーボード上への所要実装面
積が大きくなるという問題点があった。
要とする外部端子電極数が多くなるほど、基板内に搭載
するＩＣ等のサイズに関わりなく基板を大きくする必要
が生じることになり、多ピン化のために必要以上の基板
サイズとなり、従って、マザーボード上への所要実装面
積が大きくなるという問題点があった。
【０００７】本発明の目的は、実装面積を増加させるこ
となく多ピン化に対応できる基板を提供することにあ
る。
となく多ピン化に対応できる基板を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明のリードレスチッ
プキャリア基板は、円弧状と三角形状と前記円弧状と前
記三角形状の複合形状とのうちのいずれか一方の形状に
形成された基板端面部と、該基板端面部に配置された円
弧状の貫通孔と該貫通孔の内壁部に形成された内壁導体
と該内壁導体と重なって前記貫通孔の周囲に形成された
導体パターンとによって構成される外部端子電極とを有
する。
プキャリア基板は、円弧状と三角形状と前記円弧状と前
記三角形状の複合形状とのうちのいずれか一方の形状に
形成された基板端面部と、該基板端面部に配置された円
弧状の貫通孔と該貫通孔の内壁部に形成された内壁導体
と該内壁導体と重なって前記貫通孔の周囲に形成された
導体パターンとによって構成される外部端子電極とを有
する。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１（ａ）、（ｂ）及び（ｃ）は本発明の
第１の実施例を示す平面図、Ａ−Ａ′線断面拡大図及び
Ｂ部の部分拡大平面図である。
第１の実施例を示す平面図、Ａ−Ａ′線断面拡大図及び
Ｂ部の部分拡大平面図である。
【００１１】第１の実施例は、図１（ａ），（ｂ）及び
（ｃ）に示すように、基板材料６の周囲４辺すなわち基
板端面１が基板材料６の内側に向かって三角形状に削除
加工されており、その三角形状基板端面１に沿って一定
間隔ｔにより円弧形状の貫通孔３が形成されかつその内
壁部に内壁導体４がめっきされ、その内壁導体４に重な
って基板材料６表面に導体パターン５がエッチングによ
り形成されて構成された外部端子電極となる端子電極２
が配置されている。
（ｃ）に示すように、基板材料６の周囲４辺すなわち基
板端面１が基板材料６の内側に向かって三角形状に削除
加工されており、その三角形状基板端面１に沿って一定
間隔ｔにより円弧形状の貫通孔３が形成されかつその内
壁部に内壁導体４がめっきされ、その内壁導体４に重な
って基板材料６表面に導体パターン５がエッチングによ
り形成されて構成された外部端子電極となる端子電極２
が配置されている。
【００１２】従って、従来の正方形状または長方形の基
板に比べて、外形寸法Ｘ及びＹが同一であっても、基板
端面１の周囲長さが大きくなり、同一間隔であれば確保
できる外部端子電極数が多くなることになる。
板に比べて、外形寸法Ｘ及びＹが同一であっても、基板
端面１の周囲長さが大きくなり、同一間隔であれば確保
できる外部端子電極数が多くなることになる。
【００１３】また、基盤端面１が内側に削除加工されて
いるため、基板全体の所要面積も小さくなる。
いるため、基板全体の所要面積も小さくなる。
【００１４】一例として、仮に３０ｍｍ×３０ｍｍのサ
イズの正方形の基板に対して、直径０．３５ｍｍの貫通
孔３を有する端子電極孔２を間隔ｔ０．５ｍｍで基板材
料６の４辺に配置すると、従来では２０８ピン程度が限
界であったが、本実施例を用い、正方形状の４辺から削
除する三角形状の高さＨを５ｍｍとした基板では、外部
端子電極数で２３２ピン程度、所要面積では３０％の削
減を行うことができる。
イズの正方形の基板に対して、直径０．３５ｍｍの貫通
孔３を有する端子電極孔２を間隔ｔ０．５ｍｍで基板材
料６の４辺に配置すると、従来では２０８ピン程度が限
界であったが、本実施例を用い、正方形状の４辺から削
除する三角形状の高さＨを５ｍｍとした基板では、外部
端子電極数で２３２ピン程度、所要面積では３０％の削
減を行うことができる。
【００１５】さらに、本実施例の基板としては、基板端
面１の形状が内側に削除加工された三角形状であるた
め、基板本体としての端子間隔は、基板端面１に沿って
ｔとなるが、本基板を搭載するマザーボードに対して
は、端子間隔をｔ′と短くすることができ、見かけ上の
間隔も小さくなる。
面１の形状が内側に削除加工された三角形状であるた
め、基板本体としての端子間隔は、基板端面１に沿って
ｔとなるが、本基板を搭載するマザーボードに対して
は、端子間隔をｔ′と短くすることができ、見かけ上の
間隔も小さくなる。
【００１６】図２（ａ），（ｂ）及び（ｃ）は、本発明
の第２の実施例を示す平面図、Ａ−Ａ′線断面拡大図及
びＢ部の部分拡大断面図である。
の第２の実施例を示す平面図、Ａ−Ａ′線断面拡大図及
びＢ部の部分拡大断面図である。
【００１７】第２の実施例は、図２（ａ），（ｂ）及び
（ｃ）に示すように、基板材料６の周囲４辺すなわち基
板端面１が基板材料６の内側に向かって円弧状に削除加
工されているところに特徴があり、他の構造について
は、第１の実施例と同様である。
（ｃ）に示すように、基板材料６の周囲４辺すなわち基
板端面１が基板材料６の内側に向かって円弧状に削除加
工されているところに特徴があり、他の構造について
は、第１の実施例と同様である。
【００１８】図３は本発明の第３の実施例を示す平面
図、図４は本発明の第４の実施例を示す平面図である。
図、図４は本発明の第４の実施例を示す平面図である。
【００１９】第３及び第４の実施例は、図３及び図４に
示すように、それぞれ基盤材料６の周囲４辺すなわち、
基板端面１が基板材料６の外側に向かって三角形状及び
円弧状に膨らむかたちに加工されているところに特徴が
ある。
示すように、それぞれ基盤材料６の周囲４辺すなわち、
基板端面１が基板材料６の外側に向かって三角形状及び
円弧状に膨らむかたちに加工されているところに特徴が
ある。
【００２０】第３及び第４の実施例では、前述の第１及
び第２の実施例に比べて所要面積の削減としては効果は
小さくなるが、基板状に搭載するＩＣ等のサイズが比較
的多きく、基板材料６内側への削除加工が困難な場合に
でも外部端子電極数を増加させることができる効果があ
る。
び第２の実施例に比べて所要面積の削減としては効果は
小さくなるが、基板状に搭載するＩＣ等のサイズが比較
的多きく、基板材料６内側への削除加工が困難な場合に
でも外部端子電極数を増加させることができる効果があ
る。
【００２１】また、基板形状が円に近くなるため、基板
材料６の応力分布が均一に近くなりそり等の発生が小さ
く抑えられるという効果もある。
材料６の応力分布が均一に近くなりそり等の発生が小さ
く抑えられるという効果もある。
【００２２】
【発明の効果】以上説明したように本発明は、基板材料
端面部の形状を円弧あるいは三角形状またはその複合形
状に加工さすることにより、基板材料の周囲長さを長く
し、従って基板端面部に形成する外部端子電極数を増加
させることが可能となるため、同一所要面積を有する従
来の基板に比べて多ピン化が実現するという効果があ
る。
端面部の形状を円弧あるいは三角形状またはその複合形
状に加工さすることにより、基板材料の周囲長さを長く
し、従って基板端面部に形成する外部端子電極数を増加
させることが可能となるため、同一所要面積を有する従
来の基板に比べて多ピン化が実現するという効果があ
る。
【図１】本発明の第１の実施例を示す平面図、Ａ−Ａ′
線断面拡大図及びＢ部の部分拡大平面図である。
線断面拡大図及びＢ部の部分拡大平面図である。
【図２】本発明の第２の実施例を示す平面図、Ａ−Ａ′
線断面拡大図及びＢ部の部分拡大平面図である。
線断面拡大図及びＢ部の部分拡大平面図である。
【図３】本発明の第３の実施例を示す平面図である。
【図４】本発明の第４の実施例を示す平面図である。
【図５】従来の基板の一例を示す平面図、Ａ−Ａ′線断
面拡大図及びＢ部の部分拡大平面図である。
面拡大図及びＢ部の部分拡大平面図である。
１ 基板端面 ２ 端子電極孔 ３ 貫通孔 ４ 内壁導体 ５ 導体パターン ６ 基板材料 ｔ，ｔ′ 端子間隔 Ｈ 加工深さ Ｘ，Ｙ 基板寸法
Claims (1)
- 【請求項１】 円弧状と三角形状と前記円弧状と前記三
角形状の複合形状とのうちのいずれか一方の形状に形成
された基板端面部と、該基板端面部に配置された円弧状
の貫通孔と該貫通孔の内壁部に形成された内壁導体と該
内壁導体と重なって前記貫通孔の周囲に形成された導体
パターンとによって構成される外部端子電極とを有する
ことを特徴とするリードレスチップキャリア用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20635492A JPH0653626A (ja) | 1992-08-03 | 1992-08-03 | リードレスチップキャリア用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20635492A JPH0653626A (ja) | 1992-08-03 | 1992-08-03 | リードレスチップキャリア用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653626A true JPH0653626A (ja) | 1994-02-25 |
Family
ID=16521931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20635492A Pending JPH0653626A (ja) | 1992-08-03 | 1992-08-03 | リードレスチップキャリア用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653626A (ja) |
-
1992
- 1992-08-03 JP JP20635492A patent/JPH0653626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
| JP2002124544A (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| KR20010029892A (ko) | 에리어 어레이형 반도체 장치 | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JP2004112178A (ja) | 伝送線路及びそれを有する装置 | |
| US5976915A (en) | Low mutual inductance lead frame device | |
| JPH02268484A (ja) | プリント回路基板 | |
| JP4634883B2 (ja) | シールド付き配線基板とその製造方法 | |
| JPH0653626A (ja) | リードレスチップキャリア用基板 | |
| KR100752011B1 (ko) | 패키지 기판의 스트립 포맷 및 그 배열 | |
| JP2734284B2 (ja) | リードレスチップキャリア基板 | |
| JPH0223004Y2 (ja) | ||
| JP2777664B2 (ja) | 電子部品搭載用基板 | |
| JP2638318B2 (ja) | 印刷配線板 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JPH02226801A (ja) | 分布定数型伝送線路 | |
| JPS6233361Y2 (ja) | ||
| JPH0327561A (ja) | 半導体装置 | |
| JPH0718476U (ja) | プリント基板 | |
| JP2024039752A (ja) | 半導体装置 | |
| JPS63200545A (ja) | 高周波用混成集積回路 | |
| JP2000049526A (ja) | 誘電体平面アンテナ | |
| JPH09181405A (ja) | プリント配線板 | |
| KR100232220B1 (ko) | 핀 배치 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980908 |