JPH0653342A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0653342A
JPH0653342A JP20260992A JP20260992A JPH0653342A JP H0653342 A JPH0653342 A JP H0653342A JP 20260992 A JP20260992 A JP 20260992A JP 20260992 A JP20260992 A JP 20260992A JP H0653342 A JPH0653342 A JP H0653342A
Authority
JP
Japan
Prior art keywords
wiring board
cap
ceramic wiring
semiconductor device
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20260992A
Other languages
English (en)
Inventor
Ikumi Koseki
育美 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP20260992A priority Critical patent/JPH0653342A/ja
Publication of JPH0653342A publication Critical patent/JPH0653342A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】セラミック配線基板上に搭載された半導体素子
を接着剤を用いることなく容易にキャップにより封止さ
れる半導体装置を提供することである。 【構成】金属製放熱板11上にセラミック配線基板12
が載置され、該セラミック配線基板12上には、リード
13、半導体素子14、抵抗15及びコンデンサ16が
各々半田付けされる。弾力性のある樹脂からなるキャッ
プ19の内側には凸部20が設けられており、セラミッ
ク配線基板12は該凸部20に係止されることにより封
止される半導体装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック配線基板上の
半導体素子、抵抗及びコンデンサなどをキャップにより
被覆あるいは封止された半導体装置に関するものであ
る。
【0002】
【従来の技術】半導体素子は外気から遮断して故障や劣
化を防ぐために目的として封止されており、その封止方
法は気密封止(金属、セラミック、ガラスなどを使用)
と樹脂封止とに大別される。樹脂封止パッケージは量産
性に優れ、かつ安価なため広く用いられている。一方、
気密封止パッケージは水分の侵入が樹脂封止パッケージ
に比べて少ないので高信頼性を要する素子や、樹脂封止
のできない素子を封止するのに用いられる。特に、最近
の高機能化に伴い発熱量の大きい半導体素子の需要が高
まっており、それらの封止には気密封止パッケージング
が有効である。
【0003】図2を参照して、従来の封止技術を説明す
る。同図(a)は半導体装置の概略図であり、同図
(b)は同図(a)における断面図を表している。金属
製放熱板21上に配線パターンを有するセラミック配線
基板22が載置されている。該セラミック配線基板22
上には、リード23、半導体素子24、抵抗25及びコ
ンデンサ26が各々半田付けされる。半導体素子24は
金属細線27によりセラミック配線基板22に接続さ
れ、エンキャップ剤28を用いて封止されている。この
ように各素子がマウントされたセラミック配線基板22
をキャップ29を用いて封止する。このとき、キャップ
29は接着剤30を用いて金属製放熱板21とセラミッ
ク配線基板22とに接着され、該接着剤30はキャップ
29と金属製放熱板21の接合部分(同図(a))及び
セラミック配線基板22と金属製放熱板21とキャップ
29との対面部分(同図(b))とに塗布され、その後
キュアを2時間行っている。
【0004】
【発明が解決しようとする課題】上述のように、キャッ
プを接着剤を用いて接着するため、コストが増大するこ
と、またキュアに多くの時間を必要とすることなど問題
があった。更に、キャップと金属製放熱板との接合部分
に接着剤を塗布するため外観上問題があった。
【0005】それ故に、本発明はセラミック配線基板上
に搭載された半導体素子をキヤップを用いて封止される
半導体装置において、接着剤を用いずに容易に封止され
る半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明にかかるキャップ
は樹脂などの弾力性を有する材質からなり、半導体素子
等が搭載されたセラミック配線基板を係止するように該
キャップの内側には凸部が設けられる。
【0007】
【作用】上記キャップは弾力性を有するため、上記キャ
ップの内側に凸部を有する構造であっても上記セラミッ
ク配線基板に被せることが可能であり、上記凸部とセラ
ミック配線基板とは係止される。そのため、接着剤を必
要としないため容易に封止することができる。
【0008】
【実施例】本発明による一実施例を図1より説明する。
同図(a)は半導体装置の概略図であり、同図(b)は
同図(a)における断面図を表している。金属製放熱板
11上に配線パターンを有するセラミック配線基板12
を取り付ける。該セラミック配線基板12上には、リー
ド13、半導体素子14、機能素子例えば抵抗15及び
コンデンサ16とが各々半田付けされる。半導体素子1
4は金属細線17によりセラミック配線基板12に接続
され、エンキャップ剤18を用いて個別に封止されてい
る。このように各素子がマウントされたセラミック配線
基板12をキャップ19を用いて封止する。ここでキャ
ップ19の内側には、キャップ19内部の長さがセラミ
ック配線基板12の長さより短くなる凸部20が設けら
れている。キャップ19は弾力性のある樹脂から形成さ
れているため、凸部20はセラミック配線基板12を通
過することができ、セラミック配線基板12は凸部20
に係止される。
【0009】
【発明の効果】本発明によれば、キヤップの内側に凸部
を設けセラミック配線基板とキャップの凸部12を係止
させることにより固定する構造としたため、接着剤を用
いないため接着作業及び接着剤キュア時間を必要とせ
ず、容易に封止が可能な半導体装置を提供することがで
きる。また、接着剤を従来の半導体装置のように金属製
放熱板とキャップとの接合部分に塗布する必要がないた
め、外観上においても良好な半導体装置を提供すること
ができる。
【図面の簡単な説明】
【図1】本発明による一実施例における半導体装置の概
略図(a)と断面図(b)である。
【図2】従来技術による一実施例における半導体装置の
概略図(a)と断面図(b)である。
【符号の説明】
11…金属製放熱板、12…セラミック配線基板、13
…リード、14…半導体素子、15…抵抗、16…コン
デンサ、17…金属細線、18…エンキャップ剤、19
…キャップ、20…凸部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 金属放熱板上に載置されかつ半導体素子
    と機能素子とを搭載するセラミック配線基板と、該セラ
    ミック配線基板を被覆するキャップからなり、上記キャ
    ップは弾力性がある樹脂から形成されると共に、上記キ
    ャップの内側は上記セラミック配線基板を係止する凸部
    を有することを特徴とする半導体装置。
JP20260992A 1992-07-29 1992-07-29 半導体装置 Pending JPH0653342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20260992A JPH0653342A (ja) 1992-07-29 1992-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20260992A JPH0653342A (ja) 1992-07-29 1992-07-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH0653342A true JPH0653342A (ja) 1994-02-25

Family

ID=16460251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20260992A Pending JPH0653342A (ja) 1992-07-29 1992-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0653342A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061744A1 (fr) * 2000-02-15 2001-08-23 Hitachi, Ltd. Procede de fabrication de dispositif a semi-conducteurs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061744A1 (fr) * 2000-02-15 2001-08-23 Hitachi, Ltd. Procede de fabrication de dispositif a semi-conducteurs

Similar Documents

Publication Publication Date Title
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
JP2647194B2 (ja) 半導体用パッケージの封止方法
US5600181A (en) Hermetically sealed high density multi-chip package
JP2503685B2 (ja) ヒ―トシンク付半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH0653342A (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JPH02278752A (ja) 半導体装置
JPH04352131A (ja) 平板型表示装置
JPH0272656A (ja) 半導体素子の封止構造
US5541451A (en) Packaged semiconductor device with external leads having anchor holes provided at polyamide/glass sealed regions
JPH06334070A (ja) 混成集積回路装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPH0745751A (ja) 回路素子の封止構造
JPH02203555A (ja) 半導体装置
JPS6226847A (ja) 気密封止形半導体装置
JPS5837694B2 (ja) 半導体装置
JPS5998540A (ja) 半導体装置
JPH03116960A (ja) 半導体装置
JP2000036551A (ja) 半導体装置の製造方法及び半導体装置
KR20030046941A (ko) 표면 탄성파 필터 칩 패키지 및 그 제조방법
JPS61207037A (ja) Icパツケ−ジ
JPH0353509Y2 (ja)
JPH0220032A (ja) 半導体素子の樹脂封止方法
JPS6042617B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000627